JPH0621056A - 耐酸化性化合物およびその製造方法 - Google Patents

耐酸化性化合物およびその製造方法

Info

Publication number
JPH0621056A
JPH0621056A JP7394793A JP7394793A JPH0621056A JP H0621056 A JPH0621056 A JP H0621056A JP 7394793 A JP7394793 A JP 7394793A JP 7394793 A JP7394793 A JP 7394793A JP H0621056 A JPH0621056 A JP H0621056A
Authority
JP
Japan
Prior art keywords
compound
semiconductor
copper
transition element
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7394793A
Other languages
English (en)
Other versions
JP2534434B2 (ja
Inventor
Osama Mohamed Aboelfotoh
モハメド・オサマ・アブールフォトフ
Lia Krusin-Elbaum
リア・クルスィン=エルバウム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0621056A publication Critical patent/JPH0621056A/ja
Application granted granted Critical
Publication of JP2534434B2 publication Critical patent/JP2534434B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233Copper alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】本発明の目的は、半導体装置への接点および相
互接続に適した、耐酸化性のケイ化銅を低温で生成する
ことにある。 【構成】本発明の三元化合物は、約1〜10原子%の範
囲のクロム(Cr)を含有する、化学量論量のケイ化銅
(Cu3Si)から構成される。本化合物は、耐酸化性
を有し、環境に安定で、とりわけ半導体装置への接点お
よび相互接続に適している。クロムは、清浄なシリコン
基板上に銅を低温で付着させる時に、同時に付着させて
も、順次添加してもよい。基板表面上に形成されるケイ
化物層全体にクロムを均一に分布させるため、基板を予
熱しても、付着した層を175〜400℃の範囲の温度
に加熱してもよい。得られた三元化合物は、クロム原子
がCu3Si結晶格子全体に均一に分散しており、これ
により明らかに化合物の酸化挙動が抑制される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、メタラジおよび半導体
製造に関するものであり、詳細には、耐食性(耐酸化
性)で、環境に安定な半導体デバイス用接点や相互接続
を含めて、多くの用途に有用な、銅(Cu)とシリコン
(Si)の化合物に関するものである。
【0002】
【従来の技術】金属及び合金の多くの組合せが、電気装
置等の、電流を流す設備および関連する機能に使用され
ている。これらの材料は、抵抗率が低く、実質的に安定
で、その他、製造および使用環境での条件に適合する特
性を有することが望ましい。電気的用途および環境に適
した材料の組合せの例が、下記の従来の技術に開示され
ている。
【0003】米国特許第3254255号明細書は、水
銀蒸気放電装置、点火装置、スイッチなどの装置で水銀
蒸気にさらされる部品を結合するための、ろう付け合金
に関するものである。このろう付け合金は、0.4〜
1.2重量%のクロムと、残部が銅で構成されており、
水銀とアマルガムを形成したり反応したりすることはな
い。
【0004】米国特許第1743768号明細書は、1
〜2重量%のシリコンと残部が銅で構成された合金製の
回路遮断スイッチの接点に関するものである。
【0005】米国特許第4843043号明細書は、多
層集積回路構造中に平坦な上面を有する層間導電性経路
を形成する方法に関するものである。この方法は、導体
または半導体の材料を下層として形成する工程と、前記
下層の上に絶縁層を付着させる工程と、前記絶縁層の1
つまたは複数の選択された領域にイオンを注入する工程
と、前記選択された領域の上に少なくとも1つの上部導
体を形成する工程と、構造を焼結して選択された領域を
導電性にする工程を含んでいる。上部または下部あるい
はその両方の導線を得るために、各種の導電性材料を使
用することができる。このような導電性材料には、アル
ミニウムや、Al−Siなどのアルミニウム合金が含ま
れる。その他の導電性材料には、銅合金、アルミニウム
・チタン合金、およびアルミニウム・銅・クロム合金が
含まれる。
【0006】米国特許第2185958号明細書は、合
金、特に物理・化学特性が改善されたシリコン・銅合金
に関するものである。具体例を挙げると、ある合金はニ
ッケル1重量%、シリコン3.5重量%、および銅9
5.5重量%を含有する。
【0007】英国特許出願第2051127A号明細書
は、それぞれ0.05〜2重量%のシリコン、クロム、
およびアルミニウムを含有し、残部が銅と不純物であ
る、析出硬化銅合金に関するものである。
【0008】日本特許出願第87027542号明細書
は、シリコン層上に金属を付着させた後、熱処理して金
属ケイ化物を生成する方法に関するものである。
【0009】日本特許出願第75009144号明細書
は、銅・ニッケル・シリコン合金の無電解層を形成し
て、半導体装置に電極を形成する方法に関するものであ
る。
【0010】同時係属出願の米国特許出願第68179
8号明細書は、抵抗率の低い金属を1.0原子%未満の
別の金属元素と組み合わせて合金を生成することを開示
している。この金属はCuであり、別の金属元素はCr
およびAlから選択される。酸素含有の誘電体を含む基
板上にこの合金を付着して、Cu上に、誘電体に接着す
るためのCr23またはAlO3の自己不動態化層を形
成する。
【0011】上記の従来技術からわかるように、多くの
金属の組合せおよびシリコンを含有する金属の組合せ
が、各種の電気装置用途に使用されている。
【0012】
【発明が解決しようとする課題】半導体製造において
は、金属および合金のこのような組合せが、特に多層集
積回路(IC)構造中の導電性経路として使用され、A
l、Ti、Cr、最近ではCuのケイ化物など各種の金
属を含む各種の半導体化合物を含んでいる。Appl.Phys.
Lett.、Vol.58、p.1341(1991年)に所載の本発明者の論
文、および同時係属出願の米国特許出願第07/818
027号明細書に記載されているように、ケイ化銅(C
3Si)は、特に低温で生成した薄膜の形では、IC
の製造に多くの利点を有する。しかし、この化合物の主
な欠点は、急速に酸化する傾向があることで、このため
多くの応用分野でその利点が失われている。従来技術で
のこのような状況に対する手法は、Cu3Si皮膜上に
何らかの形の不動態化層を形成することであった。しか
し、上記に引用した従来技術の引例では、このことにつ
いての教示または示唆はなく、またこの問題に対する他
の解決策も与えられていない。
【0013】したがって、本発明の目的は、不動態化層
を必要とせずに、半導体への接点および相互接続に使用
するのに適した、耐食性(耐酸化性)を有し、環境に安
定なケイ化銅(Cu3Si)を、低温で生成することに
ある。
【0014】
【課題を解決するための手段】本発明は、化学量論量の
銅および半導体、好ましくはケイ化銅(Cu3Si)を
含み、適当な非反応性(refractory)遷移元素、好まし
くはクロム(Cr)を化合物の約1〜10原子%含有す
る三元化合物が、耐食性(耐酸化性)を有し、環境に安
定で、特にとりわけ半導体への接点および相互接続に使
用するのに適した化合物であるという発見を利用したも
のである。Cu3Siに少なくとも約1〜5原子%のC
rを添加すると、酸化が抑制され、Cu3Siが耐食性
になることが分かった。本発明の化合物は、遷移元素を
含有するCuの表面と、Siを含む半導体の表面との界
面を、上記Cuおよび上記遷移元素が上記半導体にほと
んど拡散しない温度で形成し、上記界面を処理(熱処理
等)することにより得られる。そして、得られた化合物
は、Cuと、上記化合物に対して約1〜10原子%の範
囲であり上記化合物全体に分布する遷移元素と、上記半
導体とを含む。非反応性遷移元素は、好ましくはクロム
(Cr)であり、Crは、ケイ化物皮膜の形成時の清浄
なSi基板上にCuを付着させる時に、同時に付着する
ことも、また、Cuに添加することもできる。付着中に
基板を室温に保持する場合は、付着した金属層を含む複
合構造を175〜400℃に約15分ないし1時間加熱
してアニールする。そうでない場合は、付着中に基板を
100〜400℃に加熱する。いずれの場合にも、Cr
原子が全体に分布したCu3Siが形成される。得られ
た三元化合物は、Cu3Siの結晶格子の間にCr原子
が均一に分散しており、明らかに皮膜の酸化を抑制す
る。特定の用途に合わせて、他の非反応性遷移元素、た
とえばNi、Co、Fe、Nb、およびそれらの混合物
をCrに添加、またはCrの代りに使用することもでき
るが、効果は落ちる。また、半導体は、SiやSix
1-x合金でもよい。
【0015】本発明は、従来技術による手法のように、
Cu3Si皮膜の上に別に不動態化層を使用する必要が
ない。
【0016】
【実施例】本発明は、適当な装置および方法を用いて生
成される三元化合物であって、化学量論量の銅と半導
体、たとえばシリコンを含むケイ化銅(Cu3Si)を
含み、非反応性遷移元素、好ましくはクロム(Cr)を
前記三元化合物に対して約1〜10原子%含有する三元
化合物であり、低温で生成でき、耐食性を有し、環境に
安定な、半導体デバイスへの接点および相互接続用の材
料として、また他の多くのメタラジ用途に適している。
【0017】さらに詳細には、本発明は、成分金属を、
分散した比較的薄い層として半導体基板または表面上に
低温すなわち約600〜700℃より低い温度で付着さ
せることができ、基板中への著しい拡散が防止される、
従来のどの付着装置を使用しても効果的に実施すること
ができる。半導体の表面は、熱処理により実質的に欠陥
のないケイ化物層が容易に形成できるように、金属をそ
の上に受けることのできる、清浄な状態でなければなら
ない。この操作を行うための、適当な装置の組立および
適当な手順の採用は、下記の説明に照らせば、当業者の
技量の範囲内に含まれよう。
【0018】金属成分の半導体表面への付着は、半導体
表面に実質的に拡散せず、その半導体表面と容易に反応
して所期のケイ化物を生成する金属層が形成される限
り、同時に付着させても順次付着させてもよい。たとえ
ば、Cuの付着時に、CrとCuの同時付着によって、
Cr原子を添加することができる。また、まずCu層を
付着させた後、Crを付着させ、次に他のCu層を付着
させ、あるいは最初にCr層を付着させた後、同じ順序
で付着させることにより、CrとCuとを順次付着させ
ることもできる。どちらの場合も、Siを含む半導体表
面上に、厚みが通常約500〜2000Åの分散した薄
い金属層が形成される。
【0019】付着中に基板を室温に保った場合は、金属
層とシリコン表面を約175〜400℃の範囲の温度に
約15〜60分加熱してアニールすると、Cr原子が均
一に分散したケイ化銅の層が形成される。また、付着前
に基板を約100〜400℃の範囲に加熱して、ケイ化
物の生成を幾分促進し、アニール工程を省略することも
できる。得られたケイ化物層は、通常、厚みが2000
〜3000Åである。
【0020】付着に使用するCuの量は、得られるケイ
化物の所期の厚みに応じて変わる。使用するCrの量
は、得られる三元化合物の約1〜10原子%、好ましく
は1〜5原子%までの範囲である。得られた三元化合物
は、Cu3Siの結晶格子全体にCr原子が均一に分布
し、明らかに化合物の酸化挙動が抑制される。
【0021】均一に分散したCr原子を含有するケイ化
銅の皮膜の、代表的な抵抗率−温度曲線を図に示す。抵
抗率は、数カ月間空気または酸素にさらしても悪影響を
受けないことが分かった。また、CuとCrとを同時に
付着させても、順次付着させても、化合物の電気特性は
同等であることも分かった。化合物の構造的欠陥をアニ
ールによって除去する際、処理温度が高いと抵抗率が低
くなり、処理温度が低いと抵抗率が高くなることに留意
されたい。
【0022】特定の用途に合わせて、他の非反応性遷移
元素、たとえばNi、Co、Fe、Nbおよびそれらの
混合物を、Crに添加、またはCrの代りに使用するこ
ともできるが、通常効果は落ちる。また、半導体は、S
iやSixGe1-x合金でもよい。
【0023】
【発明の効果】したがって、実験データから抵抗率と温
度の関係をプロットしたグラフに示すように、開示され
た成分および方法は、ケイ化銅皮膜を安定化するが、そ
の電気抵抗率は実質的に変わらないままであることが判
明した。この特徴により、従来技術のようにケイ化銅
(Cu3Si)皮膜の上に不動態化層を使用する必要が
なくなる。生成した三元化合物は、その安定性のために
多くのメタラジ応用分野ならびにVLSI技術で有用で
あることが分かるであろう。
【図面の簡単な説明】
【図1】構成成分としてCu、Cr、およびSiを使用
した、本発明による三元化合物の抵抗率が広い温度範囲
にわたって比較的変化しないことを示す、実験で得たデ
ータをプロットした図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リア・クルスィン=エルバウム アメリカ合衆国10522、ニューヨーク州ド ッブズ・フェリー、ビーチデール・ロード 79

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】耐酸化性のCuと半導体の化合物を生成す
    る方法であって、 遷移元素を含有するCuの表面と、Siを含む半導体の
    表面との界面を、上記Cuおよび上記遷移元素が上記半
    導体にほとんど拡散しない温度で形成する工程と、 Cuと、上記化合物に対して約1〜10原子%の範囲で
    あり上記化合物全体に分布する上記遷移元素と、上記半
    導体とを含む、耐酸化性化合物を生成するために、上記
    界面を処理する工程と、 を含む方法。
  2. 【請求項2】上記遷移元素がCrであることを特徴とす
    る、請求項1の方法。
  3. 【請求項3】上記遷移元素が、Ni、Co、Fe、N
    b、これらの混合物およびこれらとCrとの混合物のう
    ちの1つであることを特徴とする、請求項1の方法。
  4. 【請求項4】上記半導体がSixGe1-x合金であること
    を特徴とする、請求項1の方法。
  5. 【請求項5】上記処理工程が、上記界面を加熱する工程
    を含むことを特徴とする、請求項1の方法。
  6. 【請求項6】上記界面を形成する工程が、上記半導体表
    面上にCuと上記遷移元素を同時に付着させることを特
    徴とする、請求項1の方法。
  7. 【請求項7】上記界面を形成する工程が、上記半導体表
    面上にCuと上記遷移元素を順次付着させることを特徴
    とする、請求項1の方法。
  8. 【請求項8】シリコンを含む半導体と、Cuと、約1〜
    10原子%の範囲で含まれ均一に分散する遷移元素とを
    含む、耐酸化性のCuと半導体の化合物。
  9. 【請求項9】上記遷移元素がCrであることを特徴とす
    る、請求項8の化合物。
  10. 【請求項10】上記遷移元素が、Ni、Co、Fe、N
    b、これらの混合物およびこれらとCrとの混合物のう
    ちの1つであることを特徴とする、請求項8の化合物。
  11. 【請求項11】上記半導体がSixGe1-x合金であるこ
    とを特徴とする、請求項8の化合物。
JP5073947A 1992-04-30 1993-03-31 耐酸化性化合物およびその製造方法 Expired - Fee Related JP2534434B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87666992A 1992-04-30 1992-04-30
US876669 1992-04-30

Publications (2)

Publication Number Publication Date
JPH0621056A true JPH0621056A (ja) 1994-01-28
JP2534434B2 JP2534434B2 (ja) 1996-09-18

Family

ID=25368329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5073947A Expired - Fee Related JP2534434B2 (ja) 1992-04-30 1993-03-31 耐酸化性化合物およびその製造方法

Country Status (2)

Country Link
EP (1) EP0567867A2 (ja)
JP (1) JP2534434B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733641B1 (ko) * 2000-08-03 2007-07-02 쓰리엠 이노베이티브 프로퍼티즈 캄파니 호흡 장치 구성요소 결합 장치 및 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696092B2 (en) * 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
US6703307B2 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
US6703308B1 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US6835655B1 (en) 2001-11-26 2004-12-28 Advanced Micro Devices, Inc. Method of implanting copper barrier material to improve electrical performance
US6861349B1 (en) 2002-05-15 2005-03-01 Advanced Micro Devices, Inc. Method of forming an adhesion layer with an element reactive with a barrier layer
US7169706B2 (en) 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
CN112342422A (zh) * 2020-10-27 2021-02-09 湖北新蓝天新材料股份有限公司 一种铜硅合金材料及其制备方法和应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248538A (ja) * 1988-03-30 1989-10-04 Hitachi Ltd 半導体装置
JPH05267299A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69127037T2 (de) * 1990-08-01 1998-02-12 Ibm Kupfer-Germanium Verbindungen, die bei Niedrigtemperatur hergestellt werden können
US5130274A (en) * 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248538A (ja) * 1988-03-30 1989-10-04 Hitachi Ltd 半導体装置
JPH05267299A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733641B1 (ko) * 2000-08-03 2007-07-02 쓰리엠 이노베이티브 프로퍼티즈 캄파니 호흡 장치 구성요소 결합 장치 및 방법

Also Published As

Publication number Publication date
EP0567867A2 (en) 1993-11-03
EP0567867A3 (ja) 1994-03-09
JP2534434B2 (ja) 1996-09-18

Similar Documents

Publication Publication Date Title
KR100204082B1 (ko) 내열 금속과 그 위의 알루미늄으로 구성된, 박막다중층산소확산장벽
JPH05102318A (ja) 銅合金導電プラグ形成方法及び装置
JPS5817615A (ja) 金属シリサイドを形成するための金属とシリコンとの低圧力cvd共付着法
Rairden et al. Interdiffusion in thin conductor films—chromium/gold, nickel/gold and chromium silicide/gold
US5420069A (en) Method of making corrosion resistant, low resistivity copper for interconnect metal lines
JPH0547760A (ja) 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト
JPH0235475B2 (ja)
JP2534434B2 (ja) 耐酸化性化合物およびその製造方法
US5430258A (en) Copper interconnection structure and method of preparing same
JPH06248426A (ja) 低抵抗化合物
JPH03255632A (ja) 半導体装置及びその製造方法
KR960000703B1 (ko) 반도체 장치 및 그 제조방법
JPS61242039A (ja) 半導体装置
JP2605593B2 (ja) Cu系導体合金材料とそのエッチング方法、及びそれを用いた磁気ヘッド
JPH05129224A (ja) Cu−Zr配線パターンの形成方法
JPH084142B2 (ja) 乾燥酸素雰囲気中におけるポリサイド層を有する基板の熱酸化方法
JPH0140511B2 (ja)
US20240250049A1 (en) Method for manufacturing silicon-coated copper, silicon-coated anti-oxidation copper using same, and semiconductor device using same
JP3270512B2 (ja) 半導体装置の製造方法
JPS60734A (ja) 半導体装置とその製造方法
JPH0428233A (ja) 半導体装置及びその製造方法
JPH11312655A (ja) Cu合金膜の形成方法および半導体装置の製造方法
JPH06163544A (ja) 半導体集積回路配線構造体及び製造方法
JPH08288239A (ja) 酸素拡散バリア性電極とその製造方法
JPH03262125A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees