JPH06209098A - 光電変換装置の製造方法及び光電変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 各セルに増幅機能を有するもきわめて簡単な
構造であり、将来の高解像度化にも十分対処しうる新し
い光電変換装置を提供する。 【構成】 同導電型領域よりなる２個の主電極領域１，
７と該主電極領域と反対導電型の制御電極領域６よりな
る半導体トランジスタの該制御電極領域６を、リフレッ
シュ工程において該主電極領域の一方の領域７に対して
所定の逆バイアス動作にするべく、絶縁ゲート型トラン
ジスタの主電極領域になるべく配置し、該絶縁ゲート型
トランジスタが遮断状態にある状態で、光励起により発
生したキャリアを該制御電極領域６に蓄積し、該蓄積さ
れたキャリアにより発生した該制御電極領域６の蓄積電
圧を読出す工程において、該制御電極上に薄い絶縁層を
介して設けられた電極９に電圧を印加することにより、
該制御電極領域６が該一方の主電極領域７に対して順方
向にバイアスされるべく構成された。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光電変換装置に関する。

【０００２】

【従来の技術】近年光電変換装置殊に、固体撮像装置に
関する研究が、半導体技術の進展と共に積極的に行わ
れ、一部では実用化され始めている。

【０００３】これらの固体撮像装置は、大きく分けると
ＣＣＤ型とＭＯＳ型の２つに分類される。ＣＣＤ型撮像
装置は、ＭＯＳキャパシタ電極下にポテンシャルの井戸
を形成し、光の入射により発生した電荷をこの井戸に蓄
積し、読出し時には、これらのポテンシャルの井戸を、
電極にかけるパルスにより順次動かして、蓄積された電
荷を出力アンプ部まで転送して読出すという原理を用い
ている。またＣＣＤ型撮像装置の中には、受光部はｐｎ
接合ダイオード構造を使い、転送部はＣＣＤ構造で行な
うというタイプのものもある。また一方、ＭＯＳ型撮像
装置は、受光部を構成するｐｎ接合よりなるフォトダイ
オードの夫々に光の入射により発生した電荷を蓄積し、
読出し時には、それぞれのフォトダイオードに接続され
たＭＯＳスイッチングトランジスタを順次オンすること
により蓄積された電荷を出力アンプ部に読出すという原
理を用いている。

【０００４】ＣＣＤ型撮像装置は、比較的簡単な構造を
もち、また、発生し得る雑音からみても、最終段におけ
るフローティング・ディフュージョンよりなる電荷検出
器の容量値だけがランダム雑音に寄与するので、比較的
低雑音の撮像装置であり、低照度撮影が可能である。た
だし、ＣＣＤ型撮像装置を作るプロセス的制約から、出
力アンプとしてＭＯＳ型アンプがオンチップ化されるた
め、シリコンと、ＳｉＯ₂ 膜との界面から画像上、目に
つきやすい、１／ｆ雑音が発生する。従って、低雑音と
はいいながら、その性能に限界が存在している。また、
高解像度化を図るためにセル数を増加させて高密度化す
ると、一つのポテンシャル井戸に蓄積できる最大の電荷
量が減少し、ダイナミックレンジがとれなくなるので、
今後、固体撮像装置が高解像度化されていく上で大きな
問題となる。また、ＣＣＤ型の撮像装置は、ポテンシャ
ルの井戸を順次動かしながら蓄積電荷を転送していくわ
けであるから、セルの一つに欠陥が存在してもそこで電
荷転送がストップしたり、あるいは、極端に悪くなって
しまい、製造歩留りが上がらないという欠点も有してい
る。

【０００５】これに対してＭＯＳ型撮像装置は、構造的
にはＣＣＤ型撮像装置、特にフレーム転送型の装置に比
較して少し複雑ではあるが、蓄積容量を大きくし得る様
に構成でき、ダイナミックレンジを広くとれるという優
位性をもつ。また、たとえセルの１つに欠陥が存在して
も、Ｘ−Ｙアドレス方式のためその欠陥による他のセル
への影響がなく、製造歩留り的には有利である。しかし
ながら、このＭＯＳ型撮像装置では、信号読出し時に各
フォトダイオードに配線容量が接続されるため、きわめ
て大きな信号電圧ドロップが発生し、出力電圧が下がっ
てしまうこと、配線容量が大きく、これによるランダム
雑音の発生が大きいこと、また各フォトダイオードおよ
び水平スキャン用のＭＯＳスイッチングトランジスタの
寄生容量のばらつきによる固定パターン雑音の混入等が
あり、ＣＣＤ型撮像装置に比較して低照度撮影はむずか
しいこと等の欠点を有している。

【０００６】また、将来の撮像装置の高解像度化におい
ては各セルのサイズが縮小され、蓄積電荷が減少してい
く。これに対しチップサイズから決まってくる配線容量
は、たとえ線幅を細くしてもあまり下がらない。このた
め、ＭＯＳ型撮像装置は、ますますＳ／Ｎ的に不利にな
る。

【０００７】ＣＣＤ型およびＭＯＳ型撮像装置は、以上
の様な一長一短を有しながらも次第に実用化レベルに近
ずいてきてはいる。しかし、さらに将来必要とされる高
解像度化を進めていくうえで本質的に大きな問題を有し
ているといえる。

【０００８】それらの固体撮像装置に関し、特開昭５６
−１５０８７８“半導体撮像装置”、特開昭５６−１５
７０７３“半導体撮像装置”、特開昭５６−１６５４７
３“半導体撮像装置”に新しい方式が提案されている。
ＣＣＤ型、ＭＯＳ型の撮像装置が、光入射により発生し
た電荷を主電極（例えばＭＯＳトランジスタのソース）
に蓄積するのに対して、ここで提案されている方式は、
光入射により発生した電荷を、制御電極（例えばバイポ
ーラ・トランジスタのベース、ＳＩＴ（静電誘導トラン
ジスタ）あるいはＭＯＳトランジスタのゲート）に蓄積
し、光により発生した電荷により、流れる電流をコント
ロールするという新しい考え方にもとずくものである。
すなわち、ＣＣＤ型、ＭＯＳ型が、蓄積された電荷その
ものを外部へ読出してくるのに対して、ここで提案され
ている方式は、各セルの増幅機能により電荷増幅してか
ら蓄積された電荷を読出すわけであり、また見方を変え
るとインピーダンス変換により低インピーダンス出力と
して読出すわけである。従って、ここで提案されている
方式は、高出力、広ダイナミックレンジ、低雑音であ
り、かつ、光信号により励起されたキャリア（電荷）は
制御電極に蓄積することから、非破壊読出しができる等
のいくつかのメリットを有している。さらに将来の高解
像度化に対しても可能性を有する方式であるといえる。

【０００９】

【発明が解決しようとする課題】しかしながら、この方
式は、基本的にＸ−Ｙアドレス方式であり、上記公報に
記載されている素子構造は、従来のＭＯＳ型撮像装置の
各セルにバイポーラトランジスタ、ＳＩＴトランジスタ
等の増幅素子を複合化したものを基本構成としている。
そのため、比較的複雑な構造をしており、高解像化の可
能性を有しながらも、そのままでは高解像化には限界が
存在する。

【００１０】本発明は、各セルに増幅機能を有するもき
わめて簡単な構造であり、将来の高解像度化にも十分対
処しうる新しい光電変換装置を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】かかる目的は、同導電型
領域よりなる２個の主電極領域と該主電極領域と反対導
電型の制御電極領域よりなる半導体トランジスタの該制
御電極領域を、リフレッシュ工程において該主電極領域
の一方の領域に対して所定の逆バイアス動作にするべ
く、絶縁ゲート型トランジスタの主電極領域になるべく
配置し、該絶縁ゲート型トランジスタが遮断状態にある
状態で、光励起により発生したキャリアを該制御電極領
域に蓄積し、該蓄積されたキャリアにより発生した該制
御電極領域の蓄積電圧を読出す工程において、該制御電
極上に薄い絶縁層を介して設けられた電極に電圧を印加
することにより、該制御電極領域が該一方の主電極領域
に対して順方向にバイアスされるべく構成されたことを
特徴とする光電変換装置により達成される。

【００１２】

【実施例】以下に本発明の実施例を図面を用いて詳細に
説明する。

【００１３】第１図は、本発明の一実施例に係る光電変
換装置を構成する光センサセルの基本構造および動作を
説明する図である。第１図（ａ）は、光センサセルの平
面図を、第１図（ｂ）は、第１図（ａ）平面図のＡＡ′
部分の断面図を、第１図（ｃ）は、それの等価回路をそ
れぞれ示す。なお、各部位において第１図（ａ），
（ｂ），（ｃ）に共通するものについては同一の番号を
つけている。

【００１４】第１図では、整列配置方式の平面図を示し
たが、水平方向解像度を高くするために、画素ずらし方
式（補間配置方式）にも配置できることはもちろんのこ
とである。

【００１５】この光センサセルは、第１図（ａ），
（ｂ）に示すごとく、リン（Ｐ），アンチモン（Ｓ
ｂ），ヒ素（Ａｓ）等の不純物をドープしてｎ型又はｎ
⁺ 型とされたシリコン基板１の上に、通常ＰＳＧ膜等で
構成されるパシベーション膜２；シリコン酸化膜（Ｓｉ
Ｏ₂ ）より成る絶縁酸化膜３；となり合う光センサセル
との間を電気的に絶縁するためのＳｉＯ₂ あるいはＳｉ
₃ Ｎ₄ 等よりなる絶縁膜又はポリシリコン膜等で構成さ
れる素子分離領域４；エピタキシャル技術等で形成され
る不純物濃度の低いｎ^- 領域５；その上の例えば不純物
拡散技術又はイオン注入技術を用いてボロン（Ｂ）等の
不純物をドープしたバイポーラトランジスタのベースと
なるｐ領域６；不純物拡散技術、イオン注入技術等で形
成されるバイポーラトランジスタのエミッタとなるｎ⁺
領域７；信号を外部へ読出すための、例えばアルミニウ
ム（Ａｌ），Ａｌ−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ等の導電材
料で形成される配線８；絶縁膜３を通して、浮遊状態に
なされたｐ領域６にパルスを印加するための電極９；そ
れの配線１０；基板１の裏面にオーミックコンタクトを
とるために不純物拡散技術等で形成された不純物濃度の
高いｎ⁺ 領域１１；基板の電位を与える、すなわちバイ
ポーラトランジスタのコレクタ電位を与えるためのアル
ミニウム等の導電材料で形成される電極１２；より構成
されている。

【００１６】なお、第１図（ａ）の１９はｎ⁺ 領域７と
配線８の接続をとるためのコンタクト部分である。又配
線８および配線１０の交互する部分はいわゆる２層配線
となっており、ＳｉＯ₂ 等の絶縁材料で形成される絶縁
領域で、それぞれ互いに絶縁されている。すなわち、金
属の２層配線構造になっている。

【００１７】第１図（ｃ）の等価回路のコンデンサＣｏ
ｘ１３は電極９，絶縁膜３，ｐ領域６のＭＯＳ構造より
構成され、又バイポーラトランジスタ１４はエミッタと
してのｎ⁺ 領域７、ベースとしてのｐ領域６、不純物濃
度の小さいｎ^- 領域５、コレクタとしてのｎ又はｎ⁺ 領
域１の各部分より構成されている。これらの図面から明
らかなように、ｐ領域６は浮遊領域になされている。

【００１８】第１図（ｃ）の第２の等価回路は、バイポ
ーラトランジスタ１４をベース・エミッタの接合容量Ｃ
ｂｅ１５、ベース・エミッタのｐｎ接合ダイオードＤｂ
ｅ１６、ベース・コレクタの接合容量Ｃｂｃ１７、ベー
ス・コレクタのｐｎ接合ダイオードＤｂｃ１８を用いて
表現したものである。

【００１９】以下、光センサセルの基本動作を第１図を
用いて説明する。この光センサセルの基本動作は、光入
射による電荷蓄積動作、読出し動作およびリフレッシュ
動作より構成される。電荷蓄積動作においては、例えば
エミッタは、配線８を通して接地され、コレクタは配線
１２を通して正電位にバイアスされている。またベース
は、あらかじめコンデンサＣｏｘ１３に、配線１０を通
して正のパルス電圧を印加することにより負電位、すな
わち、エミッタ７に対して逆バイアス状態にされている
ものとする。このＣｏｘ１３にパルスを印加してベース
６を負電位にバイアスする動作については、後にリフレ
ッシュ動作の説明のとき、くわしく説明する。

【００２０】この状態において、第１図に示す様に光セ
ンサセルの表側から光２０が入射してくると、半導体内
においてエレクトロン・ホール対が発生する。この内、
エレクトロンは、ｎ領域１が正電位にバイアスされてい
るのでｎ領域１側に流れだしていってしまうが、ホール
はｐ領域６にどんどん蓄積されていく。このホールのｐ
領域への蓄積によりｐ領域６の電位は次第に正電位に向
かって変化していく。

【００２１】第１図（ａ），（ｂ）でも各センサセルの
受光面下面は、ほとんどｐ領域で占められており、一部
ｎ⁺ 領域７となっている。当然のことながら、光により
励起されるエレクトロン・ホール対濃度は表面に近い程
大きい。このためｐ領域６中にも多くのエレクトロン・
ホール対が光により励起される。ｐ領域中に光励起され
たエレクトロンが再結合することなくｐ領域６からただ
ちに流れ出て、ｎ領域に吸収されるような構造にしてお
けば、ｐ領域６で励起されたホールはそのまま蓄積され
て、ｐ領域６を正電位方向に変化させる。ｐ領域６の不
純物濃度が均一になされている場合には、光で励起され
たエレクトロンは拡散で、ｐ領域６とｎ^- 領域５とのｐ
ｎ^- 接合部まで流れ、その後はｎ^- 領域に加わっている
強い電界によるドリフトでｎコレクタ領域１に吸収され
る。もちろん、ｐ領域６内の電子の走行を拡散だけで行
ってもよいわけであるが、表面から内部に行くほどｐベ
ースの不純物濃度が減少するように構成しておけば、こ
の不純物濃度差により、ベース内に内部から表面に向う
電界Ｅｄ、 が発生する。ここで、Ｗ_B はｐ領域６の光入射側表面か
らの深さ、ｋはボルツマン定数、Ｔは絶対温度、ｑは単
位電荷、Ｎ_ASはｐベース領域６の表面不純物濃度、Ｎ_Ai
はｐ領域６のｎ^- 高抵抗領域５との界面における不純物
濃度である。

【００２２】ここで、Ｎ_AS／Ｎ_Ai＞３とすれば、ｐ領域
６内の電子の走行は、拡散よりはドリフトにより行われ
るようになる。すなわち、ｐ領域６内に光により励起さ
れるキャリアを信号として有効に動作させるためには、
ｐ領域６の不純物濃度は光入射側表面から内部に向って
減少しているようになっていることが望ましい。拡散で
ｐ領域６を形成すれば、その不純物濃度は光入射側表面
にくらべ内部に行くほど減少している。

【００２３】センサセルの受光面下の一部は、ｎ⁺ 領域
７により占られている。ｎ⁺ 領域７の深さは、通常０．
２〜０．３μｍ程度、あるいはそれ以下に設計されるか
ら、ｎ⁺ 領域７で吸収される光の量は、もともとあまり
多くはないのでそれ程問題はない。ただ、短波長側の
光、特に青色光に対しては、ｎ⁺ 領域７の存在は感度低
下の原因になる。ｎ⁺ 領域７の不純物濃度は通常１×１
０²⁰ｃｍ^-3程度あるいはそれ以上に設計される。こうし
た高濃度に不純物がドープされたｎ⁺ 領域７におけるホ
ールの拡散距離は０．１５〜０．２μｍ程度である。し
たがって、ｎ⁺ 領域７内で光励起されたホールを有効に
ｐ領域６に流し込むには、ｎ⁺ 領域７も光入射表面から
内部に向って不純物濃度が減少する構造になっているこ
とが望ましい。ｎ⁺ 領域７の不純物濃度分布が上記の様
になっていれば、光入射側表面から内部に向う強いドリ
フト電界が発生して、ｎ⁺ 領域７に光励起されたホール
はドリフトによりただちにｐ領域６に流れ込む。ｎ⁺ 領
域７、ｐ領域６の不純物濃度がいずれも光入射側表面か
ら内部に向って減少するように構成されていれば、セン
サセルの光入射側表面側に存在するｎ⁺ 領域７、ｐ領域
６において光励起されたキャリアはすべて光信号として
有効に働くのである。Ａｓ又はＰを高濃度にドープした
シリコン酸化膜あるいはポリシリコン膜からの不純物拡
散により、このｎ⁺ 領域７を形成すると、上記に述べた
ような望ましい不純物傾斜をもつｎ⁺ 領域を得ることが
可能である。

【００２４】最終的には、ホールの蓄積によりベース電
位はエミッタ電位まで変化し、この場合は接地電位まで
変化して、そこでクリップされることになる。より厳密
に言うと、ベース・エミッタ間が順方向に深くバイアス
されて、ベースに蓄積されたホールがエミッタに流出し
始める電圧でクリップされる。つまり、この場合の光セ
ンサセルの飽和電位は、最初にｐ領域６を負電位にバイ
アスしたときのバイアス電位と接地電位との電位差で略
々与えられるわけである。ｎ⁺ 領域７が接地されず、浮
遊状態において光入力によって発生した電荷の蓄積を行
う場合には、ｐ領域６はｎ領域１と略々同電位まで電荷
を蓄積することができる。

【００２５】以上は電荷蓄積動作の定性的な概略説明で
あるが、以下に少し具体的かつ定量的に説明する。この
光センサセルの分光感度分布は次式で与えられる。 但し、λは光の波長〔μｍ〕、αはシリコン結晶中での
光の減衰係数〔μｍ^-1〕、ｘは半導体表面における、再
結合損失を起こし感度に寄与しない“ｄｅａｄｌａｙｅ
ｒ”（不感領域）の厚さ〔μｍ〕、ｙはエピタキシャル
層の厚さ〔μｍ〕、Ｔは透過率すなわち、入射してくる
光量に対して反射等を考慮して有効に半導体中に入射す
る光量の割合をそれぞれ示している。この光センサセル
の分光感度Ｓ（λ）および放射照度Ｅｅ（λ）を用いて
光電流Ｉｐは次式で計算される。 但し、放射照度Ｅｅ（λ）〔μＷ・ｃｍ^-2・ｎｍ^-1〕は
次式で与えられる。 但しＥ_V はセンサの受光面の照度〔Ｌｕｘ〕、Ｐ（λ）
はセンサの受光面に入射している光の分光分布、Ｖ
（λ）は人間の目の比視感度である。

【００２６】これらの式を用いると、エピ厚の層４μｍ
をもつ光センサセルでは、Ａ光源（２８５４°Ｋ）で照
射され、センサ受光面照度が１〔Ｌｕｘ〕のとき、約２
８０ｎＡ／ｃｍ^-2の光電流が流れ、入射してくるフォト
ンの数あるいは発生するエレクトロン・ホール対の数は
１．８×１０¹²ケ／ｃｍ² ・ｓｅｃ程度である。

【００２７】又、この時、光により励起されたホールが
ベースに蓄積することにより発生する電位ＶｐはＶｐ＝
Ｑ／Ｃで与えられる。Ｑは蓄積されるホールの電荷量で
あり、ＣはＣｂｅ１５とＣｂｃ１７を加算した接合容量
である。

【００２８】今、ｎ⁺ 領域７の不純物濃度を１０²⁰ｃｍ
^-3、ｐ領域６の不純物濃度を５×１０¹⁶ｃｍ^-3、ｎ^- 領
域５の不純物濃度を１０¹³ｃｍ^-3、ｎ⁺ 領域７の面積を
１６μｍ² 、ｐ領域６の面積を６４μｍ²、ｎ^- 領域５の
厚さを３μｍにしたときの接合容量は、約０．０１４ｐ
Ｆ位になり、一方、ｐ領域６に蓄積されるホールの個数
は、蓄積時間１／６０ｓｅｃ、有効受光面積、すなわち
ｐ領域６の面積から電極８および９の面積を引いた面積
を５６μｍ² 程度とすると、１．７×１０⁴ ケとなる。
従って光入射により発生する電位Ｖｐは１９０ｍＶ位に
なる。

【００２９】ここで注目すべきことは、高解像度化さ
れ、セルサイズが縮小化されていった時に、一つの光セ
ンサセルあたりに入射する光量が減少し、蓄積電荷量Ｑ
が共に減少していくが、セルの縮小化に伴ない接合容量
もセルサイズに比例して減少していくので、光入射によ
り発生する電位Ｖｐはほぼ一定にたもたれるということ
である。これは本発明における光センサセルが第１図に
示すごとく、きわめて簡単な構造をしており有効受光面
がきわめて大きくとれる可能性を有しているからであ
る。

【００３０】インターラインタイプのＣＣＤの場合と比
較して本発明における光電変換装置が有利な理由の一つ
はここにあり、高解像度化にともない、インターライン
タイプのＣＣＤ型撮像装置では、転送する電荷量を確保
しようとすると転送部の面積が相対的に大きくなり、こ
のため有効受光面が減少するので、感度、すなわち光入
射による発生電圧が減少してしまうことになる。また、
インターラインタイプのＣＣＤ型撮像装置では、飽和電
圧が転送部の大きさにより制限され、どんどん低下して
いってしまうのに対し、本発明における光センサセルで
は、先にも書いた様に、最初にｐ領域６を負電位にバイ
アスした時のバイアス電圧により飽和電圧は決まるわけ
であり、大きな飽和電圧を確保することができる。

【００３１】以上の様にしてｐ領域６に蓄積された電荷
により発生した電圧を外部へ読出す動作について次に説
明する。

【００３２】読出し動作状態では、エミッタ、配線８は
浮遊状態に、コレクタは正電位Ｖｃｃに保持される。第
２図に等価回路を示す。今、光を照射する前に、ベース
６を負電位にバイアスした時の電位を−Ｖ_B とし、光照
射により発生した蓄積電圧をＶ_P とすると、ベース電位
は、−Ｖ_B ＋Ｖ_P なる電位になっている。この状態で配
線１０を通して電極９に読出し用の正の電圧Ｖ_R を印加
すると、この正の電位Ｖ_R は酸化膜容量Ｃｏｘ１３とベ
ース・エミッタ間接合容量Ｃｂｅ１５、ベース・コレク
タ間接合容量Ｃｂｃ７により容量分割され、ベースには
電圧 が加算される。従ってベース電位は となる。ここで、 となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧Ｖ_P そのものとなる。こ
のようにしてエミッタ電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は、次式で与えられる。 但しＡ_j はベース・エミッタ間の接合面積、ｑは単位電
荷量（１．６×１０^-19 クーロン）、Ｄ_n はベース中に
おけるエレクトロンの拡散定数、ｎ_POはｐベースのエミ
ッタ端における少数キャリヤとしてのエレクトロン濃
度、Ｗ_B はベース幅、Ｎ_Aeはベースのエミッタ単におけ
るアクセプタ濃度、Ｎ_Acはベースのコレクタ端における
アクセプタ濃度、ｋはボルツマン定数、Ｔは絶対温度、
Ｖ_e はエミッタ電位である。

【００３３】この電流は、エミッタ電位Ｖ_e がベース電
位、すなわちここでは光照射により発生した蓄積電圧Ｖ
_P に等しくなるまで流れることは上式から明らかであ
る。この時エミッタ電位Ｖ_e の時間的変化は次式で計算
される。 但し、ここで配線容量Ｃｓはエミッタに接続されている
配線８のもつ容量２１である。

【００３４】第３図は、上式を用いて計算したエミッタ
電位の時間変化の一例を示している。第３図によればエ
ミッタ電位がベース電位に等しくなるためには、約１秒
位を要することになる。これはエミッタ電位Ｖ_e がＶ_P
に近くなるとあまり電流が流れなくなることに起因して
いるわけである。したがって、これを解決する手段は、
先に電極９に正電圧Ｖ_R を印加するときに、 なる条件を設定したが、この条件の代りに なる条件を入れ、ベース電位をＶ_Biasだけ、余分に順方
向にバイアスしてやる方法が考えられる。この時に流れ
る電流は次式で与えられる。 第４図（ａ）に、Ｖ_Bias＝０．６Ｖとした場合、ある一
定時間の後、電極９に印加していたＶ_R をゼロボルトに
もどし、流れる電流を停止させたときの蓄積電圧Ｖ_P に
対する、読出し電圧、すなわちエミッタ電位の関係を示
す。但し、第４図（ａ）では、読出し電圧はバイアス電
圧成分による読出し時間に依存する一定の電位が必ず加
算されてくるがそのゲタ分をさし引いた値をプロットし
ている。電極９に印加している正電圧Ｖ_R をゼロボルト
にもどした時には、印加したときとは逆に なる電圧がベース電位に加算されるので、ベース電位
は、正電圧Ｖ_R を印加する前の状態、すなわち、−Ｖ_B
になり、エミッタに対し逆バイアスされるので電流の流
れが停止するわけである。第４図（ａ）によれば１００
ｎｓ程度以上の読出し時間（すなわちＶ_R を電極９に印
加している時間）をとれば、蓄積電圧Ｖ_P と読出し電圧
は４桁程度の範囲にわたって直線性は確保され、高速の
読出しが可能であることを示している。第４図（ａ）
で、４５°の線は読出しに十分の時間をかけた場合の結
果であり、上記の計算例では、配線８の容量Ｃｓを４ｐ
Ｆとしているが、これはＣｂｅ＋Ｃｂｃの接合容量の
０．０１４ｐＦと比較して約３００倍も大きいにもかか
わらず、ｐ領域６に発生した蓄積電圧Ｖ_P が何らの減衰
も受けず、かつ、バイアス電圧の効果により、きわめて
高速に読出されていることを第４図（ａ）は示してい
る。これは上記構成に係る光センサセルのもつ増幅機
能、すなわち電荷増幅機能が有効に働らいているからで
ある。

【００３５】これに対して従来のＭＯＳ型撮像装置で
は、蓄積電圧Ｖ_P は、このような読出し過程において配
線容量Ｃｓの影響でＣｊ・Ｖ_P ／（Ｃｊ＋Ｃｓ）（但し
ＣｊはＭＯＳ型撮像装置の受光部のｐｎ接合容量）とな
り、２桁位読出し電圧値が下がってしまうという欠点を
有していた。このためＭＯＳ型撮像装置では、外部へ読
出すためのスイッチングＭＯＳトランジスタの寄生容量
のばらつきによる固定パターン雑音、あるいは配線容量
すなわち出力容量が大きいことにより発生するランダム
雑音が大きく、Ｓ／Ｎ比がとれないという問題があった
が、第１図（ａ），（ｂ），（ｃ）で示す構成の光セン
サセルでは、ｐ領域６に発生した蓄積電圧そのものが外
部に読出されるわけであり、この電圧はかなり大きいた
め固定パターン雑音、出力容量に起因するランダム雑音
が相対的に小さくなり、きわめてＳ／Ｎ比の良い信号を
得ることが可能である。

【００３６】先に、バイアス電圧Ｖ_Biasを０．６Ｖに設
定したとき、４桁程度の直線性が１００ｎｓｅｃ程度の
高速読出し時間で得られることを示したが、この直線性
および読出し時間とバイアス電圧Ｖ_Biasの関係を計算し
た結果をさらにくわしく、第４図（ｂ）に示す。

【００３７】第４図（ｂ）において、横軸はバイアス電
圧Ｖ_Biasであり、また、縦軸は読出し時間をとってい
る。またパラメータは、蓄積電圧が１ｍＶのときに、読
出し電圧が１ｍＶの８０％，９０％，９５％，９８％に
なるまでの時間依存性を示している。第４図（ａ）に示
される様に、蓄積電圧１ｍＶにおいて、それぞれ８０
％，９０％，９５％，９８％になっている時は、それ以
上の蓄積電圧では、さらに良い値を示していることは明
らかである。

【００３８】この第４図（ｂ）によれば、バイアス電圧
Ｖ_Biasが０．６Ｖでは、読出し電圧が蓄積電圧の８０％
になるのは読出し時間が０．１２μｓ、９０％になるの
は０．２７μｓ、９５％になるのは０．５４μｓ、９８
％になるのは１．４μｓであるのがわかる。また、バイ
アス電圧Ｖ_Biasを０．６Ｖより大きくすれば、さらに高
速の読出しが可能であることを示している。この様に、
撮像装置の全体の設計から読出し時間および必要な直線
性が決定されると、必要とされるバイアス電圧Ｖ_Biasが
第４図（ｂ）のグラフを用いることにより決定すること
ができる。

【００３９】上記構成に係る光センサセルのもう一つの
利点は、ｐ領域６に蓄積されたホールはｐ領域６におけ
るエレクトロンとホールの再結合確率がきわめて小さい
ことから非破壊的に読出し可能なことである。すなわち
読出し時に電極９に印加していた電圧Ｖ_R をゼロボルト
にもどした時、ｐ領域６の電位は電圧Ｖ_R を印加する前
の逆バイアス状態になり、光照射により発生した蓄積電
圧Ｖ_P は、新しく光が照射されない限り、そのまま保存
されるわけである。このことは、上記構成に係る光セン
サセルを光電変換装置として構成したときに、システム
動作上、新しい機能を提供することができることを意味
する。

【００４０】このｐ領域６に蓄積電圧Ｖ_P を保持できる
時間は、きわめて長く、最大の保持時間は、むしろ、接
合の空乏層中において熱的に発生する暗電流によって制
限を受ける。すなわち、この熱的に発生する暗電流によ
り光センサセルが飽和してしまうからである。しかしな
がら、上記構成に係る光センサセルでは、空乏層の広が
っている領域は、低不純物濃度領域であるｎ^- 領域５で
あり、このｎ^- 領域５は１０¹²ｃｍ^-3〜１０¹⁴ｃｍ^-3程
度と、きわめて不純物濃度が低いため、その結晶性が良
好であり、ＭＯＳ型、ＣＣＤ型撮像装置に比較して熱的
に発生するエレクトロン・ホール対は少ない。このた
め、暗電流は、他の従来の装置に比較して小さい。すな
わち、上記構成に係る光センサセルは本質的に暗電流雑
音の小さい構造をしているわけである。

【００４１】次いでｐ領域６に蓄積された電荷をリフレ
ッシュする動作について説明する。上記構成に係る光セ
ンサセルでは、すでに述べたごとく、ｐ領域６に蓄積さ
れた電荷は、読出し動作では消滅しない。このため新し
い光情報を入力するためには、前に蓄積されていた電荷
を消滅させるためのリフレッシュ動作が必要である。ま
た同時に、浮遊状態になされているｐ領域６の電位を所
定の負電圧に帯電させておく必要がある。

【００４２】上記構成に係る光センサセルでは、リフレ
ッシュ動作も読出し動作と同様、配線１０を通して電極
９に正電圧を印加することにより行う。このとき、配線
８を通してエミッタを接地する。コレクタは、電極１２
を通して接地又は正電位にしておく。第５図にリフレッ
シュ動作の等価回路を示す。但しコレクタ側を接地した
状態の例を示している。

【００４３】この状態で正電圧Ｖ_RHなる電圧が電極９に
印加されると、ベース２２には、酸化膜容量Ｃｏｘ１
３，ベース・エミッタ間接合容量Ｃｂｅ１５、ベース・
コレクタ間接合容量Ｃｂｃ１７の容量分割により、 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミッタ間接合ダイオー
ドＤｂｅ１６およびベース・コレクタ間接合ダイオード
Ｄｂｃ１８は順方向バイアスされて導通状態となり、電
流が流れ始め、ベース電位は次第に低下していく。

【００４４】この時、浮遊状態にあるベースの電位Ｖの
変化は近似的に次式で表わされる。

【００４５】 但し、 ｉ₁ はダイオードＤｂｃを流れる電流、ｉ₂ はダイオー
ドＤｂｅを流れる電流である。Ａ_b はベース面積、Ａ_e
はエミッタ面積、Ｄ_P はコレクタ中におけるホールの拡
散定数、ｐ_noはコレクタ中における熱平衡状態のホール
濃度、Ｌｐはコレクタ中におけるホールの平均自由行
程、ｎ_poはベース中における熱平衡状態でのエレクトロ
ン濃度である。ｉ₂ で、ベース側からエミッタへのホー
ル注入による電流は、エミッタの不純物濃度がベースの
不純物濃度にくらべて充分高いので、無視できる。

【００４６】上に示した式は、段階接合近似のものであ
り実際のデバイスでは段階接合からはずれており、又ベ
ースの厚さが薄く、かつ複雑な濃度分布を有しているの
で厳密なものではないが、リフレッシュ動作をかなりの
近似で説明可能である。

【００４７】上式中のベース・コレクタ間に流れる電流
ｉ₁ の内、ｑ・Ｄ_P ・ｐ_no／Ｌｐはホールによる電流、
すなわちベースからホールがコレクタ側へ流れだす成分
を示している。このホールによる電流が流れやすい様に
上記構成に係る光センサセルでは、コレクタの不純物濃
度は、通常のバイポーラトランジスタに比較して少し低
めに設計される。

【００４８】この式を用いて計算した、ベース電位の時
間依存性の一例を第６図に示す。横軸は、リフレッシュ
電圧Ｖ_RHが電極９に印加された瞬間からの時間経過すな
わちリフレッシュ時間を、縦軸は、ベース電位をそれぞ
れ示す。また、ベースの初期電位をパラメータにしてい
る。ベースの初期電位とは、リフレッシュ電圧Ｖ_RHが加
わった瞬間に、浮遊状態にあるベースが示す電位であ
り、Ｖ_RH，Ｃｏｘ，Ｃｂｅ，Ｃｂｃ及びベースに蓄積さ
れている電荷によってきまる。

【００４９】この第６図をみれば、ベースの電位は初期
電位によらず、ある時間経過後には必ず、片対数グラフ
上で一つの直線にしたがって下がっていく。

【００５０】第６図（ｂ）に、リフレッシュ時間に対す
るベース電位変化の実験値を示す。第６図（ａ）に示し
た計算例に比較して、この実験で用いたテストデバイス
は、ディメンションがかなり大きいため、計算例とはそ
の絶対値は一致しないが、リフレッシュ時間に対するベ
ース電位変化が片対数グラフ上で直線的に変化している
ことが実証されている。この実験例ではコレクタおよび
エミッタの両者を接地したときの値を示している。

【００５１】今、光照射による蓄積電圧Ｖ_P の最大値を
０．４〔Ｖ〕、リフレッシュ電圧Ｖ_RHによりベースに印
加される電圧Ｖ を０．４〔Ｖ〕とすると、第６図に示
すごとく初期ベース電位の最大値は０．８〔Ｖ〕とな
り、リフレッシュ電圧印加後１０^-15 〔ｓｅｃ〕後には
直線にのってベース電位が下がり始め、１０^-5〔ｓｅ
ｃ〕後には、光があたらなかった時、すなわち初期ベー
ス電位が０．４〔Ｖ〕のときの電位変化と一致する。

【００５２】ｐ領域６が、ＭＯＳキャパシタＣｏｘを通
して正電圧をある時間印加し、その正電圧を除去すると
負電位に帯電する仕方には、２通りの仕方がある。一つ
は、ｐ領域６から正電荷を持つホールが、主として接地
状態にあるｎ領域１に流れ出すことによって、負電荷が
蓄積される動作である。ｐ領域６からホールが、ｎ領域
１に一方的に流れ、ｎ領域１の電子があまりｐ領域６内
に流れ込まないようにするためには、ｐ領域６の不純物
密度をｎ領域１の不純物密度より高くしておけばよい。
一方、ｎ⁺ 領域７やｎ領域１からの電子が、ｐ領域６に
流れ込み、ホールと再結合することによって、ｐ領域６
に負電荷が蓄積する動作も行える。この場合には、ｎ領
域１の不純物密度はｐ領域６より高くなされている。ｐ
領域６からホールが流出することによって、負電荷が蓄
積する動作の方が、ｐ領域６ベースに電子が流れ込んで
ホールと再結合することにより負電荷が蓄積する動作よ
りはるかに速い。しかし、これまでの実験によれば、電
子をｐ領域６に流し込むリフレッシュ動作でも、光電変
換装置の動作に対しては、十分に速い時間応答を示すこ
とが確認されている。

【００５３】上記構成に係る光センサセルをＸＹ方向に
多数ならべて光電変換装置を構成したとき、画像により
各センサセルで、蓄積電圧Ｖ_P は、上記の例では０〜
０．４〔Ｖ〕の間でばらついているが、リフレッシュ電
圧Ｖ_RH印加後１０^-5〔ｓｅｃ〕には、全てのセンサセル
のベースには約０．３〔Ｖ〕程度の一定電圧は残るもの
の、画像による蓄積電圧Ｖ_P の変化分は全て消えてしま
うことがわかる。すなわち、上記構成に係る光センサセ
ルによる光電変換装置では、リフレッシュ動作により全
てのセンサセルのベース電位をゼロボルトまで持ってい
く完全リフレッシュモードと（このときは第６図（ａ）
の例では１０〔ｓｅｃ〕を要する）、ベース電位にはあ
る一定電圧は残るものの蓄積電圧Ｖ_P による変動成分が
消えてしまう過渡的リフレッシュモードの二つが存在す
るわけである（このときは第６図（ａ）の例では、１０
〔μｓｅｃ〕〜１０〔ｓｅｃ〕のリフレッシュパル
ス）。以上の例では、リフレッシュ電圧Ｖ_RHによりベー
スに印加される電圧Ｖ_A を０．４〔Ｖ〕としたが、この
電圧Ｖ_A を０．６〔Ｖ〕とすれば、上記、過渡的リフレ
ッシュモードは、第６図によれば、１〔ｎｓｅｃ〕でお
こり、きわめて高速にリフレッシュすることができる。
完全リフレッシュモードで動作させるか、過渡的リフレ
ッシュモードで動作させるかの選択は光電変換装置の使
用目的によって決定される。

【００５４】この過渡的リフレッシュモードにおいてベ
ースに残る電圧をＶ_K とすると、リフレッシュ電圧Ｖ_RH
を印加後、Ｖ_RHをゼロボルトにもどす瞬間の過渡的状態
において、 なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は となり、ベースはエミッタに対して逆バイアス状態にな
る。

【００５５】先に光により励起されたキャリアを蓄積す
る蓄積動作のとき、蓄積状態ではベースは逆バイアス状
態で行われるという説明をしたが、このリフレッシュ動
作により、リフレッシュおよびベースを逆バイアス状態
に持っていくことの２つの動作が同時に行われるわけで
ある。

【００５６】第６図（ｃ）にリフレッシュ電圧Ｖ_RHに対
するリフレッシュ動作後のベース電位 の変化の実験値を示す。パラメータとしてＣｏｘの値を
５ｐＦから１００ｐＦまでとっている。丸印は実験値で
あり、実線は より計算される計算値を示している。このときＶ_K ＝
０．５２Ｖであり、また、Ｃｂｃ＋Ｃｂｅ＝４ｐＦであ
る。但し観測用オシロスコープのプローグ容量１３ｐＦ
がＣｂｃ＋Ｃｂｅに並列に接続されている。この様に、
計算値と実験値は完全に一致しており、リフレッシュ動
作が実験的にも確認されている。

【００５７】以上のリフレッシュ動作においては、第５
図に示す様に、コレクタを接地したときの例について説
明したが、コレクタを正電位にした状態で行うことも可
能である。このときは、ベース・コレクタ間接合ダイオ
ードＤｂｃ１８が、リフレッシュパルスが印加されて
も、このリフレッシュパルスによりベースに印加される
電位よりも、コレクタに印加されている正電位の方が大
きいと非導通状態のままなので、電流はベース・エミッ
タ間接合ダイオードＤｂｅ１６だけを通して流れる。こ
のため、ベース電位の低下は、よりゆっくりしたものに
なるが、基本的には、前に説明したのと、まったく同様
な動作が行われるわけである。

【００５８】すなわち第６図（ａ）のリフレッシュ時間
に対するベース電位の関係は、第６図（ａ）のベース電
位が低下する時の斜めの直線が右側の方、つまり、より
時間の要する方向へシフトすることになる。したがっ
て、コレクタを接地した時と同じリフレッシュ電圧Ｖ_RH
を用いると、リフレッシュに時間を要することになる
が、リフレッシュ電圧Ｖ_RHをわずか高めてやればコレク
タを接地した時と同様、高速のリフレッシュ動作が可能
である。

【００５９】以上が光入射による電荷蓄積動作、読出し
動作、リフレッシュ動作よりなる上記構成に係る光セン
サセルの基本動作の説明である。

【００６０】以上説明したごとく、上記構成に係る光セ
ンサセルの基本構造は、すでにあげた特開昭５６−１５
０８７８、特開昭５６−１５７０７３、特開昭５６−１
６５４７３と比較してきわめて簡単な構造であり、将来
の高解像度化に十分対応できるとともに、それらのもつ
優れた特徴である増幅機能からくる低雑音、高出力、広
ダイナミックレンジ、非破壊読出し等のメリットをその
まま保存している。

【００６１】次に、以上説明した構成に係る光センサセ
ルを二次元に配列して構成した本発明の光電変換装置の
一実施例について図面を用いて説明する。

【００６２】基本光センサセル構造を二次元的に３×３
に配列した光電変換装置の回路構成図を第７図に示す。

【００６３】すでに説明した点線で囲まれた基本光セン
サセル３０（この時バイポーラトランジスタのコレクタ
は基板及び基板電極に接続されることを示してい
る。）、読出しパルスおよびリフレッシュパルスを印加
するための水平ライン３１，３１′，３１″、読出しパ
ルスを発生させるための垂直シフトレジスタ３２、垂直
シフトレジスタ３２と水平ライン３１，３１′，３１″
の間のバッファＭＯＳトランジスタ３３，３３′，３
３″のゲートにパルスを印加するための端子３４、リフ
レッシュパルスを印加するためのバッファＭＯＳトラン
ジスタ３５，３５′，３５″、それのゲートにパルスを
印加するための端子３６、リフレッシュパルスを印加す
るための端子３７、基本光センサセル３０から蓄積電圧
を読出すための垂直ライン３８，３８′，３８″、各垂
直ラインを選択するためのパルスを発生する水平シフト
レジスタ３９、各垂直ラインを開閉するためのゲート用
ＭＯＳトランジスタ４０，４０′，４０″、蓄積電圧を
アンプ部に読出すための出力ライン４１、読出し後に、
出力ラインに蓄積した電荷をリフレッシュするためのＭ
ＯＳトランジスタ４２、ＭＯＳトランジスタ４２へリフ
レッシュパルスを印加するための端子４３、出力信号を
増幅するためのバイポーラ、ＭＯＳ，ＦＥＴ、Ｊ−ＦＥ
Ｔ等のトランジスタ４４、負荷抵抗４５、トランジスタ
と電源を接続するための端子４６、トランジスタの出力
端子４７、読出し動作において垂直ライン４０，４
０′，４０″に蓄積された電荷をリフレッシュするため
のＭＯＳトランジスタ４８，４８′，４８″、およびＭ
ＯＳトランジスタ４８，４８′，４８″のゲートにパル
スを印加するための端子４９によりこの光電変換装置は
構成されている。

【００６４】この光電変換装置の動作について第７図お
よび第８図に示すパルスタイミング図を用いて説明す
る。第８図において、区間６１はリフレッシュ動作、区
間６２は蓄積動作、区間６３は読出し動作にそれぞれ対
応している。

【００６５】時刻ｔ₁ において、基板電位、すなわち光
センサセル部のコレクタ電位６４は、接地電位または正
電位に保たれるが、第８図では接地電位に保たれている
ものを示している。接地電位または正電位のいずれにし
ても、すでに説明した様に、リフレッシュに要する時間
が異なってくるだけであり、基本動作に変化はない。端
子４９の電位６５はｈｉｇｈ状態であり、ＭＯＳトラン
ジスタ４８，４８′，４８″は導通状態に保たれ、各光
センサセルは、垂直ライン３８，３８′，３８″を通し
て接地されている。また端子３６には、波形６６のごと
くバッファＭＯＳトランジスタが導通する電圧が印加さ
れており、全画面一括リフレッシュ用バッファＭＯＳト
ランジスタ３５，３５′，３５″は導通状態となってい
る。この状態で端子３７に波形６７のごとくパルスが印
加されると、水平ライン３１，３１′，３１″を通して
各光センサセルのベースに電圧がかかり、すでに説明し
た様に、リフレッシュ動作に入り、それ以前に蓄積され
ていた電荷が、完全リフレッシュモード又は過渡的リフ
レッシュモードにしたがってリフレッシュされる。完全
リフレッシュモードになるか又は過渡的リフレッシュモ
ードになるかは波形６７のパルス幅により決定されるわ
けである。

【００６６】ｔ₂ 時刻において、すでに説明したごと
く、各光センサセルのトランジスタのベースはエミッタ
に対して逆バイアス状態となり、次の蓄積区間６２へ移
る。このリフレッシュ区間６１においては、図に示すよ
うに、他の印加パルスは全てｌｏｗ状態に保たれてい
る。

【００６７】蓄積動作区間６２においては、基板電圧、
すなわちトランジスタのコレクタ電位波形６４は正電位
にする。これにより光照射により発生したエレクトロン
・ホール対のうちのエレクトロンを、コレクタ側へ早く
流してしまうことができる。しかし、このコレクタ電位
を正電位に保つことは、ベースをエミッタに対して逆方
向バイアス状態、すなわち負電位にして撮像しているの
で必須条件ではなく、接地電位あるいは若干負電位状態
にしても基本的な蓄積動作に変化はない。

【００６８】蓄積動作状態においては、ＭＯＳトランジ
スタ４８，４８′，４８″のゲート端子４９の電位６５
は、リフレッシュ区間と同様、ｈｉｇｈに保たれ、各Ｍ
ＯＳトランジスタは導通状態に保たれる。このため、各
光センサセルのエミッタは垂直ライン３８，３８′，３
８″を通して接地されている。強い光の照射により、ベ
ースにホールが蓄積され、飽和してくると、すなわちベ
ース電位がエミッタ電位（接地電位）に対して順方向バ
イアス状態になってくると、ホールは垂直ライン３８，
３８′，３８″を通して流れ、そこでベース電位変化は
停止し、クリップされることになる。したがって、垂直
方向にとなり合う光センサセルのエミッタが垂直ライン
３８，３８′，３８″により共通に接続されていても、
この様に垂直ライン３８，３８′，３８″を接地してお
くと、ブルーミング現象を生ずることはない。

【００６９】このブルーミング現象をさける方法は、Ｍ
ＯＳトランジスタ４８，４８′，４８″を非導通状態に
して、垂直ライン３８，３８′，３８″を浮遊状態にし
ていても、基板電位、すなわちコレクタ電位６４を若干
負電位にしておき、ホールの蓄積によりベース電位が正
電位方向に変化してきたとき、エミッタより先にコレク
タ側の方へ流れ出す様にすることにより達成することも
可能である。

【００７０】蓄積区間６２に次いで、時刻ｔ₃ より読出
し区間６３になる。この時刻ｔ₃ において、ＭＯＳトラ
ンジスタ４８，４８′，４８″のゲート端子４９の電位
６５をｌｏｗにし、かつ水平ライン３１，３１′，３
１″のバッファＭＯＳトランジスタ３３，３３′，３
３″のゲート端子の電位６８をｈｉｇｈにし、それぞれ
のＭＯＳトランジスタを導通状態とする。但し、このゲ
ート端子３４の電位６８をｈｉｇｈにするタイミング
は、時刻ｔ₃ であることは必須条件ではなく、それより
早い時刻であれば良い。

【００７１】時刻ｔ₄ では、垂直シフトレジスタ３２の
出力のうち、水平ライン３１に接続されたものが波形６
９のごとくｈｉｇｈとなり、このとき、ＭＯＳトランジ
スタ３３が導通状態であるから、この水平ライン３１に
接続された３つの各光センサセルの読出しが行なわれ
る。この読出し動作はすでに前に説明した通りであり、
各光センサセルのベース領域に蓄積された信号電荷によ
り発生した信号電圧は、そのまま、垂直ライン３８，３
８′，３８″に現われる。このときの垂直シフトレジス
タ３２からのパルス電圧のパルス幅は、第４図に示した
様に、蓄積電圧に対する読出し電圧が、十分直線性を保
つ関係になるパルス幅に設定される。またパルス電圧は
先に説明した様に、Ｖ_Bias分だけエミッタに対して順方
向バイアスがかかる様調整される。

【００７２】次いで、時刻ｔ₅ において、水平シフトレ
ジスタ３９の出力のうち、垂直ライン３８に接続された
ＭＯＳトランジスタ４０のゲートへの出力だけが波形７
０のごとくｈｉｇｈとなり、ＭＯＳトランジスタ４０が
導通状態となり、出力信号は出力ライン４１を通して、
出力トランジスタ４４に入り、電流増幅されて出力端子
４７から出力される。この様に信号が読出された後、出
力ライン４１には配線容量に起因する信号電荷が残って
いるので、時刻ｔ₆ において、ＭＯＳトランジスタ４２
のゲート端子４３にパルス波形７１のごとくパルスを印
加し、ＭＯＳトランジスタ４２を導通状態にして出力ラ
イン４１を接地して、この残留した信号電荷をリフレッ
シュしてやるわけである。以下同様にして、スイッチン
グＭＯＳトランジスタ４０′，４０″を順次導通させて
垂直ライン３８′，３８″の信号出力を読出す。この様
にして水平に並んだ一ライン分の各光センサセルからの
信号を読出した後、垂直ライン３８，３８′，３８″に
は、出力ライン４１と同様、それの配線容量に起因する
信号電荷が残留しているので、各垂直ライン３８，３
８′，３８″に接続されたＭＯＳトランジスタ４８，４
８′，４８″を、それのゲート端子４９に波形６５で示
される様にｈｉｇｈにして導通させ、この残留信号電荷
をリフレッシュする。

【００７３】次いで、時刻ｔ₈ において、垂直シフトレ
ジスタ３２の出力のうち、水平ライン３１′に接続され
た出力が波形６９′のごとくｈｉｇｈとなり、水平ライ
ン３１′に接続された各光センサセルの蓄積電圧が、各
垂直ライン３８，３８′，３８″に読出されるわけであ
る。以下、順次前と同様の動作により、出力端子４７か
ら信号が読出される。

【００７４】以上の説明においては、蓄積区間６２と読
出し区間６３が明確に区分される様な応用分野、例えば
最近研究開発が積極的に行なわれているスチルビデオに
適用される動作状態について説明したが、テレビカメラ
の様に蓄積区間６２における動作と読出し区間６３にお
ける動作が同時に行なわれている様な応用分野に関して
も、第８図のパルスタイミングを変更することにより適
用可能である。但し、この時のリフレッシュは全画面一
括リフレッシュではなく、一ライン毎のリフレッシュ機
能が必要である。例えば、水平ライン３１に接続された
各光センサセルの信号が読出された後、時刻ｔ₇ におい
て各垂直ラインに残留した電荷を消去するためＭＯＳト
ランジスタ４８，４８′，４８″を導通にするが、この
とき水平ライン３１にリフレッシュパルスを印加する。
すなわち、波形６９において時刻ｔ₇ においても時刻ｔ
₄ と同様、パルス電圧、パルス幅、の異なるパルスを発
生する様な構成の垂直シフトレジスタを使用することに
より達成することができる。この様にダブルパルス的動
作以外には、第７図の右側に設置した一括リフレッシュ
パルスを印加する機器の代わりに、左側と同様の第２の
垂直シフトレジスタを右側にも設け、タイミングを左側
に設けられた垂直レジスタとずらせながら動作させるこ
とにより達成させることも可能である。

【００７５】このときは、すでに説明したような蓄積状
態において、各光センサセルのエミッタおよびコレクタ
の各電位を操作してブルーミングを押えるという動作の
自由度が少なくなる。しかし、基本動作の所で説明した
様に、読出し状態では、ベースにＶ_Biasなるバイアス電
圧を印加したときに始めて高速読出しができる様な構成
としているので、第３図のグラフからわかる様に、Ｖ
_Biasを印加しない時に、各光センサセルの飽和により、
垂直ライン２８，２８′，２８″に流れ出す信号電荷分
はきわめてわずかであり、ブルーミング現象は、まった
く問題にはならない。

【００７６】また、スミア現象に対しても、本実施例に
係る光電変換装置は、きわめて優れた特性を得ることが
できる。スミア現象は、ＣＣＤ型撮像装置、特にフレー
ム転送型においては、光の照射されている所を電荷転送
されるという、動作および構造上発生する問題であり、
インタライン型においては、特に長波長の光により半導
体の深部で発生したキャリアが電荷転送部に蓄積される
ために発生する問題である。

【００７７】また、ＭＯＳ型撮像装置においては、各光
センサセルに接地されたスイッチングＭＯＳトランジス
タのドレイン側に、やはり長波長の光により半導体深部
で発生したキャリアが蓄積されるために生じる問題であ
る。

【００７８】これに対して本実施例に係る光電変換装置
では、動作および構造上発生するスミア現象はまったく
なく、また長波長の光により半導体深部で発生したキャ
リアが蓄積されるという現象もまったく生じない。但
し、光センサセルのエミッタにおいて比較的表面近傍で
発生したエレクトロンとホールのうち、エレクトロンが
蓄積されるという現像が心配されるが、これは、一括リ
フレッシュ動作のときは蓄積動作状態において、エミッ
タが接地されているため、エレクトロンは蓄積されず、
スミア現象が生じない。また通常のテレビカメラのとき
応用されるラインリフレッシュ動作のときは、水平ブラ
ンキングの期間において、垂直ラインに蓄積電圧を読出
す前に、垂直ラインを接地してリフレッシュするので、
この時同時にエミッタに一水平走査期間に蓄積されたエ
レクトロンは流れ出してしまい、このため、スミア現象
はほとんど発生しない。この様に、本実施例に係る光電
変換装置では、その構造上および動作上、スミア現像は
ほとんど本質的に無視し得る程度しか発生せず、本実施
例に係る光電変換装置の大きな利点の一つである。

【００７９】また、蓄積動作状態において、エミッタお
よびコレクタの各電位を操作して、ブルーミング現象を
押えるという動作について前に記述したが、これを利用
してγ特性を制御することも可能である。

【００８０】すなわち、蓄積動作の途中において、一時
的にエミッタまたはコレクタの電位をある一定の負電位
にし、ベースに蓄積されたキャリアのうち、この負電位
を与えるキャリア数より多く蓄積されているホールをエ
ミッタまたはコレクタ側へ流してしまうという動作をさ
せる。これにより、蓄積電圧と入射光量に対する関係
は、入射光量の小さいときはシリコン結晶のもつγ＝１
の特性を示し、入射光量の大きい所では、γが１より小
さくなる様な特性を示す。つまり、折線近似的に通常テ
レビカメラで要求されるγ＝０．４５の特性をもたせる
ことが可能である。蓄積動作の途中において上記動作を
一度やれば一折線近似となり、エミッタ又はコレクタに
印加する負電位を二度適宜変更して行なえば、二折線タ
イプのγ特性を持たせることも可能である。

【００８１】また、以上の実施例においては、シリコン
基板を共通コレクタとしているが通常バイポーラトラン
ジスタのごとく埋込ｎ⁺ 領域を設け、各ライン毎にコレ
クタを分割させる様な構造としてもよい。

【００８２】なお、実際の動作には第８図に示したパル
スタイミング以外に、垂直シフトレジスタ３２、水平シ
フトレジスタ３９を駆動するためのクロックパルスが必
要である。

【００８３】第９図に出力信号に関係する等価回路を示
す。容量Ｃ_V ８０は垂直ライン３８，３８′，３８″の
配線容量であり、容量Ｃ_H ８１は出力ライン４１の配線
容量をそれぞれ示している。また第９図右側の等価回路
は、読出し状態におけるものであり、スイッチング用Ｍ
ＯＳトランジスタ４０，４０′，４０″は導通状態であ
り、それの導通状態における抵抗値を抵抗Ｒ_M ８２で示
している。また増幅用トランジスタ４４を抵抗ｒe ８３
および電流源８４を用いた等価回路で示している。出力
ライン４１の配線容量に起因する電荷蓄積をリフレッシ
ュするためのＭＯＳトランジスタ４２は、読出し状態で
は非導通状態であり、インピーダンスが高いので、右側
の等価回路では省略している。

【００８４】等価回路の各パラメータは、実際に構成す
る光電変換装置の大きさにより決定されるわけである
が、例えば、容量Ｃ_V ８０は約４ｐＦ位、容量Ｃ_H ８１
は約４ｐＦ位、ＭＯＳトランジスタの導通状態の抵抗Ｒ
_M ８２は３ＫΩ程度、バイポーラトランジスタ４４の電
流増幅率βは約１００程度として、出力端子４７におい
て観測される出力信号波形を計算した例を第１０図に示
す。

【００８５】第１０図において横軸はスイッチングＭＯ
Ｓトランジスタ４０，４０′，４０″が導通した瞬間か
らの時間［μｓ］を、縦軸は垂直ライン３８，３８′，
３８″の配線容量Ｃ_V ８０に、各光センサセルから信号
電荷が読出されて１ボルトの電圧がかかっているときの
出力端子４７に現われる出力電圧［Ｖ］をそれぞれ示し
ている。

【００８６】出力信号波形８５は負荷抵抗Ｒ_E ４５が１
０ＫΩ、８６は負荷抵抗Ｒ_E ４５が５ＫΩ、８７は負荷
抵抗Ｒ_E ４５が２ＫΩのときのものであり、いずれにお
いてもピーク値は、Ｃ_V ８０とＣ_H ８１の容量分割によ
り０．５Ｖ程度になっている。当然のことながら、負荷
抵抗Ｒ_E ４５が大きい方が減衰量は小さく、望ましい出
力波形になっている。立ち上がり時間は、上記のパラメ
ータ値のとき、約２０ｎｓｅｃと高速である。スイッチ
ングＭＯＳトランジスタ４０，４０′，４０″の導通状
態における抵抗Ｒ_M を小さくすることにより、および、
配線容量Ｃ_V ，Ｃ_H を小さくすることにより、さらに高
速の読出しも可能である。

【００８７】上記構成に係る光センサセルを利用した光
電変換装置では、各光センサセルのもつ増幅機能によ
り、出力に現われる電圧が大きいため、最終段の増幅ア
ンプも、ＭＯＳ型撮像装置に比較してかなり簡単なもの
でよい。上記例ではバイポーラトランジスタ１段のタイ
プのものを使用した例について説明したが、２段構成の
もの等、他の方式を使うことも当然のことながら可能で
ある。この例の様にバイポーラトランジスタを用いる
と、ＣＣＤ撮像装置における最終段のアンプのＭＯＳト
ランジスタから発生する画像上目につきやすい１／ｆ雑
音の問題が、本実施例の光電変換装置では発生せず、き
わめてＳ／Ｎ比の良い画質を得ることが可能である。

【００８８】上に述べた様に、上記構成に係る光センサ
セルを利用した光電変換装置では、最終段の増幅アンプ
がきわめて簡単なもので良いことから、最終段の増幅ア
ンプを一つだけ設ける第７図に示した実施例のごときタ
イプではなく、増幅アンプを複数個設置して、一つの画
面を複数に分割して読出す様な構成とすることも可能で
ある。

【００８９】第１１図に、分割読出し方式の一例を示
す。第１１図に示す実施例は、水平方向を３分割とし最
終段アンプを３つ設置した例である。基本的な動作は第
７図の実施例および第８図のタイミング図を用いて説明
したものとほとんど同じであるが、この第１１図の実施
例では、３つの等価な水平シフトレジスタ１００、１０
１、１０２を設け、これらの始動パルスを印加するため
の端子１０３に始動パルスが入ると、１列目、（ｎ＋
１）列目、（２ｎ＋１）列目（ｎは整数であり、この実
施例では水平方向絵素数は３ｎ個である。）に接続され
た各センサセルの出力が同時に読出されることになる。
次の時点では、２列目、（ｎ＋２）列目、（２ｎ＋２）
列目が読出されることになる。

【００９０】この実施例によれば、一本の水平ライン分
を読出す時間が固定されている時は、水平方向のスキャ
ニング周波数は、一つの最終段アンプをつけた方式に比
較して１／３の周波数で良く、水平シフトレジスタが簡
単になり、かつ光電変換装置からの出力信号をアナログ
デイジタル変換して、信号処理する様な用途には、高速
のアナログ・ディジタル変換器は不必要であり、分割読
出し方式の大きな利点である。

【００９１】第１１図に示した実施例では、等価な水平
シフトレジスタを３つ設けた方式であったが、同様な機
能は、水平レジスタ１つだけでももたせることが可能で
ある。この場合の実施例を第１２図に示す。

【００９２】第１２図の実施例は、第１１図に示した実
施例のうちの水平スイッチングＭＯＳトランジスタと、
最終段アンプの中間の部分だけを書いたものであり、他
の部分は、第１１図の実施例と同じであるから省略して
いる。

【００９３】この実施例では、１つの水平シフトレジス
タ１０４からの出力を１列目、（ｎ＋１）列目、（２ｎ
＋１）列目のスイッチングＭＯＳトランジスタのゲート
に接続し、それらのラインを同時に読出すようにしてい
る。次の時点では、２列目、（ｎ＋２）列目、（２ｎ＋
２）列目が読出されるわけである。

【００９４】この実施例によれば、各スイッチングＭＯ
Ｓトランジスタのゲートへの配線は増加するものの、水
平シフトレジスタとしては１つだけで動作が可能であ
る。

【００９５】第１１図、第１２図の例では出力アンプを
３個設けた例を示したが、この数はその目的に応じてさ
らに多くしてもよいことはもちろんである。

【００９６】第１１図、第１２図の実施例ではいずれ
も、水平シフトレジスタ、垂直シフトレジスタの始動パ
ルスおよびクロックパルスは省略しているが、これら
は、他のリフレッシュパルスと同様、同一チップ内に設
けたクロックパルス発生器あるいは、他のチップ上に設
けられたクロックパルス発生器から供給される。

【００９７】この分割読出し方式では、水平ライン一括
又は全画面一括リフレッシュを行なうと、ｎ列目と（ｎ
＋１）列目の光センサセル間では、わずか蓄積時間が異
なり、これにより、暗電流成分および信号成分に、わず
かの不連続性が生じ、画像上目についてくる可能性も考
えられるが、これの量はわずかであり、実用上問題はな
い。また、これが、許容限度以上になってきた場合で
も、外部回路を用いて、それを補正することは、キョシ
状波を発生させ、これと暗電流成分との減算およびこれ
と信号成分の乗除算により行なう従来の補正技術を使用
することにより容易に可能である。

【００９８】この様な光電変換装置を用いて、カラー画
像を撮像する時は、光電変換装置の上に、ストライプフ
ィルターあるいは、モザイクフィルター等をオンチップ
化したり、又は、別に作ったカラーフィルターを貼合わ
せることによりカラー信号を得ることが可能である。

【００９９】一例として、Ｒ，Ｇ，Ｂのストライプ・フ
ィルターを使用した時は、上記構成に係る光センサセル
を利用した光電変換装置ではそれぞれ別々の最終段アン
プよりＲ信号、Ｇ信号、Ｂ信号を得ることが可能であ
る。これの一実施例を第１３図に示す。この第１３図も
第１２図と同様、水平レジスターのまわりだけを示して
いる。他は第７図および第１１図と同じであり、ただ１
列目はＲのカラーフィルター、２列目はＧのカラーフィ
ルター、３列目はＢのカラーフィルター、４列目はＲの
カラーフィルターという様にカラーフィルターがついて
いるものとする。第１３図に示すごとく、１列目、４列
目、７列目…の各垂直ラインは出力ライン１１０に接続
され、これはＲ信号をとりだす。又２列目、５列目、８
列目…の各垂直ラインは出力ライン１１１に接続され、
これはＧ信号をとりだす。又同様にして、３列目、６列
目、９列目…の各垂直ラインは出力ライン１１２に接続
され、Ｂ信号をとりだす。出力ライン１１０，１１１，
１１２はそれぞれオンチップ化されたリフレッシュ様Ｍ
ＯＳトランジスタおよび最終段アンプ、例えばエミッタ
フォロアタイプのバイポーラトランジスタに接続され、
各カラー信号が別々に出力されるわけである。

【０１００】本発明の他の実施例に係る光電変換装置を
構成する光センサセルの他の例の基本構造および動作を
説明するための図を第１４図に示す。またそれの等価回
路および全体の回路構成図を第１５図（ａ）に示す。

【０１０１】第１４図に示す光センサセルは、同一の水
平スキャンパルスにより読出し動作、およびラインリフ
レッシュを同時に行なうことを可能とした光センサセル
である。第１４図において、すでに第１図で示した構成
と異なる点は、第１図の場合水平ライン配線１０に接続
されるＭＯＳキャパシタ電極９が一つだけであったもの
が上下に隣接する光センサセルの側にもＭＯＳキャパシ
タ電極１２０が接続され、１つの光センサセルからみた
時に、ダブルコンデンサータイプとなっていること、お
よび図において上下に隣接する光センサセルのエミッタ
７，７′は２層配線にされた配線８，および配線１
２１、（第１４図では、垂直ラインが１本に見えるが、
絶縁層を介して２本のラインが配置されている）に交互
に接続、すなわちエミッタ７はコンタクトホール１９を
通して配線８に、エミッタ７′はコンタクトホール１
９′を通して配線１２１にそれぞれ接続されているこ
とが異なっている。

【０１０２】これは第１５図（ａ）の等価回路をみると
より明らかとなる。すなわち、光センサセル１５２のベ
ースに接続されたＭＯＳキャパシタ１５０は水平ライン
３１に接続され、ＭＯＳキャパシタ１５１は水平ライン
３１′に接続されている。また光センサセル１５２の図
において下に隣接する光センサセル１５２′のＭＯＳキ
ャパシタ１５０′は共通する水平ライン３１′に接続さ
れている。

【０１０３】光センサセル１５２のエミッタは垂直ライ
ン３８に、光センサセル１５２′のエミッタは垂直ライ
ン１３８に、光センサセル１５２″のエミッタは垂直ラ
イン３８という様にそれぞれ交互に接続されている。

【０１０４】第１５図（ａ）の等価回路では、以上述べ
た基本の光センサセル部以外で、第７図の撮像装置と異
なるのは、垂直ライン３８をリフレッシュするためのス
イッチングＭＯＳトランジスタ４８のほかに垂直ライン
１３８をリフレッシュするためのスイッチングＭＯＳト
ランジスタ１４８、および垂直ライン３８を選択するス
イッチングＭＯＳトランジスタ４０のほか垂直ライン１
３８を選択するためのスイッチングＭＯＳトランジスタ
１４０が追加され、また出力アンプ系が一つ増設されて
いる。この出力系の構成は、各ラインをリフレッシュす
るためのスイッチングＭＯＳトランジスタ４８、および
１４８が接続されている様な構成とし、さらに水平スキ
ャン用のスイッチングＭＯＳトランジスタを用いる第１
５図（ｂ）に示す様にして出力アンプを一つだけにする
構成もまた可能である。第１５図（ｂ）では第１５図
（ａ）の垂直ライン選択および出力アンプ系の部分だけ
を示している。

【０１０５】この第１４図の光センサセルおよび第１５
図（ａ）に示す実施例によれば、次の様な動作が可能で
ある。すなわち、今水平ライン３１に接続された各光セ
ンサセルの読出し動作が終了し、テレビ動作における水
平ブランキング期間にある時、垂直シフトレジスタ３２
からの出力パルスが水平ライン３１′に出力されるとＭ
ＯＳキャパシタ１５１を通して、読出しの終了した光セ
ンサセル１５２をリフレッシュする。このとき、スイッ
チングＭＯＳトランジスタ４８は導通状態にされ、垂直
ライン３８は接地されている。

【０１０６】また水平ライン３１′に接続されたＭＯＳ
キャパシタ１５０′を通して光センサセル１５２′の出
力が垂直ライン１３８に読出される。このとき当然のこ
とながらスイッチングＭＯＳトランジスタ１４８は非導
通状態になされ、垂直ライン１３８は浮遊状態となって
いるわけである。この様に一つの垂直スキャンパルスに
より、すでに読出しを終了した光センサセルのリフレッ
シュと、次のラインの光センサセルの読出しが同一のパ
ルスで同時的に行なうことが可能である。このときすで
に説明した様にリフレッシュする時の電圧と読出しの時
の電圧は、読出し時には、高速読出しの必要性からバイ
アス電圧をかけるので異なってくるが、これは第１４図
に示すごとく、ＭＯＳキャパシタ電極９およびＭＯＳキ
ャパシタ電極１２０の面積を変えることにより各電極に
同一の電圧が印加されても各光センサセルのベースには
異なる電圧がかかる様な構成をとることにより達成され
ている。

【０１０７】すなわち、リフレッシュ用ＭＯＳキャパシ
タの面積は、読出し用ＭＯＳキャパシタの面積にくらべ
て小さくなっている。この例のように、センサセル全部
を一括リフレッシュするのではなく、一ラインずつリフ
レッシュしていく場合には、第１図（ｂ）に示される様
にコレクタをｎ型あるいはｎ基板で構成しておいてもよ
いが、水平ラインごとにコレクタを分離して設けたほう
が望ましいことがある。コレクタが基板になっている場
合には、全光センサセルのコレクタが共通領域となって
いるため、蓄積および受光読出し状態ではコレクタに一
定のバイアス電圧が加わった状態になっている。もちろ
ん、すでに説明したようにコレクタにバイアス電圧が加
わった状態でも浮遊ベースのリフレッシュは、エミッタ
の間で行なえる。ただし、この場合には、ベース領域の
リフレッシュが行なわれると同時に、リフレッシュパル
スが印加されたセルのエミッタコレクタ間に無駄な電流
が流れ、消費電力を大きくするという欠点が伴う。こう
した欠点を克服するためには、全センサセルのコレクタ
を共通領域とせずに、各水平ラインに並ぶセンサセルの
コレクタは共通になるが、各水平ラインごとのコレクタ
は互いに分離された構造にする。すなわち、第１図の構
造に関連させて説明すれば、基板はｐ型にして、ｐ型基
板中にコレクタ各水平ラインごとに互いに分離されたｎ
⁺ 埋込領域を設けた構造にする。隣り合う水平ラインｎ
⁺ 埋込領域の分離は、ｐ領域を間に介在させる構造でも
よい。水平ラインに沿って埋込まれるコレクタのキャパ
シタを減少させるには、絶縁物分離の方が優れている。
第１図では、コレクタが基板で構成されているから、セ
ンサセルを囲む分離領域はすべてほとんど同じ深さまで
設けられている。一方、各水平ラインごとのコレクタを
互いに分離するには、水平ライン方向の分離領域を垂直
ライン方向の分離領域より必要な値だけ深くしておくこ
とになる。

【０１０８】各水平ラインごとにコレクタが分離されて
いれば、読出しが終って、リフレッシュ動作が始まる時
に、その水平ラインのコレクタの電圧を接地すれば、前
述したようなエミッタコレクタ間電流は流れず、消費電
力の増加をもたらさない。リフレッシュが終って光信号
による電荷蓄積動作に入る時に、ふたたびコレクタ領域
には所定のバイアス電圧を印加する。

【０１０９】また第１５図（ａ）の等価回路によれば、
各水平ラインごとに出力は出力端子４７および１４７に
交互に出力されることになる。これは、すでに説明した
ごとく、第１５図（ｂ）の様な構成にすることにより一
つのアンプから出力をとりだすことも可能である。

【０１１０】以上説明した様に本実施例によれば、比較
的簡単な構成で、ラインリフレッシュが可能となり、通
常のテレビカメラ等の応用分野にも適用することができ
る。

【０１１１】本発明の他の実施例としては、光センサセ
ルに複数のエミッタを設けた構成あるいは、一つのエミ
ッタに複数のコンタクトを設けた構成により、一つの光
センサセルから複数の出力をとりだすタイプが考えられ
る。

【０１１２】これは本発明による光電変換装置の各光セ
ンサセルが増幅機能をもつことから、一つの光センサセ
ルから複数の出力をとりだすために、各光センサセルに
複数の配線容量が接続されても、光センサセルの内部で
発生した蓄積電圧Ｖｐが、まったく減衰することなしに
各出力に読出すことが可能であることに起因している。

【０１１３】この様に、各光センサセルから複数の出力
をとりだすことができる構成により、各光センサセルを
多数配列してなる光電変換装置に対して信号処理あるい
は雑音対策等に対して多くの利点を付加することが可能
である。

【０１１４】次に本発明に係る光電変換装置の一製法例
について説明する。第１６図に、選択エピタキシャル成
長（Ｒ．Ｅｎｄｏ ｅｔ ａｌ，“Ｎｏｖｅｌ ｄｅｖ
ｉｃｅ ｉｓｏｌａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ
ｗｉｔｈ ｓｅｌｅｃｔｅｄｅｐｉｔａｘｉａｌ ｇｒ
ｏｗｔｈ”Ｔｅｃｈ．Ｄｉｇ．ｏｆ １９８２ ＩＥＤ
Ｍ，ｐｐ．２４１−２４４ 参照）を用いたその製法の
一例を示す。

【０１１５】１〜１０×１０¹⁶ｃｍ^-3程度の不純物濃度
のｎ形Ｓｉ基板１の裏面側に、コンタクト用のｎ⁺ 領域
１１を、ＡｓあるいはＰの拡散で設ける。ｎ⁺ 領域から
のオートドーピングを防ぐために、図には示さないが酸
化膜及び窒化膜を裏面に通常は設けておく。

【０１１６】基板１は、不純物濃度及び酸素濃度が均一
に制御されたものを用いる。すなわち、キャリアライン
タイムがウエハで十分に長くかつ均一な結晶ウエハを用
いる。その様なものとしては例えばＭＣＺ法による結晶
が適している。基板１の表面に略々１μｍ程度の酸化膜
をウエット酸化により形成する。すなわち、Ｈ₂ Ｏ雰囲
気かあるいは（Ｈ₂ ＋Ｏ₂ ）雰囲気で酸化する。積層欠
陥等を生じさせずに良好な酸化膜を得るには、９００℃
程度の温度での高圧酸化が適している。

【０１１７】その上に、たとえば２〜４μｍ程度の厚さ
のＳｉＯ₂ 膜をＣＶＤで堆積する。（Ｎ₂ ＋ＳｉＨ₄ ＋
Ｏ₂ ）ガス系で３００〜５００℃程度の温度で所望の厚
さのＳｉＯ₂ 膜を堆積する。Ｏ₂ ／ＳｉＨ₄ のモル比は
温度にもよるが４〜４０程度に設定する。フォトリソグ
ラフィ工程により、セル間の分離領域となる部分の酸化
膜を残して他の領域の酸化膜は、（ＣＦ₄ ＋Ｈ₂ ），Ｃ
₂ Ｆ₆ ，ＣＨ₂ Ｆ₂ 等のガスを用いたリアクティブイオ
ンエッチングで除去する（第１６図の工程（ａ）)、例え
ば、１０×１０μｍ² に１画素を設ける場合には、１０
μｍピッチのメッシュ状にＳｉＯ₂ 膜を残す。ＳｉＯ₂
膜の幅はたとえば２μｍ程度に選ばれる。リアクティブ
イオンエッチングによる表面のダメージ層及び汚染層
を、Ａｒ／Ｃｌ₂ ガス系プラズマエッチングかウエット
エッチングによって除去した後、超高真空中における蒸
着かもしくは、ロードロック形式で十分に雰囲気が清浄
になされたスパッタ、あるいは、ＳｉＨ₄ ガスにＣＯ₂
レーザ構成を照射する減圧光ＣＶＤで、アモルファスシ
リコン３０１を堆積する（第１６図の工程（ｂ））、Ｃ
ＢｒＦ₃ 、ＣＣｌ₂ Ｆ₂ 、Ｃｌ₂ 等のガスを用いたリア
クティブイオンエッチングによる異方性エッチングによ
り、ＳｉＯ₂ 層側面に堆積している以外のアモルファス
シリコンを除去する（第１６図の工程（ｃ））、前と同
様に、ダメージと汚染層を十分除去した後、シリコン基
板表面を十分清浄に洗浄し、（Ｈ₂ ＋ＳｉＨ₂ ，Ｃｌ₂
＋ＨＣｌ）ガス系によりシリコン層の選択成長を行な
う。数１０Ｔｏｒｒの減圧状態で成長は行ない、基板温
度は９００〜１０００℃、ＨＣｌのモル比をある程度以
上高い値に設定する。ＨＣｌの量が少なすぎると選択成
長は起こらない。シリコン基板上にはシリコン結晶層が
成長するが、ＳｉＯ₂ 層上のシリコンはＨＣｌによって
エッチングされてしまうため、ＳｉＯ₂ 層上にはシリコ
ンは堆積しない（第１６図（ｄ））。ｎ^- 層５の厚さは
例えば３〜５μｍ程度である。

【０１１８】不純物濃度は好ましくは１０¹²〜１０¹⁶ｃ
ｍ^-3程度に設定する。もちろん、この範囲をずれてもよ
いが、ｐｎ^- 接合の拡散電位で完全に空乏化するかもし
くはコレクタに動作電圧を印加した状態では、少なくと
もｎ^- 領域が完全に空乏化するような不純物濃度および
厚さに選ぶのが望ましい。

【０１１９】通常入手できるＨＣｌガスには大量の水分
が含まれているため、シリコン基板表面で常に酸化膜が
形成されるというようなことになって、到底高品質のエ
ピタキシャル成長は望めない。水分の多いＨＣｌは、ボ
ンベに入っている状態でボンベの材料と反応し鉄分を中
心とする重金属を大量に含むことになって、重金属汚染
の多いエピタキシャル層になり易い。光センサセルに使
用するエピタキシャル層は、暗電流成分が少ない程望ま
しいわけであるから、重金属による汚染は極限まで抑え
る必要がある。ＳｉＨ₂ Ｃｌ₂ に超高純度の材料を使用
することはもちろんであるが、ＨＣｌには特に水分の少
ない、望ましくは少なくとも水分含有量が０．５ｐｐｍ
以下のものを使用する。もちろん、水分含有量は少ない
程よい。エピタキシャル成長層をさらに高品質にするに
は、基板をまず１１５０〜１２５０℃程度の高温処理で
表面近傍から酸素を除去して、その後８００℃程度の長
時間熱処理により基板内部にマイクロディフェクトを多
数発生させ、デヌーデットゾーンを有するイントリシッ
クゲッタリングの行える基板にしておくこともきわめて
有効である。分離領域としてのＳｉＯ₂ 層４が存在した
状態でのエピタキシャル成長を行なうわけであるから、
ＳｉＯ₂ からの酸素のとり込みを少なくするため、成長
温度は低いほど望ましい。通常よく使われる高周波加熱
法では、カーボンサセプタからの汚染が多くて、より一
層の低温化は難しい。反応室内にカーボンサセプタなど
持込まないランプ加熱によるウエハ直接加熱法が成長雰
囲気をもっともクリーンにできて、高品質エピタキシャ
ル層を低温で成長させられる。

【０１２０】反応室におけるウエハ支持具は、より蒸気
圧の低い超高純度溶融サファイアが適している。原材料
ガスの予熱が容易に行え、かつ大流量のガスが流れてい
る状態でもウエハ面内温度を均一化し易い、すなわちサ
ーマルストレスがほとんど発生しないランプ加熱による
ウエハ直接加熱法は、高品質エピタキシャル層を得るの
に適している。成長時にウエハ表面への紫外線照射は、
エピタキシャル層の品質をさらに向上させる。

【０１２１】分離領域４となるＳｉＯ₂ 層の側壁にはア
モルファスシリコンが堆積している（第１６図の工程
（ｃ））、アモルファスシリコンは固相成長で単結晶化
し易いため、ＳｉＯ₂ 分離領域４との界面近傍の結晶が
非常に優れたものになる。高抵抗ｎ^- 層５を選択エピタ
キシャル成長により形成した後（第１６図の工程
（ｄ））、表面濃度１〜２０×１０¹⁶ｃｍ^-3程度のＰ領
域６を、ドープトオキサイドからの拡散か、あるいは低
ドーズのイオン注入層をソースとした拡散により所定の
深さまで形成する。ｐ領域６の深さはたとえば０．６〜
１μｍ程度である。

【０１２２】ｐ領域６の厚さと不純物濃度は以下のよう
な考えで決定する。感度を上げようとすれば、ｐ領域６
の不純物濃度を下げてＣｂｅを小さくすることが望まし
い。Ｃｂｅは略々次のように与えられる。 ただし、Ｖｂｉはエミッタ・ベース間拡散電位であり、 で与えられる。ここで、εはシリコン結晶の誘電率、Ｎ
_D はエミッタの不純物濃度、Ｎ_A はベースのエミッタに
隣接する部分の不純物密度、ｎ_i は真性キャリア濃度で
ある。Ｎ_A を小さくするほどＣｂｅは小さくなって、感
度は上昇するが、Ｎ_A をあまり小さくしすぎるとベース
領域が動作状態で完全に空乏化してパンチングスルー状
態になってしまうため、あまり低くは出来ない。ベース
領域が完全に空乏化してパンチングスルー状態にならな
い程度に設定する。

【０１２３】その後、シリコン基板表面に（Ｈ₂ ＋Ｏ
₂ ）ガス系スチーム酸化により数１０Åから数１００Å
程度の厚さの熱酸化膜３を、８００〜９００℃程度の温
度で形成する。その上に、（ＳｉＨ₄ ＋ＮＨ₃ ）系ガス
のＣＶＤで窒化膜（Ｓｉ₃ Ｎ₄）３０２を５００〜１５
００Å程度の厚さで形成する。形成温度は７００〜９０
０℃程度である。ＮＨ₃ ガスも、ＨＣｌガスと並んで通
常入手できる製品は、大量に水分を含んでいる。水分の
多いＮＨ₃ ガスを原材料に使うと、酸素濃度の多い窒化
膜となり、再現性に乏しくなると同時に、その後のＳｉ
Ｏ₂ 膜との選択エッチングで選択比が取れないという結
果を招く。ＮＨ₃ ガスも、少なくとも水分含有量が０．
５ｐｐｍ以下のものにする。水分含有量は少ない程望ま
しいことはいうまでもない。窒化膜３０２の上にさらに
ＰＳＧ膜３００をＣＶＤにより堆積する。ガス系は、た
とえば、（Ｎ₂ ＋ＳｉＨ₄ ＋Ｏ₂ ＋ＰＨ₃ ）を用いて、
３００〜４５０℃程度の温度で２０００〜３０００Å程
度の厚さのＰＳＧ膜をＣＶＤにより堆積する（第１６図
の工程（ｅ））。２度のマスク合わせ工程を含むフォト
リソグラフィ工程により、ｎ⁺ 領域７上と、リフレッシ
ュ及び読出しパルス印加電極上に、Ａｓドープのポリシ
リコン膜３０４を堆積する。この場合ｐドープのポリシ
リコン膜を使ってもよい。たとえば、２回のフォトリソ
グラフィ工程により、エミッタ上は、ＰＳＧ膜、Ｓｉ₃
Ｎ₄ 膜、ＳｉＯ₂ 膜をすべて除去し、リフレッシュおよ
び読出しパルス印加電極を設ける部分には下地のＳｉＯ
₂ 膜を残して、ＰＳＧ膜とＳＩ₃ Ｎ₄ 膜のみエッチング
する。その後、Ａｓドープのポリシリコンを、（Ｎ₂ ＋
ＳｉＨ₄ ＋ＡｓＨ₃ ）もしくは（Ｈ₂ ＋ＳｉＨ₄ ＋Ａｓ
Ｈ₃ ）ガスでＣＶＤ法により堆積する。堆積温度は５５
０℃〜７００℃程度、膜厚は１０００〜２０００Åであ
る。ノンドープのポリシリコンをＣＶＤ法で堆積してお
いて、その後Ａｓ又はＰを拡散してももちろんよい。エ
ミッタとリフレッシュ及び読出しパルス印加電極上を除
いた他の部分のポリシリコン膜をマスク合わせフォトリ
ソグラフィ工程の後エッチングで除去する。さらに、Ｐ
ＳＧ膜をエッチングすると、リフトオフによりＰＳＧ膜
に堆積していたポリシリコンはセルフアライン的に除去
されてしまう（第１６図の工程（ｆ））。ポリシリコン
膜のエッチングはＣ₂ Ｃｌ₂ Ｆ₄ 、（ＣＢｒＦ₃ ＋Ｃｌ
₂ ）等のガス系でエッチングし、Ｓｉ₃ Ｎ₄ 膜はＣＨ₂
Ｆ₂ 等のガスでエッチングする。

【０１２４】次に、ＰＳＧ膜３０５を、すでに述べたよ
うなガス系のＣＶＤ法で堆積した後、マスク合わせ工程
とエッチング工程とにより、リフレッシュパルス及び読
出しパルス電極用ポリシリコン膜上にコンタクトホール
を開ける。こうした状態で、Ａｌ，Ａｌ−Ｓｉ，Ａｌ−
Ｃｕ−Ｓｉ等の金属を真空蒸着もしくはスパッタによっ
て堆積するか、あるいは（ＣＨ₃ ）₃ ＡｌやＡｌＣｌ₃
を原材料ガスとするプラズマＣＶＤ法、あるいはまた上
記原材料ガスのＡｌ−ＣボンドやＡｌ−Ｃｌボンドを直
接光照射により切断する光照射ＣＶＤ法によりＡｌを堆
積する。（ＣＨ₃ ）₃ ＡｌやＡｌＣｌ₃ を原材料ガスと
して上記のようなＣＶＤ法を行なう場合には、大過剰に
水素を流しておく。細くてかつ急峻なコンタクトホール
にＡｌを堆積するには、水分や酸素混入のまったくない
クリーン雰囲気の中で３００〜４００℃膜厚に基板温度
を上げたＣＶＤ法が優れている。第１図に示された金属
配線１０のパターニングを終えた後、層間絶縁膜３０６
をＣＶＤ法で堆積する。３０６は、前述したＰＳＧ膜、
あるいはＣＶＤ法ＳｉＯ₂ 膜、あるいは耐水性等を考慮
する必要がある場合には、（ＳｉＨ₄ ＋ＮＨ₃ ）ガス系
のプラズマＣＶＤ法によって形成したＳｉ₃ Ｎ₄ 膜であ
る。Ｓｉ₃ Ｎ₄ 膜中の水素の含有量を低く抑えるために
は、（ＳｉＨ₄ ＋Ｎ₂ ）ガス系でのプラズマＣＶＤ法を
使用する。

【０１２５】プラズマＣＶＤ法によるダメージを現象さ
せ形成されたＳｉ₃ Ｎ₄ 膜の電気的耐圧を大きくし、か
つリーク電流を小さくするには光ＣＶＤ法によるＳｉ₃
Ｎ₄膜がすぐれている。光ＣＶＤ法には２通りの方法が
ある。（ＳｉＨ₄ ＋ＮＨ₃ ＋Ｈｇ）ガス系で外部から水
銀ランプの２５３７Åの紫外線を照射する方法と、（Ｓ
ｉＨ₄ ＋ＮＨ)₃ガス系に水銀ランプの１８４９Åの紫外
線を照射する方法である。いずれも基板温度は１５０〜
３５０℃程度である。

【０１２６】マスク合わせ工程及びエッチング工程によ
り、エミッタ７上のポリシリコンに、絶縁膜３０５，３
０６を貫通したコンタクトホールをリアクティブイオン
エッチングで開けた後、前述した方法でＡｌ，Ａｌ−Ｓ
ｉ，Ａｌ−Ｃｕ−Ｓｉ等の金属を堆積する。この場合に
は、コンタクトホールのアスペクト比が大きいので、Ｃ
ＶＤ法による堆積の方がすぐれている。第１図における
金属配線８のパターニングを終えた後、最終パッシベー
ション膜としてのＳｉ₃ Ｎ₄ 膜あるいはＰＳＧ膜２をＣ
ＶＤ法により堆積する（第１６図（ｇ））。

【０１２７】この場合も、光ＣＶＤ法による膜がすぐれ
ている。１２は裏面のＡｌ，Ａｌ−Ｓｉ等による金属電
極である。

【０１２８】本発明の光電変換装置の製法には、実に多
彩な工程があり、第１６図はほんの一例を述べたに過ぎ
ない。

【０１２９】本発明の光電変換装置の重要な点は、ｐ領
域６とｎ^- 領域５の間及びｐ領域６とｎ⁺ 領域７の間の
リーク電流を如何に小さく抑えるかにある。ｎ^- 領域５
の品質を良好にして暗電流を少なくすることはもちろん
であるが、酸化膜などよりなる分離領域４とｎ^- 領域５
の界面こそが問題である。第１６図では、そのために、
あらかじめ分離領域４の側壁にアモルファスＳｉを堆積
しておいてエピタキシャル成長を行なう方法を説明し
た。この場合には、エピタキシャル成長中に基板Ｓｉか
らの固相成長でアモルファスＳｉは単結晶化されるわけ
である。エピタキシャル成長は、８５０℃〜１０００℃
程度と比較的高い温度で行なわれる。そのため、基板Ｓ
ｉからの固相成長によりアモルファスＳｉが単結晶化さ
れる前に、アモルファスＳｉ中に微結晶が成長し始めて
しまうことが多く、結晶性を悪くする原因になる。温度
が低い方が、固相成長する速度がアモルファスＳｉ中に
微結晶が成長し始める速度より相対的にずっと大きくな
るから、選択エピタキシャル成長を行なう前に、５５０
℃〜７００℃程度の低温処理で、アモルファスＳｉを単
結晶しておくと、界面の特性は改善される。この時、基
板ＳｉとアモルファスＳｉの間に酸化膜等の層があると
固相成長の開始が遅れるため、両者の境界にはそうした
層が含まれないような超高清浄プロセスが必要である。

【０１３０】アモルファスＳｉの固相成長には上述した
ファーナス成長の他に、基板をある程度の温度に保って
おいて、フッシュランプ加熱あるいは赤外線ランプによ
る、たとえば数秒から数１０秒程度のラピッドアニール
技術も有効である。こうした技術を使うときには、Ｓｉ
Ｏ₂ 層側壁に堆積するＳｉは、多結晶でもよい。ただ
し、非常にクリーンなプロセスで堆積し、多結晶体の結
晶粒界に酸素、炭素等の含まれない多結晶Ｓｉにしてお
く必要がある。

【０１３１】こうしたＳｉＯ₂ 側面のＳｉが単結晶化さ
れた後、Ｓｉの選択成長を行うことになる。

【０１３２】ＳｉＯ₂ 分離領域４と高抵抗ｎ^- 領域５界
面のリーク電流がどうしても問題になる時は、高抵抗ｎ
^- 領域５のＳｉＯ₂ 分離領域４に隣接する部分だけ、ｎ
形の不純物濃度を高くしておくとこのリーク電流の問題
はさけられる。たとえば、分離ＳｉＯ₂ 領域４に接触す
るｎ^- 領域５の０．３〜１μｍ程度の厚さの領域だけ、
たとえば１〜１０×１０¹⁶ｃｍ^-3程度にｎ形の不純物濃
度を高くするのである。この構成は比較的容易に形成で
きる。基板１上に略々１μｍ程度熱酸化膜を形成した
後、その上にＣＶＤ法で堆積する。ＳｉＯ₂ 膜をまず所
要の厚さだけ、所定の量のＰを含んだＳｉＯ₂ 膜にして
おく。さらにその上にＳｉＯ₂ をＣＶＤ法で堆積すると
いうことで分離領域４を作っておく。その後の高温プロ
セスで分離領域４中にサンドイッチ状に存在する燐を含
んだＳｉＯ₂ 膜から、燐が高抵抗ｎ^- 領域５中に拡散し
て、界面がもっとも不純物濃度が高いという良好な不純
物分布を作る。

【０１３３】すなわち、第１７図のような構造に構成す
るわけである。分離領域４が、３層構造に構成されてい
て、３０８は熱酸化膜ＳｉＯ₂ 、３０９は燐を含んだＣ
ＶＤ法ＳｉＯ₂ 膜、３０１はＣＶＤ法ＳｉＯ₂ 膜であ
る。分離領域４に隣接して、ｎ^- 領域５中との間に、ｎ
領域３０７が、燐を含んだＳｉＯ₂ 膜３０９からの拡散
で形成される。３０７はセル周辺全部に形成されてい
る。この構造にすると、ベース・コレクタ間容量Ｃｂｃ
は大きくなるが、ベース・コレクタ間リーク電流は激減
する。

【０１３４】第１６図では、あらかじめ分離用絶縁領域
４を作っておいて、選択エピタキシャル成長を行なう例
について説明したが、基板上に必要な高抵抗ｎ^- 層のエ
ピキタシャル成長をしておいてから、分離領域となるべ
き部分をリアクティブイオンエッチングによりメッシュ
状に切り込んで分離領域を形成する、Ｕグループ分離技
術（Ａ．Ｈａｙａｓａｋａ ｅｔ ａｌ，“Ｕ−ｇｒｏ
ｏｖｅ ｉｓｏｌａｔｉｏｎ ｔｅｃｈｎｉｑｕｅ ｆ
ｏｒ ｈｉｇｈ ｓｐｅｅｄ ｂｉｐｏｌａｒＶＬＳ
Ｉ′Ｓ″，Ｔｅｃｈ．Ｄｉｇ．ｏｆ ＩＥＤＭ．Ｐ．６
２，１９８２，参照）を使って行なうことも出来る。

【０１３５】本発明に係る光電変換装置は、絶縁物より
構成される分離領域に取り囲まれた領域に、その大部分
の領域が半導体ウエハ表面に隣接するベース領域が浮遊
状態になされたバイポーラトランジスタを形成し、浮遊
状態になされたベース領域の電位を薄い絶縁層を介して
前記ベース領域の一部に設けた電極により制御すること
によって、光情報を光電変換する装置である。高不純物
濃度領域よりなるエミッタ領域が、ベース領域の一部に
設けられており、このエミッタは水平スキャンパルスに
より動作するＭＯＳトランジスタに接続されている。前
述した、浮遊ベース領域の一部に薄い絶縁層を介して設
けられた電極は、水平ラインに接続されている。ウエハ
内部に、設けられるコレクタは、基板で構成されること
もあるし、目的によっては反対導電型高抵抗基板に、各
水平ラインごとに分離された高濃度不純物埋込み領域で
構成される場合もある。絶縁層を介して設けられた電極
で、浮遊ベース領域のリフレッシュを行なう時のパルス
電圧に対して、信号を読出す時の印加パルス電圧は実質
的に大きい。実際に、２種類の電圧を待つパルス列を用
いてもよいし、ダブルキャパシタ構造で説明したよう
に、リフレッシュ用ＭＯＳキャパシタ電極の容量Ｃ_oxに
くらべて読出し用ＭＯＳキャパシタ電極の容量Ｃ_oxを大
きくしておいてもよい。リフレッシュパルス印加によ
り、逆バイアス状態になされた浮遊ベース領域に光励起
されたキヤリアを蓄積して光信号に基づいた信号を記憶
させ、該信号読出し時には、ベース・エミッタ間が順方
向に深くバイアスされるように読出し用パルス電圧を印
加して、高速度で信号を読出せるようにしたことが特徴
である。こうした特徴を備えていれば、本発明の光電変
換装置はいかなる構造で実現してもよく、前記の実施例
に述べられた構造に限定されないことはもちろんであ
る。

【０１３６】たとえば、前記の実施例で説明した構造と
導電型がまったく反転した構造でも、もちろん同様であ
る。ただし、この時には印加電圧の極性を完全に反転す
る必要がある。導電型がまったく反転した構造では、領
域はｎ型になる。すなわち、ベースを構成する不純物は
ＡｓやＰになる。ＡｓやＰを含む領域の表面を酸化する
と、ＡｓやＰはＳｉ／ＳｉＯ₂ 界面のＳｉ側にパイルア
ップする。すなわち、ベース内部に表面から内部に向う
強いドリフト電界が生じて、光励起されたホールはただ
ちにベースからコレクタ側に抜け、ベースにはエレクト
ロンが効率よく蓄積される。

【０１３７】ベースがｐ型の場合には、通常使われる不
純物はボロンである。ボロンを含むｐ領域表面を熱酸化
すると、ボロンは酸化膜中に取り込まれるため、Ｓｉ／
ＳｉＯ₂ 界面近傍のＳｉ中におけるボロン濃度はやや内
部のボロン濃度より低くなる。この深さは、酸化膜厚に
もよるが、通常数１００Åである。この界面近傍には、
エレクトロンに対する逆ドリフト電界が生じ、この領域
に光励起されたエレクトロンは、表面に集められる傾向
にある。このままだと、この逆ドリフト電界を生じてい
る領域は不感領域になるが、表面に沿った一部にｎ⁺ 領
域が、本発明の光電変換装置では存在しているため、ｐ
領域のＳｉ／ＳｉＯ₂ 界面に集まったエレクトロンは、
このｎ⁺ 領域に再結合される前に流れ込む。そのため
に、たとえばボロンがＳｉ／ＳｉＯ₂ 界面近傍で減少し
ていて、逆ドリフト電界が生じるような領域が存在して
も、ほとんど不感領域にはならない。むしろ、こうした
領域がＳｉ／ＳｉＯ₂ 界面に存在すると、蓄積されたホ
ールをＳｉ／ＳｉＯ₂ 界面から引き離して内部に存在さ
せるようにするために、ホールが界面で消滅する効果が
無くなり、ｐ層のベースにおけるホール蓄積効果が良好
となり、きわめて望ましい。

【０１３８】以上説明してきたように、本発明の光電変
換装置は、浮遊状態になされた制御電極領域であるベー
ス領域に光により励起されたキャリアを蓄積するもので
ある。すなわち、Ｂａｓｅ Ｓｔｏｒｅ Ｉｍａｇｅ
Ｓｅｎｓｏｒと呼ばれるべき装置であり、ＢＡＳＩＳと
略称する。

【０１３９】本発明の光電変換装置は、１個のトランジ
スタで１画素を構成できるため高密度化がきわめて容易
であり、同時にその構造からブルーミング、スミアが少
なく、かつ高感度である、そのダイナミックレンジは広
く取れ、内部増幅機能を有するため配線容量によらず大
きな信号電圧を発生するため低録音でかつ周辺回路が容
易になるという特徴を有している。例えば将来の高品質
固体撮像装置として、その工業的価値はきわめて高い。

【０１４０】なお、本発明に係る光電変換装置は以上述
べた固体撮像装置の外に、たとえば、画像入力装置、フ
ァクシミリ、ワークステイション、デジタル複写機、ワ
ープロ等の画像入力装置、ＯＣＲ、バーコード読取り装
置、カメラ、ビデオカメラ、８ミリカメラ等のオートフ
ォーカス用の光電変換被写体検出装置等にも応用でき
る。

【０１４１】第８図（ｂ）に、過渡的リフレッシュ動
作、蓄積動作、読出し動作、そして過渡的リフレッシュ
動作と巡回するときの、エミッタ、ベース、コレクタ各
部における電位レベルを表したものを示す。各部位の電
圧レベルは外部的に見た電位であり、内部のポテンシャ
ルレベルとは一部一致していない所もある。

【０１４２】説明を簡単にするためにエミッタ・ベース
間の拡散電位は除いてある。したがって、第８図（ｂ）
でエミッタとベースが同一レベルで表される時には、実
際にはエミッタ・ベース間に で与えられる拡散電位が存在するわけである。

【０１４３】第８図（ｂ）において、状態、はリフ
レッシュ動作を、状態は蓄積動作を、状態、は読
出し動作を、状態はエミッタを接地したときの動作状
態をそれぞれ示す。また電位レベルは０ボルトを境にし
て上側が負、下側が正電位をそれぞれ示す。状態にな
る前のベース電位はゼロボルトであったとし、またコレ
クタ電位は状態からまで全て正電位にバイアスされ
ているものとする。

【０１４４】上記の一連の動作を第８図（ａ）のタイミ
ング図と共に説明する。

【０１４５】第８図（ａ）の波形６７のごとく、時刻ｔ
₁ において、端子３７に正電圧すなわちリフレッシュ電
圧Ｖ_RHが印加されると、第８図（ｂ）の状態に電位２
００のごとくベースには、すでに説明した様に なる分圧がかかる。この電位は時刻ｔ₁ からｔ₂ の間に
次第にゼロ電位に向かって減少していき、時刻ｔ₂ で
は、第８図（ｂ）の点線で示した電位２０１となる。こ
の電位は前に説明した様に、過渡的なリフレッシュモー
ドにおいて、ベースに残る電位Ｖ_K である。時刻ｔ₂ に
おいて、波形６７のごとく、リフレッシュ電圧Ｖ_RHがゼ
ロ電圧にもどる瞬間にベースに、ベースには なる電圧が前と同様、容量分割により発生するので、ベ
ースは残っていた電圧Ｖ_K と新しく発生した電圧との加
算された電位となる。すなわち、状態において示され
るベース電位２０２であり、これは、 で与えられる。

【０１４６】この様なエミッタに対して逆バイアス状態
において光が入射してくると、この光により発生したホ
ールがベース領域に蓄積されるので、状態のごとく、
入射してくる光の強さに応じてベース電位２０２はベー
ス電位２０３、２０３′、２０３″のごとく次第に正電
位に向って変化する。この光により発生する電圧をＶ_P
とする。

【０１４７】次いで波形６９のごとく、水平ラインに垂
直シフトレジスタより電圧、すなわち、読出し電圧Ｖ_R
が印加されると、ベースには なる電圧が加算されるので、光がまったく照射されない
ときのベース電位２０４は となる。このときの電位２０４は前に説明したごとく、
エミッタに対して０．５〜０．６Ｖ程度順方向にバイア
ス状態になる様に、設定される。また、ベース電位２０
５、２０５′、２０５″はそれぞれ で与えられる。

【０１４８】ベース電位がこの様にエミッタに対して、
順方向バイアスされると、エミッタ側からエレクロンの
注入がおこり、エミッタ電位は次第に正電位方向に動い
ていくことになる。光が照射されなかったときのベース
電位２０４に対するエミッタ電位２０６は、順方向バイ
アスを０．５〜０．６Ｖに設定した時読出しパルス幅が
１〜２μｓ位のとき、約５０〜１００ｍＶ程度であり、
この電圧をＶ_B とすると、エミッタ電位２０７、２０
７′、２０７″は前の例の様に０．１μｓ以上のパルス
幅であれば直線性は十分確保されるので、それぞれＶ_P
＋Ｖ_B 、Ｖ_P ′＋Ｖ_B 、Ｖ_P ″＋Ｖ_B となる。

【０１４９】ある一定の読出し時間の後、波形６９のご
とく読出し電圧Ｖ_R がゼロ電位になった時点で、ベース
には なる電圧が加算されるので、状態のごとくベース電位
は、読出しパルスが印加される前の状態、すなわち逆バ
イアス状態になり、エミッタの電位変化は停止する。す
なわち、このときのベース電位２０８は ベース電位２０９、２０９′、２０９″はそれぞれ、 で与えられる。これは読出しが始まる前の状態とまっ
たく同じである。

【０１５０】この状態において、エミッタ側の光情報
信号が外部へ読出されるわけである。この読出しが終っ
た後、各スイッチングＭＯＳトランジスタ４８、４
８′、４８″が導通状態となり、エミッタが接地されて
状態のごとく、エミッタはゼロ電位となる。これで、
リフレッシュ動作、蓄積動作、読出し動作と一巡し、次
に状態にもどるわけであるが、この時、最初にリフレ
ッシュ動作に入る前は、ベース電位がゼロ電位からスタ
ートしたのに対して、一巡してきた後はベース電位が およびそれに、それぞれＶ_P 、Ｖ_P ′、Ｖ_P ″が加算さ
れた電位に変化していることになる。したがって、この
状態で、リフレッシュ電圧Ｖ_RHが印加されたとしてもベ
ース電位はそれぞれＶ_K 、Ｖ_K ＋Ｖ_P 、Ｖ_K ＋Ｖ_P ′、
Ｖ_K ＋Ｖ_P ″になるだけであり、これでは、ベースに十
分な順方向バイアスがかからず、光の強くあたった所は
順方向バイアス量が大きいので光情報は消えるものの、
光の弱い部分の情報は消えずに残るということが生ずる
ことは第６図に示したリフレッシュ動作の計算例から見
てもあきらかである。

【０１５１】この様な現象は過渡的リフレッシュモード
独特のものであり、完全リフレッシュモードでは、ベー
ス電位が必ずゼロ電位になるまで長いリフレッシュ時間
をとるために、この様な問題は生じない。

【０１５２】以上述べたような不具合が生ぜず、かつ高
速リフレッシュが可能な他の実施例について以下に説明
する。今まで述べてきたリフレッシュの方法は、ベース
にＭＯＳキャパシタを通してパルスを印加し、ベース電
位を正電位とすることにより行なっていた。すなわち、
ベースが正電位のとき、ベース・コレクタ間接合ダイオ
ードＤｂｃが、導通状態になり、ホールがベースより流
れだすことにより、ベース電位が接地電位に向かって、
減少していくときの過渡的状態、すなわち過渡的リフレ
ッシュあるいは、ベース電位が完全に接地電位になる完
全リフレッシュを用いていたわけである。ｐベースの場
合には、所定の量のホールがベースから無くなっている
ので、リフレッシュパルスを除去した状態では、ｐベー
スは負に停電し、所定の負電圧になる。

【０１５３】これに対して以下に述べる実施例は、各光
センサセルにＭＯＳトランジスタを負荷して、ベースか
ら光励起によって蓄積されたホールを取りのぞき所定の
負電圧にするという考え方によりリフレッシュを行なう
ことを可能にした光電変換装置に関するものである。

【０１５４】以下第１８図（ａ），（ｂ），（ｃ）を用
いて、くわしく説明する。第１８図（ａ）は基本光セン
サセルを二次元的にいくつか配列したときの一部を示す
平面図であり、第１８図（ｂ）は（ａ）図のＡＡ´断面
図、第１８図（ｃ）は、二次元的にいくつかの基本光セ
ンサセルを配置したときの回路構成をそれぞれ示す図で
ある。

【０１５５】第１８図（ａ）においてエミッタ領域７、
読出し用の垂直ライン８およびこの配線とエミッタ領域
７とのコンタクト１９、ｐ領域６、およびＭＯＳキャパ
シタ９で構成されている所は第１図に示したものとまっ
たく同じである。ただし、ＭＯＳキャパシタ９は、第１
図に示した実施例では読出しおよびリフレッシュの各動
作において共通に使用されているが本実施例では後で述
べるように読出し動作として使用される。

【０１５６】第１図に示した実施例と異なるのは、各光
センサセルにリフレッシュ用のｐチャンネルＭＯＳトラ
ンジスタが付加されている点である。すなわち第１８図
（ｂ）の断面図を見ると明らかな様に光センサセルのｐ
領域６とこのｐ領域６と切り離された所に、拡散、イオ
ン注入等で形成されたｐ領域２２０、両者の間のｎ型チ
ャンネルドープ領域、酸化膜領域３、およびゲート電極
２２１より構成されるｐチャンネルＭＯＳトランジスタ
が付加されている。この新しく形成されるｐ領域２２０
は、光センサセルのｐ領域６を形成するとき同時に作ら
れ、また、各領域間のチャンネルになるｎ型領域は、イ
オン注入技術等を用いてソース・ドレイン間がパンチス
ルーしない様に、ｎ型の不純物濃度を増加させるチャン
ネルドープがなされる。少々プロセス数は増すが、ｐＭ
ＯＳのソース・ドレイン間のパンチスルーを押えるため
にはｐ領域２２０を表面近傍にごく薄く作ることも有効
である。

【０１５７】このｐチャンネルＭＯＳトランジスタのゲ
ート２２１は第１８図（ａ）の平面図のごとく、ＭＯＳ
キャパシタ電極９と共通接続され、水平ライン１０を通
してパルスが印加される様構成されている。またｐチャ
ンネルＭＯＳトランジスタのｐ領域すなわちドレイン領
域２２０は水平ライン２２３とコンタクト２２２を介し
て接続されている。

【０１５８】従って、水平ライン１０と水平ライン２２
３および垂直ライン８は多層配線技術によって形成さ
れ、それぞれの間は、絶縁膜により絶縁されているわけ
である。

【０１５９】第１８図（ｃ）は以上で説明した構造をも
つ光センサセルのベース領域と共通なソース領域、配線
１０と共通接続されたゲート領域をもつｐチャンネルＭ
ＯＳトランジスタが各光センサセルに付加されているこ
とである。

【０１６０】以下に本実施例の動作について説明する。
光励起によるホールのベースの蓄積動作の前は、第８図
（ｂ）の状態の様にベース領域は負電圧にバイアスさ
れている。また電荷蓄積動作では状態の様に光によっ
て発生したホールがベース領域に蓄積され、光の強さに
応じてベースの電位は正の方向に向かって変化してい
く。この状態において配線１０を介して、読出しパルス
電圧Ｖ_R が印加されると状態のごとく、ベース電位が
正電位になされ、ベースに蓄積された情報がエミッタ側
に読出されることになる。また読出しパルス電圧Ｖ_R が
接地電位になされた時に状態となり、またエミッタ側
から垂直ラインを通して情報が外部へ出力された後、垂
直ラインの配線８を通してエミッタが接地され状態と
なるのは、すでに前に説明した実施例と同じ動作をする
わけである。

【０１６１】読出しパルスが配線１０に印加された時、
第１８図（ａ）に示す様に、光センサセル２２４から読
出しが行なわれるが、この時、同時に光センサセル２２
４′に接続されたｐチャンネルＭＯＳトランジスタのゲ
ートにも同一の読出しパルスが印加される。しかし、こ
の読出しパルスは正のパルスであり、これによりｐチャ
ンネルＭＯＳトランジスタが導通状態になることはな
く、何ら光センサセル２２４′には影響をおよぼさな
い。

【０１６２】第８図（ｂ）の状態のごとく、各光セン
サセルのベース電位が光の強度に応じて変化している状
態において、配線１０に負のパルスに印加する。この負
のパルスによりｐチャンネルＭＯＳトランジスタは導通
状態になされ、光センサセル２２４′のベース電位は、
配線２２３に供給されている負の電源電圧を−Ｖ_SRとす
ると、−（Ｖ_SR−Ｖ_TH）になる。ただし、−Ｖ_THはｐＭ
ＯＳのしきい値電圧である。

【図面の簡単な説明】

【図１】本発明の一実施例に係る光センサセルの主要構
造を説明するための平面図である。

【図２】図１の光センサセルのＡＡ′断面図である。

【図３】図１の光センサセルの等価回路図である。

【図４】図１〜図３の光センサセルの読出し動作時の等
価回路図である。

【図５】図１〜図３の光センサセルの読出し時間と読出
し電圧との関係を示すグラフである。

【図６】図１〜図３の光センサセルの蓄積電圧と読出し
時間との関係を示すグラフである。

【図７】図１〜図３の光センサセルのバイアス電圧と読
出し時間との関係を示すグラフである。

【図８】図１〜図３の光センサセルのリフレッシュ動作
時の等価回路図である。

【図９】図１〜図３の光センサセルのリフレッシュ時間
とベース電位との関係を示すグラフである。

【図１０】図１〜図３の光センサセルのリフレッシュ時
間とベース電位との関係を示すグラフである。

【図１１】図１〜図３の光センサセルのリフレッシュ時
間とベース電位との関係を示すグラフである。

【図１２】図１〜図３に示す光センサセルを用いた光電
変換装置の回路図である。

【図１３】図１２の光電変換装置のパルスタイミング図
である。

【図１４】図１２の光電変換装置の各動作時の電位分布
を示すグラフである。

【図１５】図１２の光電変換装置の出力信号に関係する
等価回路図である。

【図１６】図１２の光電変換装置の導通した瞬間からの
出力電圧を時間との関係で示すグラフである。

【図１７】他の光電変換装置を示す回路図である。

【図１８】他の光電変換装置を示す回路図である。

【図１９】他の光電変換装置を示す回路図である。

【図２０】本発明の実施例に係る他の光センサセルの主
要構造を説明するための平面図である。

【図２１】図２０に示す光センサセルを用いた光電変換
装置の回路図である。

【図２２】図２０に示す光センサセルを用いた光電変換
装置の回路図である。

【図２３】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２４】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２５】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２６】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２７】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２８】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２９】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図３０】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図３１】本発明の実施例に係る光センサセル断面図で
ある。

【図３２】図３１の光センサセルのＡＡ′断面図であ
る。

【図３３】図３１の光センサセルの回路構成図である。

【符号の説明】

１ シリコン基板、 ２ ＰＳＧ膜、 ３ 絶縁酸化
膜、 ４ 素子分離領域、 ５ ｎ^- 領域（コレクタ領
域）、 ６ ｐ領域（ベース領域）、 ７，７′ｎ⁺ 領
域（エミッタ領域）、 ８ 配線、 ９ 電極、 １０
配線、 １１ｎ⁺ 領域、 １２ 電極、 １３ コン
デンサ、 １４ バイポーラトランジスタ、 １５，１
７ 接合容量、 １６，１８ ダイオード、 １９，１
９′コンタクト部、 ２０ 光、 ２８ 垂直ライン、
３０ 光センサセル、 ３１ 水平ライン、 ３２
垂直シフトレジスタ、 ３３，３５ ＭＯＳトランジス
タ、 ３６，３７ 端子、 ３８ 垂直ライン、 ３９
水平シフトレジスタ、 ４０ ＭＯＳトランジスタ、
４１ 出力ライン、 ４２ ＭＯＳトランジスタ、
４３ 端子、 ４４ トランジスタ、 ４４，４５ 負
荷抵抗、 ４６端子、 ４７ 端子、 ４８ ＭＯＳト
ランジスタ、 ４９ 端子、 ６１，６２，６３ 区
間、 ６４ コレクタ電位、 ６７ 波形、 ８０，８
１ 容量、８２，８３ 抵抗、 ８４ 電流源、 １０
０，１０１，１０２ 水平シフトレジスタ、 １１１，
１１２ 出力ライン、 １３８ 垂直ライン、 １４０
ＭＯＳトランジスタ、 １４８ ＭＯＳトランジスタ、
１５０，１５０′ＭＯＳコンデンサ、 １５２，１５
２′ 光センサセル、 ２０２，２０３，２０５ ベー
ス電位、 ２２０ ｐ⁺ 領域、 ２２２，２２５ 配
線、 ２５１ｐ⁺ 領域、 ２５２ ｎ⁺ 領域、 ２５３
配線、 ３００ アモルファスシリコン、 ３０２
窒化膜、 ３０３ ＰＳＧ膜、 ３０４ ポリシリコ
ン、 ３０５ ＰＳＧ膜、 ３０６ 層間絶縁膜。

【手続補正書】

【提出日】平成５年９月２９日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【発明の名称】 光電変換装置の製造方法及び光電変換
装置

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光電変換装置の製造方法
及び光電変換装置に係り、特に光入射により発生したキ
ャリアを蓄積し、蓄積されたキャリアに基づいて信号を
読み出す光電変換装置の製造方法及び光電変換装置に関
する。

【０００２】

【従来の技術】近年光電変換装置殊に、固体撮像装置に
関する研究が、半導体技術の進展と共に積極的に行わ
れ、一部では実用化され始めている。

【０００３】これらの固体撮像装置は、大きく分けると
ＣＣＤ型とＭＯＳ型の２つに分類される。ＣＣＤ型撮像
装置は、ＭＯＳキャパシタ電極下にポテンシャルの井戸
を形成し、光の入射により発生した電荷をこの井戸に蓄
積し、読出し時には、これらのポテンシャルの井戸を、
電極にかけるパルスにより順次動かして、蓄積された電
荷を出力アンプ部まで転送して読出すという原理を用い
ている。またＣＣＤ型撮像装置の中には、受光部はｐｎ
接合ダイオード構造を使い、転送部はＣＣＤ構造で行な
うというタイプのものもある。また一方、ＭＯＳ型撮像
装置は、受光部を構成するｐｎ接合よりなるフォトダイ
オードの夫々に光の入射により発生した電荷を蓄積し、
読出し時には、それぞれのフォトダイオードに接続され
たＭＯＳスイッチングトランジスタを順次オンすること
により蓄積された電荷を出力アンプ部に読出すという原
理を用いている。

【０００４】ＣＣＤ型撮像装置は、比較的簡単な構造を
もち、また、発生し得る雑音からみても、最終段におけ
るフローティング・ディフュージョンよりなる電荷検出
器の容量値だけがランダム雑音に寄与するので、比較的
低雑音の撮像装置であり、低照度撮影が可能である。た
だし、ＣＣＤ型撮像装置を作るプロセス的制約から、出
力アンプとしてＭＯＳ型アンプがオンチップ化されるた
め、シリコンと、ＳｉＯ₂ 膜との界面から画像上、目に
つきやすい、１／ｆ雑音が発生する。従って、低雑音と
はいいながら、その性能に限界が存在している。また、
高解像度化を図るためにセル数を増加させて高密度化す
ると、一つのポテンシャル井戸に蓄積できる最大の電荷
量が減少し、ダイナミックレンジがとれなくなるので、
今後、固体撮像装置が高解像度化されていく上で大きな
問題となる。また、ＣＣＤ型の撮像装置は、ポテンシャ
ルの井戸を順次動かしながら蓄積電荷を転送していくわ
けであるから、セルの一つに欠陥が存在してもそこで電
荷転送がストップしたり、あるいは、極端に悪くなって
しまい、製造歩留りが上がらないという欠点も有してい
る。

【０００５】これに対してＭＯＳ型撮像装置は、構造的
にはＣＣＤ型撮像装置、特にフレーム転送型の装置に比
較して少し複雑ではあるが、蓄積容量を大きくし得る様
に構成でき、ダイナミックレンジを広くとれるという優
位性をもつ。また、たとえセルの１つに欠陥が存在して
も、Ｘ−Ｙアドレス方式のためその欠陥による他のセル
への影響がなく、製造歩留り的には有利である。しかし
ながら、このＭＯＳ型撮像装置では、信号読出し時に各
フォトダイオードに配線容量が接続されるため、きわめ
て大きな信号電圧ドロップが発生し、出力電圧が下がっ
てしまうこと、配線容量が大きく、これによるランダム
雑音の発生が大きいこと、また各フォトダイオードおよ
び水平スキャン用のＭＯＳスイッチングトランジスタの
寄生容量のばらつきによる固定パターン雑音の混入等が
あり、ＣＣＤ型撮像装置に比較して低照度撮影はむずか
しいこと等の欠点を有している。

【０００６】また、将来の撮像装置の高解像度化におい
ては各セルのサイズが縮小され、蓄積電荷が減少してい
く。これに対しチップサイズから決まってくる配線容量
は、たとえ線幅を細くしてもあまり下がらない。このた
め、ＭＯＳ型撮像装置は、ますますＳ／Ｎ的に不利にな
る。

【０００７】ＣＣＤ型およびＭＯＳ型撮像装置は、以上
の様な一長一短を有しながらも次第に実用化レベルに近
ずいてきてはいる。しかし、さらに将来必要とされる高
解像度化を進めていくうえで本質的に大きな問題を有し
ているといえる。

【０００８】これに対して、固体撮像装置に関し、特開
昭５６−１５０８７８号公報“半導体撮像装置”、特開
昭５６−１５７０７３号公報“半導体撮像装置”、特開
昭５６−１６５４７３号公報“半導体撮像装置”に新し
い方式が提案されている。ＣＣＤ型、ＭＯＳ型の撮像装
置が、光入射により発生した電荷を主電極（例えばＭＯ
Ｓトランジスタのソース）に蓄積するのに対して、ここ
で提案されている方式は、光入射により発生した電荷
を、制御電極（例えばバイポーラ・トランジスタのベー
ス、ＳＩＴ（静電誘導トランジスタ）あるいはＭＯＳト
ランジスタのゲート）に蓄積し、光により発生した電荷
により、流れる電流をコントロールするという新しい考
え方にもとずくものである。すなわち、ＣＣＤ型、ＭＯ
Ｓ型が、蓄積された電荷そのものを外部へ読出してくる
のに対して、ここで提案されている方式は、各セルの増
幅機能により電荷増幅してから蓄積された電荷を読出す
わけであり、また見方を変えるとインピーダンス変換に
より低インピーダンス出力として読出すわけである。従
って、ここで提案されている方式は、高出力、広ダイナ
ミックレンジ、低雑音であり、かつ、光信号により励起
されたキャリア（電荷）は制御電極に蓄積することか
ら、非破壊読出しができる等のいくつかのメリットを有
している。さらに将来の高解像度化に対しても可能性を
有する方式であるといえる。

【０００９】

【発明が解決しようとする課題】しかしながら、この方
式は、基本的にＸ−Ｙアドレス方式であり、上記公報に
記載されている素子構造は、従来のＭＯＳ型撮像装置の
各セルにバイポーラトランジスタ、ＳＩＴトランジスタ
等の増幅素子を複合化したものを基本構成としている。
そのため、比較的複雑な構造をしており、高解像化の可
能性を有しながらも、そのままでは高解像化には限界が
存在する。

【００１０】本発明の目的は、各セルに増幅機能を有す
るもきわめて簡単な構造であり、将来の高解像度化にも
十分対処しうる新しい光電変換装置の製造方法及び光電
変換装置を提供することにある。

【００１１】

【課題を解決するための手段】かかる目的は、第一導電
型の半導体からなる制御電極領域と、前記第一導電型と
は異なる第二導電型の半導体からなる第一及び第二の主
電極領域と、を有し、光エネルギーを受けることにより
生成されるキャリアを前記制御電極領域に蓄積可能なト
ランジスタを具備し、蓄積動作、読み出し動作及びリフ
レッシュ動作を行う光電変換装置の製造方法において、
基板を熱処理により、デヌーデットゾーンを有する基板
として、エピタキシャル成長させた後、前記制御電極領
域を形成することを特徴とする光電変換装置の製造方法
により達成される。

【００１２】また、第一導電型の半導体からなる制御電
極領域と、前記第一導電型とは異なる第二導電型の半導
体からなる第一及び第二の主電極領域と、を有し、光エ
ネルギーを受けることにより生成されるキャリアを前記
制御電極領域に蓄積可能なトランジスタを具備し、蓄積
動作、読み出し動作及びリフレッシュ動作を行う光電変
換装置において、前記制御電極領域の不純物濃度が光入
射面から内部に向かう方向に減少していることを特徴と
する光電変換装置により達成される。

【００１３】

【実施例】以下に本発明の実施例を図面を用いて詳細に
説明する。

【００１４】図１〜図３は、本発明の一実施例に係る光
電変換装置を構成する光センサセルの基本構造および動
作を説明する図である。図１は、光センサセルの平面図
を、図２は、図１の平面図のＡＡ′部分の断面図を、図
３は、それの等価回路をそれぞれ示す。なお、各部位に
おいて図１〜図３に共通するものについては同一の番号
をつけている。

【００１５】図１では、整列配置方式の平面図を示した
が、水平方向解像度を高くするために、画素ずらし方式
（補間配置方式）にも配置できることはもちろんのこと
である。

【００１６】この光センサセルは、図１，図２に示すご
とく、リン（Ｐ），アンチモン（Ｓｂ），ヒ素（Ａｓ）
等の不純物をドープしてｎ型又はｎ⁺ 型とされたシリコ
ン基板１の上に、通常ＰＳＧ膜等で構成されるパシベー
ション膜２；シリコン酸化膜（ＳｉＯ₂ ）より成る絶縁
酸化膜３；となり合う光センサセルとの間を電気的に絶
縁するためのＳｉＯ₂ あるいはＳｉ₃ Ｎ₄ 等よりなる絶
縁膜又はポリシリコン膜等で構成される素子分離領域
４；エピタキシャル技術等で形成される不純物濃度の低
いｎ^- 領域５；その上の例えば不純物拡散技術又はイオ
ン注入技術を用いてボロン（Ｂ）等の不純物をドープし
たバイポーラトランジスタのベースとなるｐ領域６；不
純物拡散技術、イオン注入技術等で形成されるバイポー
ラトランジスタのエミッタとなるｎ⁺ 領域７；信号を外
部へ読出すための、例えばアルミニウム（Ａｌ），Ａｌ
−Ｓｉ，Ａｌ−Ｃｕ−Ｓｉ等の導電材料で形成される配
線８；絶縁膜３を通して、浮遊状態になされたｐ領域６
にパルスを印加するための電極９；それの配線１０；基
板１の裏面にオーミックコンタクトをとるために不純物
拡散技術等で形成された不純物濃度の高いｎ⁺ 領域１
１；基板の電位を与える、すなわちバイポーラトランジ
スタのコレクタ電位を与えるためのアルミニウム等の導
電材料で形成される電極１２；より構成されている。

【００１７】なお、図１の１９はｎ⁺ 領域７と配線８の
接続をとるためのコンタクト部分である。又配線８およ
び配線１０の交互する部分はいわゆる２層配線となって
おり、ＳｉＯ₂ 等の絶縁材料で形成される絶縁領域で、
それぞれ互いに絶縁されている。すなわち、金属の２層
配線構造になっている。

【００１８】図３の等価回路のコンデンサＣｏｘ１３は
電極９，絶縁膜３，ｐ領域６のＭＯＳ構造より構成さ
れ、又バイポーラトランジスタ１４はエミッタとしての
ｎ⁺ 領域７、ベースとしてのｐ領域６、不純物濃度の小
さいｎ^- 領域５、コレクタとしてのｎ又はｎ⁺ 領域１の
各部分より構成されている。これらの図面から明らかな
ように、ｐ領域６は浮遊領域になされている。

【００１９】図３の第２の等価回路は、バイポーラトラ
ンジスタ１４をベース・エミッタの接合容量Ｃｂｅ１
５、ベース・エミッタのｐｎ接合ダイオードＤｂｅ１
６、ベース・コレクタの接合容量Ｃｂｃ１７、ベース・
コレクタのｐｎ接合ダイオードＤｂｃ１８を用いて表現
したものである。ここでは、本来等価回路図として、ｐ
ｎ接合ダイオードＤｂｅ１６及びｐｎ接合ダイオードＤ
ｂｃ１８と並列に記されるべき２つの異なる向きの電流
源を示す記号は省略してある。

【００２０】以下、光センサセルの基本動作を図１〜図
３を用いて説明する。この光センサセルの基本動作は、
光入射による電荷蓄積動作、読出し動作およびリフレッ
シュ動作より構成される。

【００２１】まず、電荷蓄積動作について説明する。電
荷蓄積動作においては、例えばエミッタは、配線８を通
して接地され、コレクタは配線１２を通して正電位にバ
イアスされている。またベースは、あらかじめコンデン
サＣｏｘ１３に、配線１０を通して正のパルス電圧を印
加することにより負電位、すなわち、エミッタ７に対し
て逆バイアス状態にされているものとする。このＣｏｘ
１３にパルスを印加してベース６を負電位にバイアスす
る動作については、後にリフレッシュ動作の説明のと
き、くわしく説明する。

【００２２】この状態において、図２に示す様に光セン
サセルの表側から光２０が入射してくると、半導体内に
おいてエレクトロン・ホール対が発生する。この内、エ
レクトロンは、ｎ領域１が正電位にバイアスされている
のでｎ領域１側に流れだしていってしまうが、ホールは
ｐ領域６にどんどん蓄積されていく。このホールのｐ領
域への蓄積によりｐ領域６の電位は次第に正電位に向か
って変化していく。

【００２３】図１，図２でも各センサセルの受光面下面
は、ほとんどｐ領域で占められており、一部ｎ⁺ 領域７
となっている。当然のことながら、光により励起される
エレクトロン・ホール対濃度は表面に近い程大きい。こ
のためｐ領域６中にも多くのエレクトロン・ホール対が
光により励起される。ｐ領域中に光励起されたエレクト
ロンが再結合することなくｐ領域６からただちに流れ出
て、ｎ領域に吸収されるような構造にしておけば、ｐ領
域６で励起されたホールはそのまま蓄積されて、ｐ領域
６を正電位方向に変化させる。ｐ領域６の不純物濃度が
均一になされている場合には、光で励起されたエレクト
ロンは拡散で、ｐ領域６とｎ^- 領域５とのｐｎ^- 接合部
まで流れ、その後はｎ^- 領域に加わっている強い電界に
よるドリフトでｎコレクタ領域１に吸収される。もちろ
ん、ｐ領域６内の電子の走行を拡散だけで行ってもよい
わけであるが、表面から内部に行くほどｐベースの不純
物濃度が減少するように構成しておけば、この不純物濃
度差により、ベース内に内部から表面に向う電界Ｅｄ、 が発生する。ここで、Ｗ_B はｐ領域６の光入射側表面か
らの深さ、ｋはボルツマン定数、Ｔは絶対温度、ｑは単
位電荷、Ｎ_ASはｐベース領域６の表面不純物濃度、Ｎ_Ai
はｐ領域６のｎ^- 高抵抗領域５との界面における不純物
濃度である。

【００２４】ここで、Ｎ_AS／Ｎ_Ai＞３とすれば、ｐ領域
６内の電子の走行は、拡散よりはドリフトにより行われ
るようになる。すなわち、ｐ領域６内に光により励起さ
れるキャリアを信号として有効に動作させるためには、
ｐ領域６の不純物濃度は光入射側表面から内部に向って
減少しているようになっていることが望ましい。拡散で
ｐ領域６を形成すれば、その不純物濃度は光入射側表面
にくらべ内部に行くほど減少している。

【００２５】センサセルの受光面下の一部は、ｎ⁺ 領域
７により占られている。ｎ⁺ 領域７の深さは、通常０．
２〜０．３μｍ程度、あるいはそれ以下に設計されるか
ら、ｎ⁺ 領域７で吸収される光の量は、もともとあまり
多くはないのでそれ程問題はない。ただ、短波長側の
光、特に青色光に対しては、ｎ⁺ 領域７の存在は感度低
下の原因になる。ｎ⁺ 領域７の不純物濃度は通常１×１
０²⁰ｃｍ^-3程度あるいはそれ以上に設計される。こうし
た高濃度に不純物がドープされたｎ⁺ 領域７におけるホ
ールの拡散距離は０．１５〜０．２μｍ程度である。し
たがって、ｎ⁺ 領域７内で光励起されたホールを有効に
ｐ領域６に流し込むには、ｎ⁺ 領域７も光入射表面から
内部に向って不純物濃度が減少する構造になっているこ
とが望ましい。ｎ⁺ 領域７の不純物濃度分布が上記の様
になっていれば、光入射側表面から内部に向う強いドリ
フト電界が発生して、ｎ⁺ 領域７に光励起されたホール
はドリフトによりただちにｐ領域６に流れ込む。ｎ⁺ 領
域７、ｐ領域６の不純物濃度がいずれも光入射側表面か
ら内部に向って減少するように構成されていれば、セン
サセルの光入射側表面側に存在するｎ⁺ 領域７、ｐ領域
６において光励起されたキャリアはすべて光信号として
有効に働くのである。Ａｓ又はＰを高濃度にドープした
シリコン酸化膜あるいはポリシリコン膜からの不純物拡
散により、このｎ⁺ 領域７を形成すると、上記に述べた
ような望ましい不純物傾斜をもつｎ⁺ 領域を得ることが
可能である。

【００２６】最終的には、ホールの蓄積によりベース電
位はエミッタ電位まで変化し、この場合は接地電位まで
変化して、そこでクリップされることになる。より厳密
に言うと、ベース・エミッタ間が順方向に深くバイアス
されて、ベースに蓄積されたホールがエミッタに流出し
始める電圧でクリップされる。つまり、この場合の光セ
ンサセルの飽和電位は、最初にｐ領域６を負電位にバイ
アスしたときのバイアス電位と接地電位との電位差で略
々与えられるわけである。ｎ⁺ 領域７が接地されず、浮
遊状態において光入力によって発生した電荷の蓄積を行
う場合には、ｐ領域６はｎ領域１と略々同電位まで電荷
を蓄積することができる。

【００２７】以上は電荷蓄積動作の定性的な概略説明で
あるが、以下に少し具体的かつ定量的に説明する。この
光センサセルの分光感度分布は次式で与えられる。 但し、λは光の波長〔μｍ〕、αはシリコン結晶中での
光の減衰係数〔μｍ^-1〕、ｘは半導体表面における、再
結合損失を起こし感度に寄与しない“ｄｅａｄｌａｙｅ
ｒ”（不感領域）の厚さ〔μｍ〕、ｙはエピタキシャル
層の厚さ〔μｍ〕、Ｔは透過率すなわち、入射してくる
光量に対して反射等を考慮して有効に半導体中に入射す
る光量の割合をそれぞれ示している。この光センサセル
の分光感度Ｓ（λ）および放射照度Ｅｅ（λ）を用いて
光電流Ｉｐは次式で計算される。 但し、放射照度Ｅｅ（λ）〔μＷ・ｃｍ^-2・ｎｍ^-1〕は
次式で与えられる。 但しＥ_V はセンサの受光面の照度〔Ｌｕｘ〕、Ｐ（λ）
はセンサの受光面に入射している光の分光分布、Ｖ
（λ）は人間の目の比視感度である。

【００２８】これらの式を用いると、エピタキシャル厚
の層４μｍをもつ光センサセルでは、Ａ光源（２８５４
°Ｋ）で照射され、センサ受光面照度が１〔Ｌｕｘ〕の
とき、約２８０ｎＡ／ｃｍ^-2の光電流が流れ、入射して
くるフォトンの数あるいは発生するエレクトロン・ホー
ル対の数は１．８×１０¹²ケ／ｃｍ² ・ｓｅｃ程度であ
る。

【００２９】又、この時、光により励起されたホールが
ベースに蓄積することにより発生する電位ＶｐはＶｐ＝
Ｑ／Ｃで与えられる。Ｑは蓄積されるホールの電荷量で
あり、ＣはＣｂｅ１５とＣｂｃ１７を加算した接合容量
である。

【００３０】今、ｎ⁺ 領域７の不純物濃度を１０²⁰ｃｍ
^-3、ｐ領域６の不純物濃度を５×１０¹⁶ｃｍ^-3、ｎ^- 領
域５の不純物濃度を１０¹³ｃｍ^-3、ｎ⁺ 領域７の面積を
１６μｍ² 、ｐ領域６の面積を６４μｍ²、ｎ^- 領域５の
厚さを３μｍにしたときの接合容量は、約０．０１４ｐ
Ｆ位になり、一方、ｐ領域６に蓄積されるホールの個数
は、蓄積時間１／６０ｓｅｃ、有効受光面積、すなわち
ｐ領域６の面積から電極８および９の面積を引いた面積
を５６μｍ² 程度とすると、１．７×１０⁴ ケとなる。
従って光入射により発生する電位Ｖｐは１９０ｍＶ位に
なる。

【００３１】ここで注目すべきことは、高解像度化さ
れ、セルサイズが縮小化されていった時に、一つの光セ
ンサセルあたりに入射する光量が減少し、蓄積電荷量Ｑ
が共に減少していくが、セルの縮小化に伴ない接合容量
もセルサイズに比例して減少していくので、光入射によ
り発生する電位Ｖｐはほぼ一定にたもたれるということ
である。これは本発明における光センサセルが図１〜図
３に示すごとく、きわめて簡単な構造をしており有効受
光面がきわめて大きくとれる可能性を有しているからで
ある。

【００３２】インターラインタイプのＣＣＤの場合と比
較して本発明における光電変換装置が有利な理由の一つ
はここにあり、高解像度化にともない、インターライン
タイプのＣＣＤ型撮像装置では、転送する電荷量を確保
しようとすると転送部の面積が相対的に大きくなり、こ
のため有効受光面が減少するので、感度、すなわち光入
射による発生電圧が減少してしまうことになる。また、
インターラインタイプのＣＣＤ型撮像装置では、飽和電
圧が転送部の大きさにより制限され、どんどん低下して
いってしまうのに対し、本発明における光センサセルで
は、先にも書いた様に、最初にｐ領域６を負電位にバイ
アスした時のバイアス電圧により飽和電圧は決まるわけ
であり、大きな飽和電圧を確保することができる。以上
の様にしてｐ領域６に蓄積された電荷により発生した電
圧を外部へ読出す動作について次に説明する。

【００３３】読出し動作状態では、エミッタ、配線８は
浮遊状態に、コレクタは正電位Ｖｃｃに保持される。図
４に等価回路を示す。ここでも、本来等価回路として、
ｐｎ接合ダイオードＤｂｅ１６及びｐｎ接合ダイオード
Ｄｂｃ１８と並列に記されるべき２つの異なる向きの電
流源を示す記号は省略してある。

【００３４】今、光を照射する前に、ベース６を負電位
にバイアスした時の電位を−Ｖ_B とし、光照射により発
生した蓄積電圧をＶ_P とすると、ベース電位は、−Ｖ_B
＋Ｖ_P なる電位になっている。この状態で配線１０を通
して電極９に読出し用の正の電圧Ｖ_R を印加すると、こ
の正の電位Ｖ_R は酸化膜容量Ｃｏｘ１３とベース・エミ
ッタ間接合容量Ｃｂｅ１５、ベース・コレクタ間接合容
量Ｃｂｃ７により容量分割され、ベースには電圧 が加算される。従ってベース電位は となる。ここで、 となる条件が成立するようにしておくと、ベース電位は
光照射により発生した蓄積電圧Ｖ_P そのものとなる。こ
のようにしてエミッタ電位に対してベース電位が正方向
にバイアスされると、エレクトロンは、エミッタからベ
ースに注入され、コレクタ電位が正電位になっているの
で、ドリフト電界により加速されて、コレクタに到達す
る。この時に流れる電流は、次式で与えられる。 但しＡ_j はベース・エミッタ間の接合面積、ｑは単位電
荷量（１．６×１０^-19 クーロン）、Ｄ_n はベース中に
おけるエレクトロンの拡散定数、ｎ_Pe はｐベースのエミ
ッタ端における少数キャリヤとしてのエレクトロン濃
度、Ｗ_B はベース幅、Ｎ_Aeはベースのエミッタ単におけ
るアクセプタ濃度、Ｎ_Acはベースのコレクタ端における
アクセプタ濃度、ｋはボルツマン定数、Ｔは絶対温度、
Ｖ_e はエミッタ電位である。

【００３５】この電流は、エミッタ電位Ｖ_e がベース電
位、すなわちここでは光照射により発生した蓄積電圧Ｖ
_P に等しくなるまで流れることは上式から明らかであ
る。この時エミッタ電位Ｖ_e の時間的変化は次式で計算
される。 但し、ここで配線容量Ｃｓはエミッタに接続されている
配線８のもつ容量２１である。

【００３６】図５は、上式を用いて計算したエミッタ電
位の時間変化の一例を示している。図５によればエミッ
タ電位がベース電位に等しくなるためには、約１秒位を
要することになる。これはエミッタ電位Ｖ_e がＶ_P に近
くなるとあまり電流が流れなくなることに起因している
わけである。したがって、これを解決する手段は、先に
電極９に正電圧Ｖ_R を印加するときに、 なる条件を設定したが、この条件の代りに なる条件を入れ、ベース電位をＶ_Biasだけ、余分に順方
向にバイアスしてやる方法が考えられる。この時に流れ
る電流は次式で与えられる。 図６に、Ｖ_Bias＝０．６Ｖとした場合、ある一定時間の
後、電極９に印加していたＶ_R をゼロボルトにもどし、
流れる電流を停止させたときの蓄積電圧Ｖ_P に対する、
読出し電圧、すなわちエミッタ電位の関係を示す。但
し、図６では、読出し電圧はバイアス電圧成分による読
出し時間に依存する一定の電位が必ず加算されてくるが
そのゲタ分をさし引いた値をプロットしている。電極９
に印加している正電圧Ｖ_R をゼロボルトにもどした時に
は、印加したときとは逆に なる電圧がベース電位に加算されるので、ベース電位
は、正電圧Ｖ_R を印加する前の状態、すなわち、−Ｖ_B
になり、エミッタに対し逆バイアスされるので電流の流
れが停止するわけである。図６によれば１００ｎｓ程度
以上の読出し時間（すなわちＶ_R を電極９に印加してい
る時間）をとれば、蓄積電圧Ｖ_P と読出し電圧は４桁程
度の範囲にわたって直線性は確保され、高速の読出しが
可能であることを示している。図６で、４５°の線は読
出しに十分の時間をかけた場合の結果であり、上記の計
算例では、配線８の容量Ｃｓを４ｐＦとしているが、こ
れはＣｂｅ＋Ｃｂｃの接合容量の０．０１４ｐＦと比較
して約３００倍も大きいにもかかわらず、ｐ領域６に発
生した蓄積電圧Ｖ_P が何らの減衰も受けず、かつ、バイ
アス電圧の効果により、きわめて高速に読出されている
ことを図６は示している。これは上記構成に係る光セン
サセルのもつ増幅機能、すなわち電荷増幅機能が有効に
働らいているからである。

【００３７】これに対して従来のＭＯＳ型撮像装置で
は、蓄積電圧Ｖ_P は、このような読出し過程において配
線容量Ｃｓの影響でＣｊ・Ｖ_P ／（Ｃｊ＋Ｃｓ）（但し
ＣｊはＭＯＳ型撮像装置の受光部のｐｎ接合容量）とな
り、２桁位読出し電圧値が下がってしまうという欠点を
有していた。このためＭＯＳ型撮像装置では、外部へ読
出すためのスイッチングＭＯＳトランジスタの寄生容量
のばらつきによる固定パターン雑音、あるいは配線容量
すなわち出力容量が大きいことにより発生するランダム
雑音が大きく、Ｓ／Ｎ比がとれないという問題があった
が、図１，図２，図３で示す構成の光センサセルでは、
ｐ領域６に発生した蓄積電圧そのものが外部に読出され
るわけであり、この電圧はかなり大きいため固定パター
ン雑音、出力容量に起因するランダム雑音が相対的に小
さくなり、きわめてＳ／Ｎ比の良い信号を得ることが可
能である。

【００３８】先に、バイアス電圧Ｖ_Biasを０．６Ｖに設
定したとき、４桁程度の直線性が１００ｎｓｅｃ程度の
高速読出し時間で得られることを示したが、この直線性
および読出し時間とバイアス電圧Ｖ_Biasの関係を計算し
た結果をさらにくわしく、図７に示す。

【００３９】図７において、横軸はバイアス電圧Ｖ_Bias
であり、また、縦軸は読出し時間をとっている。またパ
ラメータは、蓄積電圧が１ｍＶのときに、読出し電圧が
１ｍＶの８０％，９０％，９５％，９８％になるまでの
時間依存性を示している。図６に示される様に、蓄積電
圧１ｍＶにおいて、それぞれ８０％，９０％，９５％，
９８％になっている時は、それ以上の蓄積電圧では、さ
らに良い値を示していることは明らかである。

【００４０】この図７によれば、バイアス電圧Ｖ_Biasが
０．６Ｖでは、読出し電圧が蓄積電圧の８０％になるの
は読出し時間が０．１２μｓ、９０％になるのは０．２
７μｓ、９５％になるのは０．５４μｓ、９８％になる
のは１．４μｓであるのがわかる。また、バイアス電圧
Ｖ_Biasを０．６Ｖより大きくすれば、さらに高速の読出
しが可能であることを示している。この様に、撮像装置
の全体の設計から読出し時間および必要な直線性が決定
されると、必要とされるバイアス電圧Ｖ_Biasが図７のグ
ラフを用いることにより決定することができる。

【００４１】上記構成に係る光センサセルのもう一つの
利点は、ｐ領域６に蓄積されたホールはｐ領域６におけ
るエレクトロンとホールの再結合確率がきわめて小さい
ことから非破壊的に読出し可能なことである。すなわち
読出し時に電極９に印加していた電圧Ｖ_R をゼロボルト
にもどした時、ｐ領域６の電位は電圧Ｖ_R を印加する前
の逆バイアス状態になり、光照射により発生した蓄積電
圧Ｖ_P は、新しく光が照射されない限り、そのまま保存
されるわけである。このことは、上記構成に係る光セン
サセルを光電変換装置として構成したときに、システム
動作上、新しい機能を提供することができることを意味
する。

【００４２】このｐ領域６に蓄積電圧Ｖ_P を保持できる
時間は、きわめて長く、最大の保持時間は、むしろ、接
合の空乏層中において熱的に発生する暗電流によって制
限を受ける。すなわち、この熱的に発生する暗電流によ
り光センサセルが飽和してしまうからである。しかしな
がら、上記構成に係る光センサセルでは、空乏層の広が
っている領域は、低不純物濃度領域であるｎ^- 領域５で
あり、このｎ^- 領域５は１０¹²ｃｍ^-3〜１０¹⁴ｃｍ^-3程
度と、きわめて不純物濃度が低いため、その結晶性が良
好であり、ＭＯＳ型、ＣＣＤ型撮像装置に比較して熱的
に発生するエレクトロン・ホール対は少ない。このた
め、暗電流は、他の従来の装置に比較して小さい。すな
わち、上記構成に係る光センサセルは本質的に暗電流雑
音の小さい構造をしているわけである。

【００４３】次いでｐ領域６に蓄積された電荷をリフレ
ッシュする動作について説明する。上記構成に係る光セ
ンサセルでは、すでに述べたごとく、ｐ領域６に蓄積さ
れた電荷は、読出し動作では消滅しない。このため新し
い光情報を入力するためには、前に蓄積されていた電荷
を消滅させるためのリフレッシュ動作が必要である。ま
た同時に、浮遊状態になされているｐ領域６の電位を所
定の負電圧に帯電させておく必要がある。

【００４４】上記構成に係る光センサセルでは、リフレ
ッシュ動作も読出し動作と同様、配線１０を通して電極
９に正電圧を印加することにより行う。このとき、配線
８を通してエミッタを接地する。コレクタは、電極１２
を通して接地又は正電位にしておく。図８にリフレッシ
ュ動作の等価回路を示す。但しコレクタ側を接地した状
態の例を示している。

【００４５】この状態で正電圧Ｖ_RHなる電圧が電極９に
印加されると、ベース２２には、酸化膜容量Ｃｏｘ１
３，ベース・エミッタ間接合容量Ｃｂｅ１５、ベース・
コレクタ間接合容量Ｃｂｃ１７の容量分割により、 なる電圧が、前の読出し動作のときと同様瞬時的にかか
る。この電圧により、ベース・エミッタ間接合ダイオー
ドＤｂｅ１６およびベース・コレクタ間接合ダイオード
Ｄｂｃ１８は順方向バイアスされて導通状態となり、電
流が流れ始め、ベース電位は次第に低下していく。

【００４６】この時、浮遊状態にあるベースの電位Ｖの
変化は近似的に次式で表わされる。

【００４７】 但し、 ｉ₁ はダイオードＤｂｃを流れる電流、ｉ₂ はダイオー
ドＤｂｅを流れる電流である。Ａ_b はベース面積、Ａ_e
はエミッタ面積、Ｄ_P はコレクタ中におけるホールの拡
散定数、ｐ_ne はコレクタ中における熱平衡状態のホール
濃度、Ｌｐはコレクタ中におけるホールの平均自由行
程、ｎ_pe はベース中における熱平衡状態でのエレクトロ
ン濃度である。ｉ₂ で、ベース側からエミッタへのホー
ル注入による電流は、エミッタの不純物濃度がベースの
不純物濃度にくらべて充分高いので、無視できる。

【００４８】上に示した式は、段階接合近似のものであ
り実際のデバイスでは段階接合からはずれており、又ベ
ースの厚さが薄く、かつ複雑な濃度分布を有しているの
で厳密なものではないが、リフレッシュ動作をかなりの
近似で説明可能である。

【００４９】上式中のベース・コレクタ間に流れる電流
ｉ₁ の内、ｑ・Ｄ_P ・ｐ_ne ／Ｌｐはホールによる電流、
すなわちベースからホールがコレクタ側へ流れだす成分
を示している。このホールによる電流が流れやすい様に
上記構成に係る光センサセルでは、コレクタの不純物濃
度は、通常のバイポーラトランジスタに比較して少し低
めに設計される。

【００５０】この式を用いて計算した、ベース電位の時
間依存性の一例を図９に示す。横軸は、リフレッシュ電
圧Ｖ_RHが電極９に印加された瞬間からの時間経過すなわ
ちリフレッシュ時間を、縦軸は、ベース電位をそれぞれ
示す。また、ベースの初期電位をパラメータにしてい
る。ベースの初期電位とは、リフレッシュ電圧Ｖ_RHが加
わった瞬間に、浮遊状態にあるベースが示す電位であ
り、Ｖ_RH，Ｃｏｘ，Ｃｂｅ，Ｃｂｃ及びベースに蓄積さ
れている電荷によってきまる。

【００５１】この図９をみれば、ベースの電位は初期電
位によらず、ある時間経過後には必ず、片対数グラフ上
で一つの直線にしたがって下がっていく。

【００５２】図１０に、リフレッシュ時間に対するベー
ス電位変化の実験値を示す。図９に示した計算例に比較
して、この実験で用いたテストデバイスは、ディメンシ
ョンがかなり大きいため、計算例とはその絶対値は一致
しないが、リフレッシュ時間に対するベース電位変化が
片対数グラフ上で直線的に変化していることが実証され
ている。この実験例ではコレクタおよびエミッタの両者
を接地したときの値を示している。

【００５３】今、光照射による蓄積電圧Ｖ_P の最大値を
０．４〔Ｖ〕、リフレッシュ電圧Ｖ_RHによりベースに印
加される電圧Ｖ を０．４〔Ｖ〕とすると、図９に示す
ごとく初期ベース電位の最大値は０．８〔Ｖ〕となり、
リフレッシュ電圧印加後１０ ^-15 〔ｓｅｃ〕後には直線
にのってベース電位が下がり始め、１０^-5〔ｓｅｃ〕後
には、光があたらなかった時、すなわち初期ベース電位
が０．４〔Ｖ〕のときの電位変化と一致する。

【００５４】ｐ領域６が、ＭＯＳキャパシタＣｏｘを通
して正電圧をある時間印加し、その正電圧を除去すると
負電位に帯電する仕方には、２通りの仕方がある。一つ
は、ｐ領域６から正電荷を持つホールが、主として接地
状態にあるｎ領域１に流れ出すことによって、負電荷が
蓄積される動作である。ｐ領域６からホールが、ｎ領域
１に一方的に流れ、ｎ領域１の電子があまりｐ領域６内
に流れ込まないようにするためには、ｐ領域６の不純物
密度をｎ領域１の不純物密度より高くしておけばよい。
一方、ｎ⁺ 領域７やｎ領域１からの電子が、ｐ領域６に
流れ込み、ホールと再結合することによって、ｐ領域６
に負電荷が蓄積する動作も行える。この場合には、ｎ領
域１の不純物密度はｐ領域６より高くなされている。ｐ
領域６からホールが流出することによって、負電荷が蓄
積する動作の方が、ｐ領域６ベースに電子が流れ込んで
ホールと再結合することにより負電荷が蓄積する動作よ
りはるかに速い。しかし、これまでの実験によれば、電
子をｐ領域６に流し込むリフレッシュ動作でも、光電変
換装置の動作に対しては、十分に速い時間応答を示すこ
とが確認されている。上記構成に係る光センサセルをＸ
Ｙ方向に多数ならべて光電変換装置を構成したとき、画
像により各センサセルで、蓄積電圧Ｖ_P は、上記の例で
は０〜０．４〔Ｖ〕の間でばらついているが、リフレッ
シュ電圧Ｖ_RH印加後１０^-5〔ｓｅｃ〕には、全てのセン
サセルのベースには約０．３〔Ｖ〕程度の一定電圧は残
るものの、画像による蓄積電圧Ｖ_P の変化分は全て消え
てしまうことがわかる。すなわち、上記構成に係る光セ
ンサセルによる光電変換装置では、リフレッシュ動作に
より全てのセンサセルのベース電位をゼロボルトまで持
っていく完全リフレッシュモードと（このときは図９の
例では１０〔ｓｅｃ〕を要する）、ベース電位にはある
一定電圧は残るものの蓄積電圧Ｖ_P による変動成分が消
えてしまう過渡的リフレッシュモードの二つが存在する
わけである（このときは図９の例では、１０〔μｓｅ
ｃ〕〜１０〔ｓｅｃ〕のリフレッシュパルス）。以上の
例では、リフレッシュ電圧Ｖ_RHによりベースに印加され
る電圧Ｖ_A を０．４〔Ｖ〕としたが、この電圧Ｖ_A を
０．６〔Ｖ〕とすれば、上記、過渡的リフレッシュモー
ドは、図９によれば、１〔ｎｓｅｃ〕でおこり、きわめ
て高速にリフレッシュすることができる。完全リフレッ
シュモードで動作させるか、過渡的リフレッシュモード
で動作させるかの選択は光電変換装置の使用目的によっ
て決定される。

【００５５】この過渡的リフレッシュモードにおいてベ
ースに残る電圧をＶ_K とすると、リフレッシュ電圧Ｖ_RH
を印加後、Ｖ_RHをゼロボルトにもどす瞬間の過渡的状態
において、 なる負電圧がベースに加算されるので、リフレッシュパ
ルスによるリフレッシュ動作後のベース電位は となり、ベースはエミッタに対して逆バイアス状態にな
る。

【００５６】先に光により励起されたキャリアを蓄積す
る蓄積動作のとき、蓄積状態ではベースは逆バイアス状
態で行われるという説明をしたが、このリフレッシュ動
作により、リフレッシュおよびベースを逆バイアス状態
に持っていくことの２つの動作が同時に行われるわけで
ある。

【００５７】図１１にリフレッシュ電圧Ｖ_RHに対するリ
フレッシュ動作後のベース電位 の変化の実験値を示す。パラメータとしてＣｏｘの値を
５ｐＦから１００ｐＦまでとっている。丸印は実験値で
あり、実線は より計算される計算値を示している。このときＶ_K ＝
０．５２Ｖであり、また、Ｃｂｃ＋Ｃｂｅ＝４ｐＦであ
る。但し観測用オシロスコープのプローグ容量１３ｐＦ
がＣｂｃ＋Ｃｂｅに並列に接続されている。この様に、
計算値と実験値は完全に一致しており、リフレッシュ動
作が実験的にも確認されている。

【００５８】以上のリフレッシュ動作においては、図８
に示す様に、コレクタを接地したときの例について説明
したが、コレクタを正電位にした状態で行うことも可能
である。このときは、ベース・コレクタ間接合ダイオー
ドＤｂｃ１８が、リフレッシュパルスが印加されても、
このリフレッシュパルスによりベースに印加される電位
よりも、コレクタに印加されている正電位の方が大きい
と非導通状態のままなので、電流はベース・エミッタ間
接合ダイオードＤｂｅ１６だけを通して流れる。このた
め、ベース電位の低下は、よりゆっくりしたものになる
が、基本的には、前に説明したのと、まったく同様な動
作が行われるわけである。

【００５９】すなわち図９のリフレッシュ時間に対する
ベース電位の関係は、図９のベース電位が低下する時の
斜めの直線が右側の方、つまり、より時間の要する方向
へシフトすることになる。したがって、コレクタを接地
した時と同じリフレッシュ電圧Ｖ_RHを用いると、リフレ
ッシュに時間を要することになるが、リフレッシュ電圧
Ｖ_RHをわずか高めてやればコレクタを接地した時と同
様、高速のリフレッシュ動作が可能である。

【００６０】以上が光入射による電荷蓄積動作、読出し
動作、リフレッシュ動作よりなる上記構成に係る光セン
サセルの基本動作の説明である。

【００６１】以上説明したごとく、上記構成に係る光セ
ンサセルの基本構造は、すでにあげた特開昭５６−１５
０８７８号公報、特開昭５６−１５７０７３号公報、特
開昭５６−１６５４７３号公報と比較してきわめて簡単
な構造であり、将来の高解像度化に十分対応できるとと
もに、それらのもつ優れた特徴である増幅機能からくる
低雑音、高出力、広ダイナミックレンジ、非破壊読出し
等のメリットをそのまま保存している。

【００６２】次に、以上説明した構成に係る光センサセ
ルを二次元に配列して構成した本発明の光電変換装置の
一実施例について図面を用いて説明する。

【００６３】基本光センサセル構造を二次元的に３×３
に配列した光電変換装置の回路構成図を図１２に示す。

【００６４】すでに説明した点線で囲まれた基本光セン
サセル３０（この時バイポーラトランジスタのコレクタ
は基板及び基板電極に接続されることを示してい
る。）、読出しパルスおよびリフレッシュパルスを印加
するための水平ライン３１，３１′，３１″、読出しパ
ルスを発生させるための垂直シフトレジスタ３２、垂直
シフトレジスタ３２と水平ライン３１，３１′，３１″
の間のバッファＭＯＳトランジスタ３３，３３′，３
３″のゲートにパルスを印加するための端子３４、リフ
レッシュパルスを印加するためのバッファＭＯＳトラン
ジスタ３５，３５′，３５″、それのゲートにパルスを
印加するための端子３６、リフレッシュパルスを印加す
るための端子３７、基本光センサセル３０から蓄積電圧
を読出すための垂直ライン３８，３８′，３８″、各垂
直ラインを選択するためのパルスを発生する水平シフト
レジスタ３９、各垂直ラインを開閉するためのゲート用
ＭＯＳトランジスタ４０，４０′，４０″、蓄積電圧を
アンプ部に読出すための出力ライン４１、読出し後に、
出力ラインに蓄積した電荷をリフレッシュするためのＭ
ＯＳトランジスタ４２、ＭＯＳトランジスタ４２へリフ
レッシュパルスを印加するための端子４３、出力信号を
増幅するためのバイポーラ、ＭＯＳ，ＦＥＴ、Ｊ−ＦＥ
Ｔ等のトランジスタ４４、負荷抵抗４５、トランジスタ
と電源を接続するための端子４６、トランジスタの出力
端子４７、読出し動作において垂直ライン４０，４
０′，４０″に蓄積された電荷をリフレッシュするため
のＭＯＳトランジスタ４８，４８′，４８″、およびＭ
ＯＳトランジスタ４８，４８′，４８″のゲートにパル
スを印加するための端子４９によりこの光電変換装置は
構成されている。

【００６５】この光電変換装置の動作について図１２お
よび図１３に示すパルスタイミング図を用いて説明す
る。図１３において、区間６１はリフレッシュ動作、区
間６２は蓄積動作、区間６３は読出し動作にそれぞれ対
応している。

【００６６】時刻ｔ₁ において、基板電位、すなわち光
センサセル部のコレクタ電位６４は、接地電位または正
電位に保たれるが、図１３では接地電位に保たれている
ものを示している。接地電位または正電位のいずれにし
ても、すでに説明した様に、リフレッシュに要する時間
が異なってくるだけであり、基本動作に変化はない。端
子４９の電位６５はｈｉｇｈ状態であり、ＭＯＳトラン
ジスタ４８，４８′，４８″は導通状態に保たれ、各光
センサセルは、垂直ライン３８，３８′，３８″を通し
て接地されている。また端子３６には、波形６６のごと
くバッファＭＯＳトランジスタが導通する電圧が印加さ
れており、全画面一括リフレッシュ用バッファＭＯＳト
ランジスタ３５，３５′，３５″は導通状態となってい
る。この状態で端子３７に波形６７のごとくパルスが印
加されると、水平ライン３１，３１′，３１″を通して
各光センサセルのベースに電圧がかかり、すでに説明し
た様に、リフレッシュ動作に入り、それ以前に蓄積され
ていた電荷が、完全リフレッシュモード又は過渡的リフ
レッシュモードにしたがってリフレッシュされる。完全
リフレッシュモードになるか又は過渡的リフレッシュモ
ードになるかは波形６７のパルス幅により決定されるわ
けである。

【００６７】ｔ₂ 時刻において、すでに説明したごと
く、各光センサセルのトランジスタのベースはエミッタ
に対して逆バイアス状態となり、次の蓄積区間６２へ移
る。このリフレッシュ区間６１においては、図に示すよ
うに、他の印加パルスは全てｌｏｗ状態に保たれてい
る。

【００６８】蓄積動作区間６２においては、基板電圧、
すなわちトランジスタのコレクタ電位波形６４は正電位
にする。これにより光照射により発生したエレクトロン
・ホール対のうちのエレクトロンを、コレクタ側へ早く
流してしまうことができる。しかし、このコレクタ電位
を正電位に保つことは、ベースをエミッタに対して逆方
向バイアス状態、すなわち負電位にして撮像しているの
で必須条件ではなく、接地電位あるいは若干負電位状態
にしても基本的な蓄積動作に変化はない。

【００６９】蓄積動作状態においては、ＭＯＳトランジ
スタ４８，４８′，４８″のゲート端子４９の電位６５
は、リフレッシュ区間と同様、ｈｉｇｈに保たれ、各Ｍ
ＯＳトランジスタは導通状態に保たれる。このため、各
光センサセルのエミッタは垂直ライン３８，３８′，３
８″を通して接地されている。強い光の照射により、ベ
ースにホールが蓄積され、飽和してくると、すなわちベ
ース電位がエミッタ電位（接地電位）に対して順方向バ
イアス状態になってくると、ホールは垂直ライン３８，
３８′，３８″を通して流れ、そこでベース電位変化は
停止し、クリップされることになる。したがって、垂直
方向にとなり合う光センサセルのエミッタが垂直ライン
３８，３８′，３８″により共通に接続されていても、
この様に垂直ライン３８，３８′，３８″を接地してお
くと、ブルーミング現象を生ずることはない。

【００７０】このブルーミング現象をさける方法は、Ｍ
ＯＳトランジスタ４８，４８′，４８″を非導通状態に
して、垂直ライン３８，３８′，３８″を浮遊状態にし
ていても、基板電位、すなわちコレクタ電位６４を若干
負電位にしておき、ホールの蓄積によりベース電位が正
電位方向に変化してきたとき、エミッタより先にコレク
タ側の方へ流れ出す様にすることにより達成することも
可能である。

【００７１】蓄積区間６２に次いで、時刻ｔ₃ より読出
し区間６３になる。この時刻ｔ₃ において、ＭＯＳトラ
ンジスタ４８，４８′，４８″のゲート端子４９の電位
６５をｌｏｗにし、かつ水平ライン３１，３１′，３
１″のバッファＭＯＳトランジスタ３３，３３′，３
３″のゲート端子の電位６８をｈｉｇｈにし、それぞれ
のＭＯＳトランジスタを導通状態とする。但し、このゲ
ート端子３４の電位６８をｈｉｇｈにするタイミング
は、時刻ｔ₃ であることは必須条件ではなく、それより
早い時刻であれば良い。

【００７２】時刻ｔ₄ では、垂直シフトレジスタ３２の
出力のうち、水平ライン３１に接続されたものが波形６
９のごとくｈｉｇｈとなり、このとき、ＭＯＳトランジ
スタ３３が導通状態であるから、この水平ライン３１に
接続された３つの各光センサセルの読出しが行なわれ
る。この読出し動作はすでに前に説明した通りであり、
各光センサセルのベース領域に蓄積された信号電荷によ
り発生した信号電圧は、そのまま、垂直ライン３８，３
８′，３８″に現われる。このときの垂直シフトレジス
タ３２からのパルス電圧のパルス幅は、図６に示した様
に、蓄積電圧に対する読出し電圧が、十分直線性を保つ
関係になるパルス幅に設定される。またパルス電圧は先
に説明した様に、Ｖ_Bias分だけエミッタに対して順方向
バイアスがかかる様調整される。

【００７３】次いで、時刻ｔ₅ において、水平シフトレ
ジスタ３９の出力のうち、垂直ライン３８に接続された
ＭＯＳトランジスタ４０のゲートへの出力だけが波形７
０のごとくｈｉｇｈとなり、ＭＯＳトランジスタ４０が
導通状態となり、出力信号は出力ライン４１を通して、
出力トランジスタ４４に入り、電流増幅されて出力端子
４７から出力される。この様に信号が読出された後、出
力ライン４１には配線容量に起因する信号電荷が残って
いるので、時刻ｔ₆ において、ＭＯＳトランジスタ４２
のゲート端子４３にパルス波形７１のごとくパルスを印
加し、ＭＯＳトランジスタ４２を導通状態にして出力ラ
イン４１を接地して、この残留した信号電荷をリフレッ
シュしてやるわけである。以下同様にして、スイッチン
グＭＯＳトランジスタ４０′，４０″を順次導通させて
垂直ライン３８′，３８″の信号出力を読出す。この様
にして水平に並んだ一ライン分の各光センサセルからの
信号を読出した後、垂直ライン３８，３８′，３８″に
は、出力ライン４１と同様、それの配線容量に起因する
信号電荷が残留しているので、各垂直ライン３８，３
８′，３８″に接続されたＭＯＳトランジスタ４８，４
８′，４８″を、それのゲート端子４９に波形６５で示
される様にｈｉｇｈにして導通させ、この残留信号電荷
をリフレッシュする。

【００７４】次いで、時刻ｔ₈ において、垂直シフトレ
ジスタ３２の出力のうち、水平ライン３１′に接続され
た出力が波形６９′のごとくｈｉｇｈとなり、水平ライ
ン３１′に接続された各光センサセルの蓄積電圧が、各
垂直ライン３８，３８′，３８″に読出されるわけであ
る。以下、順次前と同様の動作により、出力端子４７か
ら信号が読出される。

【００７５】以上の説明においては、蓄積区間６２と読
出し区間６３が明確に区分される様な応用分野、例えば
最近研究開発が積極的に行なわれているスチルビデオに
適用される動作状態について説明したが、テレビカメラ
の様に蓄積区間６２における動作と読出し区間６３にお
ける動作が同時に行なわれている様な応用分野に関して
も、図１３のパルスタイミングを変更することにより適
用可能である。但し、この時のリフレッシュは全画面一
括リフレッシュではなく、一ライン毎のリフレッシュ機
能が必要である。例えば、水平ライン３１に接続された
各光センサセルの信号が読出された後、時刻ｔ₇ におい
て各垂直ラインに残留した電荷を消去するためＭＯＳト
ランジスタ４８，４８′，４８″を導通にするが、この
とき水平ライン３１にリフレッシュパルスを印加する。
すなわち、波形６９において時刻ｔ₇ においても時刻ｔ
₄ と同様、パルス電圧、パルス幅、の異なるパルスを発
生する様な構成の垂直シフトレジスタを使用することに
より達成することができる。この様にダブルパルス的動
作以外には、図１２の右側に設置した一括リフレッシュ
パルスを印加する機器の代わりに、左側と同様の第２の
垂直シフトレジスタを右側にも設け、タイミングを左側
に設けられた垂直レジスタとずらせながら動作させるこ
とにより達成させることも可能である。このときは、す
でに説明したような蓄積状態において、各光センサセル
のエミッタおよびコレクタの各電位を操作してブルーミ
ングを押えるという動作の自由度が少なくなる。しか
し、基本動作の所で説明した様に、読出し状態では、ベ
ースにＶ_Biasなるバイアス電圧を印加したときに始めて
高速読出しができる様な構成としているので、図５のグ
ラフからわかる様に、Ｖ_Biasを印加しない時に、各光セ
ンサセルの飽和により、垂直ライン２８，２８′，２
８″に流れ出す信号電荷分はきわめてわずかであり、ブ
ルーミング現象は、まったく問題にはならない。

【００７６】また、スミア現象に対しても、本実施例に
係る光電変換装置は、きわめて優れた特性を得ることが
できる。スミア現象は、ＣＣＤ型撮像装置、特にフレー
ム転送型においては、光の照射されている所を電荷転送
されるという、動作および構造上発生する問題であり、
インタライン型においては、特に長波長の光により半導
体の深部で発生したキャリアが電荷転送部に蓄積される
ために発生する問題である。

【００７７】また、ＭＯＳ型撮像装置においては、各光
センサセルに接地されたスイッチングＭＯＳトランジス
タのドレイン側に、やはり長波長の光により半導体深部
で発生したキャリアが蓄積されるために生じる問題であ
る。

【００７８】これに対して本実施例に係る光電変換装置
では、動作および構造上発生するスミア現象はまったく
なく、また長波長の光により半導体深部で発生したキャ
リアが蓄積されるという現象もまったく生じない。但
し、光センサセルのエミッタにおいて比較的表面近傍で
発生したエレクトロンとホールのうち、エレクトロンが
蓄積されるという現像が心配されるが、これは、一括リ
フレッシュ動作のときは蓄積動作状態において、エミッ
タが接地されているため、エレクトロンは蓄積されず、
スミア現象が生じない。また通常のテレビカメラのとき
応用されるラインリフレッシュ動作のときは、水平ブラ
ンキングの期間において、垂直ラインに蓄積電圧を読出
す前に、垂直ラインを接地してリフレッシュするので、
この時同時にエミッタに一水平走査期間に蓄積されたエ
レクトロンは流れ出してしまい、このため、スミア現象
はほとんど発生しない。この様に、本実施例に係る光電
変換装置では、その構造上および動作上、スミア現像は
ほとんど本質的に無視し得る程度しか発生せず、本実施
例に係る光電変換装置の大きな利点の一つである。

【００７９】また、蓄積動作状態において、エミッタお
よびコレクタの各電位を操作して、ブルーミング現象を
押えるという動作について前に記述したが、これを利用
してγ特性を制御することも可能である。

【００８０】すなわち、蓄積動作の途中において、一時
的にエミッタまたはコレクタの電位をある一定の負電位
にし、ベースに蓄積されたキャリアのうち、この負電位
を与えるキャリア数より多く蓄積されているホールをエ
ミッタまたはコレクタ側へ流してしまうという動作をさ
せる。これにより、蓄積電圧と入射光量に対する関係
は、入射光量の小さいときはシリコン結晶のもつγ＝１
の特性を示し、入射光量の大きい所では、γが１より小
さくなる様な特性を示す。つまり、折線近似的に通常テ
レビカメラで要求されるγ＝０．４５の特性をもたせる
ことが可能である。蓄積動作の途中において上記動作を
一度やれば一折線近似となり、エミッタ又はコレクタに
印加する負電位を二度適宜変更して行なえば、二折線タ
イプのγ特性を持たせることも可能である。

【００８１】また、以上の実施例においては、シリコン
基板を共通コレクタとしているが通常バイポーラトラン
ジスタのごとく埋込ｎ⁺ 領域を設け、各ライン毎にコレ
クタを分割させる様な構造としてもよい。

【００８２】なお、実際の動作には図１３に示したパル
スタイミング以外に、垂直シフトレジスタ３２、水平シ
フトレジスタ３９を駆動するためのクロックパルスが必
要である。

【００８３】図１５に出力信号に関係する等価回路を示
す。容量Ｃ_V ８０は垂直ライン３８，３８′，３８″の
配線容量であり、容量Ｃ_H ８１は出力ライン４１の配線
容量をそれぞれ示している。また図１５右側の等価回路
は、読出し状態におけるものであり、スイッチング用Ｍ
ＯＳトランジスタ４０，４０′，４０″は導通状態であ
り、それの導通状態における抵抗値を抵抗Ｒ_M ８２で示
している。また増幅用トランジスタ４４を抵抗ｒe ８３
および電流源８４を用いた等価回路で示している。出力
ライン４１の配線容量に起因する電荷蓄積をリフレッシ
ュするためのＭＯＳトランジスタ４２は、読出し状態で
は非導通状態であり、インピーダンスが高いので、右側
の等価回路では省略している。

【００８４】等価回路の各パラメータは、実際に構成す
る光電変換装置の大きさにより決定されるわけである
が、例えば、容量Ｃ_V ８０は約４ｐＦ位、容量Ｃ_H ８１
は約４ｐＦ位、ＭＯＳトランジスタの導通状態の抵抗Ｒ
_M ８２は３ＫΩ程度、バイポーラトランジスタ４４の電
流増幅率βは約１００程度として、出力端子４７におい
て観測される出力信号波形を計算した例を図１６に示
す。

【００８５】図１６において横軸はスイッチングＭＯＳ
トランジスタ４０，４０′，４０″が導通した瞬間から
の時間［μｓ］を、縦軸は垂直ライン３８，３８′，３
８″の配線容量Ｃ_V ８０に、各光センサセルから信号電
荷が読出されて１ボルトの電圧がかかっているときの出
力端子４７に現われる出力電圧［Ｖ］をそれぞれ示して
いる。

【００８６】出力信号波形８５は負荷抵抗Ｒ_E ４５が１
０ＫΩ、８６は負荷抵抗Ｒ_E ４５が５ＫΩ、８７は負荷
抵抗Ｒ_E ４５が２ＫΩのときのものであり、いずれにお
いてもピーク値は、Ｃ_V ８０とＣ_H ８１の容量分割によ
り０．５Ｖ程度になっている。当然のことながら、負荷
抵抗Ｒ_E ４５が大きい方が減衰量は小さく、望ましい出
力波形になっている。立ち上がり時間は、上記のパラメ
ータ値のとき、約２０ｎｓｅｃと高速である。スイッチ
ングＭＯＳトランジスタ４０，４０′，４０″の導通状
態における抵抗Ｒ_M を小さくすることにより、および、
配線容量Ｃ_V ，Ｃ_H を小さくすることにより、さらに高
速の読出しも可能である。

【００８７】上記構成に係る光センサセルを利用した光
電変換装置では、各光センサセルのもつ増幅機能によ
り、出力に現われる電圧が大きいため、最終段の増幅ア
ンプも、ＭＯＳ型撮像装置に比較してかなり簡単なもの
でよい。上記例ではバイポーラトランジスタ１段のタイ
プのものを使用した例について説明したが、２段構成の
もの等、他の方式を使うことも当然のことながら可能で
ある。この例の様にバイポーラトランジスタを用いる
と、ＣＣＤ撮像装置における最終段のアンプのＭＯＳト
ランジスタから発生する画像上目につきやすい１／ｆ雑
音の問題が、本実施例の光電変換装置では発生せず、き
わめてＳ／Ｎ比の良い画質を得ることが可能である。

【００８８】上に述べた様に、上記構成に係る光センサ
セルを利用した光電変換装置では、最終段の増幅アンプ
がきわめて簡単なもので良いことから、最終段の増幅ア
ンプを一つだけ設ける図１２に示した実施例のごときタ
イプではなく、増幅アンプを複数個設置して、一つの画
面を複数に分割して読出す様な構成とすることも可能で
ある。

【００８９】図１７に、分割読出し方式の一例を示す。
図１７に示す実施例は、水平方向を３分割とし最終段ア
ンプを３つ設置した例である。基本的な動作は図１２の
実施例および図１３のタイミング図を用いて説明したも
のとほとんど同じであるが、この図１７の実施例では、
３つの等価な水平シフトレジスタ１００、１０１、１０
２を設け、これらの始動パルスを印加するための端子１
０３に始動パルスが入ると、１列目、（ｎ＋１）列目、
（２ｎ＋１）列目（ｎは整数であり、この実施例では水
平方向絵素数は３ｎ個である。）に接続された各センサ
セルの出力が同時に読出されることになる。次の時点で
は、２列目、（ｎ＋２）列目、（２ｎ＋２）列目が読出
されることになる。

【００９０】この実施例によれば、一本の水平ライン分
を読出す時間が固定されている時は、水平方向のスキャ
ニング周波数は、一つの最終段アンプをつけた方式に比
較して１／３の周波数で良く、水平シフトレジスタが簡
単になり、かつ光電変換装置からの出力信号をアナログ
デイジタル変換して、信号処理する様な用途には、高速
のアナログ・ディジタル変換器は不必要であり、分割読
出し方式の大きな利点である。

【００９１】図１７に示した実施例では、等価な水平シ
フトレジスタを３つ設けた方式であったが、同様な機能
は、水平レジスタ１つだけでももたせることが可能であ
る。この場合の実施例を図１８に示す。

【００９２】図１８の実施例は、図１７に示した実施例
のうちの水平スイッチングＭＯＳトランジスタと、最終
段アンプの中間の部分だけを書いたものであり、他の部
分は、図１７の実施例と同じであるから省略している。

【００９３】この実施例では、１つの水平シフトレジス
タ１０４からの出力を１列目、（ｎ＋１）列目、（２ｎ
＋１）列目のスイッチングＭＯＳトランジスタのゲート
に接続し、それらのラインを同時に読出すようにしてい
る。次の時点では、２列目、（ｎ＋２）列目、（２ｎ＋
２）列目が読出されるわけである。

【００９４】この実施例によれば、各スイッチングＭＯ
Ｓトランジスタのゲートへの配線は増加するものの、水
平シフトレジスタとしては１つだけで動作が可能であ
る。

【００９５】図１７、図１８の例では出力アンプを３個
設けた例を示したが、この数はその目的に応じてさらに
多くしてもよいことはもちろんである。

【００９６】図１７、図１８の実施例ではいずれも、水
平シフトレジスタ、垂直シフトレジスタの始動パルスお
よびクロックパルスは省略しているが、これらは、他の
リフレッシュパルスと同様、同一チップ内に設けたクロ
ックパルス発生器あるいは、他のチップ上に設けられた
クロックパルス発生器から供給される。

【００９７】この分割読出し方式では、水平ライン一括
又は全画面一括リフレッシュを行なうと、ｎ列目と（ｎ
＋１）列目の光センサセル間では、わずか蓄積時間が異
なり、これにより、暗電流成分および信号成分に、わず
かの不連続性が生じ、画像上目についてくる可能性も考
えられるが、これの量はわずかであり、実用上問題はな
い。また、これが、許容限度以上になってきた場合で
も、外部回路を用いて、それを補正することは、キョシ
状波を発生させ、これと暗電流成分との減算およびこれ
と信号成分の乗除算により行なう従来の補正技術を使用
することにより容易に可能である。

【００９８】この様な光電変換装置を用いて、カラー画
像を撮像する時は、光電変換装置の上に、ストライプフ
ィルターあるいは、モザイクフィルター等をオンチップ
化したり、又は、別に作ったカラーフィルターを貼合わ
せることによりカラー信号を得ることが可能である。

【００９９】一例として、Ｒ，Ｇ，Ｂのストライプ・フ
ィルターを使用した時は、上記構成に係る光センサセル
を利用した光電変換装置ではそれぞれ別々の最終段アン
プよりＲ信号、Ｇ信号、Ｂ信号を得ることが可能であ
る。これの一実施例を図１９に示す。この図１９も図１
８と同様、水平レジスターのまわりだけを示している。
他は図１２および図１７と同じであり、ただ１列目はＲ
のカラーフィルター、２列目はＧのカラーフィルター、
３列目はＢのカラーフィルター、４列目はＲのカラーフ
ィルターという様にカラーフィルターがついているもの
とする。図１９に示すごとく、１列目、４列目、７列目
…の各垂直ラインは出力ライン１１０に接続され、これ
はＲ信号をとりだす。又２列目、５列目、８列目…の各
垂直ラインは出力ライン１１１に接続され、これはＧ信
号をとりだす。又同様にして、３列目、６列目、９列目
…の各垂直ラインは出力ライン１１２に接続され、Ｂ信
号をとりだす。出力ライン１１０，１１１，１１２はそ
れぞれオンチップ化されたリフレッシュ様ＭＯＳトラン
ジスタおよび最終段アンプ、例えばエミッタフォロアタ
イプのバイポーラトランジスタに接続され、各カラー信
号が別々に出力されるわけである。

【０１００】本発明の他の実施例に係る光電変換装置を
構成する光センサセルの他の例の基本構造および動作を
説明するための図を図２０に示す。またそれの等価回路
および全体の回路構成図を図２１に示す。

【０１０１】図２０に示す光センサセルは、同一の水平
スキャンパルスにより読出し動作、およびラインリフレ
ッシュを同時に行なうことを可能とした光センサセルで
ある。図２０において、すでに図１〜図３で示した構成
と異なる点は、図１〜図３の場合水平ライン配線１０に
接続されるＭＯＳキャパシタ電極９が一つだけであった
ものが上下に隣接する光センサセルの側にもＭＯＳキャ
パシタ電極１２０が接続され、１つの光センサセルから
みた時に、ダブルコンデンサータイプとなっているこ
と、および図において上下に隣接する光センサセルのエ
ミッタ７，７′は２層配線にされた配線８，および配
線１２１、（図２０では、垂直ラインが１本に見える
が、絶縁層を介して２本のラインが配置されている）に
交互に接続、すなわちエミッタ７はコンタクトホール１
９を通して配線８に、エミッタ７′はコンタクトホー
ル１９′を通して配線１２１にそれぞれ接続されてい
ることが異なっている。

【０１０２】これは図２１の等価回路をみるとより明ら
かとなる。すなわち、光センサセル１５２のベースに接
続されたＭＯＳキャパシタ１５０は水平ライン３１に接
続され、ＭＯＳキャパシタ１５１は水平ライン３１′に
接続されている。また光センサセル１５２の図において
下に隣接する光センサセル１５２′のＭＯＳキャパシタ
１５０′は共通する水平ライン３１′に接続されてい
る。

【０１０３】光センサセル１５２のエミッタは垂直ライ
ン３８に、光センサセル１５２′のエミッタは垂直ライ
ン１３８に、光センサセル１５２″のエミッタは垂直ラ
イン３８という様にそれぞれ交互に接続されている。

【０１０４】図２１の等価回路では、以上述べた基本の
光センサセル部以外で、図１２の撮像装置と異なるの
は、垂直ライン３８をリフレッシュするためのスイッチ
ングＭＯＳトランジスタ４８のほかに垂直ライン１３８
をリフレッシュするためのスイッチングＭＯＳトランジ
スタ１４８、および垂直ライン３８を選択するスイッチ
ングＭＯＳトランジスタ４０のほか垂直ライン１３８を
選択するためのスイッチングＭＯＳトランジスタ１４０
が追加され、また出力アンプ系が一つ増設されている。
この出力系の構成は、各ラインをリフレッシュするため
のスイッチングＭＯＳトランジスタ４８、および１４８
が接続されている様な構成とし、さらに水平スキャン用
のスイッチングＭＯＳトランジスタを用いる図２２に示
す様にして出力アンプを一つだけにする構成もまた可能
である。図２２では図２１の垂直ライン選択および出力
アンプ系の部分だけを示している。この図２０の光セン
サセルおよび図２１に示す実施例によれば、次の様な動
作が可能である。すなわち、今水平ライン３１に接続さ
れた各光センサセルの読出し動作が終了し、テレビ動作
における水平ブランキング期間にある時、垂直シフトレ
ジスタ３２からの出力パルスが水平ライン３１′に出力
されるとＭＯＳキャパシタ１５１を通して、読出しの終
了した光センサセル１５２をリフレッシュする。このと
き、スイッチングＭＯＳトランジスタ４８は導通状態に
され、垂直ライン３８は接地されている。

【０１０５】また水平ライン３１′に接続されたＭＯＳ
キャパシタ１５０′を通して光センサセル１５２′の出
力が垂直ライン１３８に読出される。このとき当然のこ
とながらスイッチングＭＯＳトランジスタ１４８は非導
通状態になされ、垂直ライン１３８は浮遊状態となって
いるわけである。この様に一つの垂直スキャンパルスに
より、すでに読出しを終了した光センサセルのリフレッ
シュと、次のラインの光センサセルの読出しが同一のパ
ルスで同時的に行なうことが可能である。このときすで
に説明した様にリフレッシュする時の電圧と読出しの時
の電圧は、読出し時には、高速読出しの必要性からバイ
アス電圧をかけるので異なってくるが、これは図２０に
示すごとく、ＭＯＳキャパシタ電極９およびＭＯＳキャ
パシタ電極１２０の面積を変えることにより各電極に同
一の電圧が印加されても各光センサセルのベースには異
なる電圧がかかる様な構成をとることにより達成されて
いる。

【０１０６】すなわち、リフレッシュ用ＭＯＳキャパシ
タの面積は、読出し用ＭＯＳキャパシタの面積にくらべ
て小さくなっている。この例のように、センサセル全部
を一括リフレッシュするのではなく、一ラインずつリフ
レッシュしていく場合には、図２に示される様にコレク
タをｎ型あるいはｎ基板で構成しておいてもよいが、水
平ラインごとにコレクタを分離して設けたほうが望まし
いことがある。コレクタが基板になっている場合には、
全光センサセルのコレクタが共通領域となっているた
め、蓄積および受光読出し状態ではコレクタに一定のバ
イアス電圧が加わった状態になっている。もちろん、す
でに説明したようにコレクタにバイアス電圧が加わった
状態でも浮遊ベースのリフレッシュは、エミッタの間で
行なえる。ただし、この場合には、ベース領域のリフレ
ッシュが行なわれると同時に、リフレッシュパルスが印
加されたセルのエミッタコレクタ間に無駄な電流が流
れ、消費電力を大きくするという欠点が伴う。こうした
欠点を克服するためには、全センサセルのコレクタを共
通領域とせずに、各水平ラインに並ぶセンサセルのコレ
クタは共通になるが、各水平ラインごとのコレクタは互
いに分離された構造にする。すなわち、図１〜図３の構
造に関連させて説明すれば、基板はｐ型にして、ｐ型基
板中にコレクタ各水平ラインごとに互いに分離されたｎ
⁺ 埋込領域を設けた構造にする。隣り合う水平ラインｎ
⁺ 埋込領域の分離は、ｐ領域を間に介在させる構造でも
よい。水平ラインに沿って埋込まれるコレクタのキャパ
シタを減少させるには、絶縁物分離の方が優れている。
図１〜図３では、コレクタが基板で構成されているか
ら、センサセルを囲む分離領域はすべてほとんど同じ深
さまで設けられている。一方、各水平ラインごとのコレ
クタを互いに分離するには、水平ライン方向の分離領域
を垂直ライン方向の分離領域より必要な値だけ深くして
おくことになる。

【０１０７】各水平ラインごとにコレクタが分離されて
いれば、読出しが終って、リフレッシュ動作が始まる時
に、その水平ラインのコレクタの電圧を接地すれば、前
述したようなエミッタコレクタ間電流は流れず、消費電
力の増加をもたらさない。リフレッシュが終って光信号
による電荷蓄積動作に入る時に、ふたたびコレクタ領域
には所定のバイアス電圧を印加する。

【０１０８】また図２１の等価回路によれば、各水平ラ
インごとに出力は出力端子４７および１４７に交互に出
力されることになる。これは、すでに説明したごとく、
図２２の様な構成にすることにより一つのアンプから出
力をとりだすことも可能である。

【０１０９】以上説明した様に本実施例によれば、比較
的簡単な構成で、ラインリフレッシュが可能となり、通
常のテレビカメラ等の応用分野にも適用することができ
る。

【０１１０】本発明の他の実施例としては、光センサセ
ルに複数のエミッタを設けた構成あるいは、一つのエミ
ッタに複数のコンタクトを設けた構成により、一つの光
センサセルから複数の出力をとりだすタイプが考えられ
る。

【０１１１】これは本発明による光電変換装置の各光セ
ンサセルが増幅機能をもつことから、一つの光センサセ
ルから複数の出力をとりだすために、各光センサセルに
複数の配線容量が接続されても、光センサセルの内部で
発生した蓄積電圧Ｖｐが、まったく減衰することなしに
各出力に読出すことが可能であることに起因している。

【０１１２】この様に、各光センサセルから複数の出力
をとりだすことができる構成により、各光センサセルを
多数配列してなる光電変換装置に対して信号処理あるい
は雑音対策等に対して多くの利点を付加することが可能
である。

【０１１３】次に本発明に係る光電変換装置の一製法例
について説明する。図２３〜図２９に、選択エピタキシ
ャル成長（Ｒ．Ｅｎｄｏ ｅｔ ａｌ，“Ｎｏｖｅｌ
ｄｅｖｉｃｅ ｉｓｏｌａｔｉｏｎ ｔｅｃｈｎｏｌｏ
ｇｙ ｗｉｔｈ ｓｅｌｅｃｔｅｄ ｅｐｉｔａｘｉａ
ｌ ｇｒｏｗｔｈ”Ｔｅｃｈ．Ｄｉｇ．ｏｆ １９８２
ＩＥＤＭ，ｐｐ．２４１−２４４ 参照）を用いたそ
の製法の一例を示す。

【０１１４】１〜１０×１０¹⁶ｃｍ^-3程度の不純物濃度
のｎ形Ｓｉ基板１の裏面側に、コンタクト用のｎ⁺ 領域
１１を、ＡｓあるいはＰの拡散で設ける。ｎ⁺ 領域から
のオートドーピングを防ぐために、図には示さないが酸
化膜及び窒化膜を裏面に通常は設けておく。

【０１１５】基板１は、不純物濃度及び酸素濃度が均一
に制御されたものを用いる。すなわち、キャリアライン
タイムがウエハで十分に長くかつ均一な結晶ウエハを用
いる。その様なものとしては例えばＭＣＺ法による結晶
が適している。基板１の表面に略々１μｍ程度の酸化膜
をウエット酸化により形成する。すなわち、Ｈ₂ Ｏ雰囲
気かあるいは（Ｈ₂ ＋Ｏ₂ ）雰囲気で酸化する。積層欠
陥等を生じさせずに良好な酸化膜を得るには、９００℃
程度の温度での高圧酸化が適している。

【０１１６】その上に、たとえば２〜４μｍ程度の厚さ
のＳｉＯ₂ 膜をＣＶＤで堆積する。 （Ｎ₂ ＋ＳｉＨ₄ ＋Ｏ₂ ）ガス系で３００〜５００℃程
度の温度で所望の厚さのＳｉＯ₂ 膜を堆積する。Ｏ₂ ／
ＳｉＨ₄ のモル比は温度にもよるが４〜４０程度に設定
する。フォトリソグラフィ工程により、セル間の分離領
域となる部分の酸化膜を残して他の領域の酸化膜は、
（ＣＦ₄ ＋Ｈ₂ ），Ｃ₂ Ｆ₆ ，ＣＨ₂ Ｆ₂ 等のガスを用
いたリアクティブイオンエッチングで除去する（図２３
の工程）、 例えば、１０×１０μｍ² に１画素を設ける
場合には、１０μｍピッチのメッシュ状にＳｉＯ₂ 膜を
残す。ＳｉＯ₂ 膜の幅はたとえば２μｍ程度に選ばれ
る。リアクティブイオンエッチングによる表面のダメー
ジ層及び汚染層を、Ａｒ／Ｃｌ₂ガス系プラズマエッチ
ングかウエットエッチングによって除去した後、超高真
空中における蒸着かもしくは、ロードロック形式で十分
に雰囲気が清浄になされたスパッタ、あるいは、ＳｉＨ
₄ ガスにＣＯ₂ レーザ構成を照射する減圧光ＣＶＤで、
アモルファスシリコン３０１を堆積する（図２４の工
程）、ＣＢｒＦ₃ 、ＣＣｌ₂ Ｆ₂ 、Ｃｌ₂ 等のガスを用
いたリアクティブイオンエッチングによる異方性エッチ
ングにより、ＳｉＯ₂ 層側面に堆積している以外のアモ
ルファスシリコンを除去する（図２５の工程）、前と同
様に、ダメージと汚染層を十分除去した後、シリコン基
板表面を十分清浄に洗浄し、（Ｈ₂ ＋ＳｉＨ₂ ，Ｃｌ₂
＋ＨＣｌ）ガス系によりシリコン層の選択成長を行な
う。数１０Ｔｏｒｒの減圧状態で成長は行ない、基板温
度は９００〜１０００℃、ＨＣｌのモル比をある程度以
上高い値に設定する。ＨＣｌの量が少なすぎると選択成
長は起こらない。シリコン基板上にはシリコン結晶層が
成長するが、ＳｉＯ₂ 層上のシリコンはＨＣｌによって
エッチングされてしまうため、ＳｉＯ₂ 層上にはシリコ
ンは堆積しない（図２６の工程）。ｎ^- 層５の厚さは例
えば３〜５μｍ程度である。

【０１１７】不純物濃度は好ましくは１０¹²〜１０¹⁶ｃ
ｍ^-3程度に設定する。もちろん、この範囲をずれてもよ
いが、ｐｎ^- 接合の拡散電位で完全に空乏化するかもし
くはコレクタに動作電圧を印加した状態では、少なくと
もｎ^- 領域が完全に空乏化するような不純物濃度および
厚さに選ぶのが望ましい。

【０１１８】通常入手できるＨＣｌガスには大量の水分
が含まれているため、シリコン基板表面で常に酸化膜が
形成されるというようなことになって、到底高品質のエ
ピタキシャル成長は望めない。水分の多いＨＣｌは、ボ
ンベに入っている状態でボンベの材料と反応し鉄分を中
心とする重金属を大量に含むことになって、重金属汚染
の多いエピタキシャル層になり易い。光センサセルに使
用するエピタキシャル層は、暗電流成分が少ない程望ま
しいわけであるから、重金属による汚染は極限まで抑え
る必要がある。ＳｉＨ₂ Ｃｌ₂ に超高純度の材料を使用
することはもちろんであるが、ＨＣｌには特に水分の少
ない、望ましくは少なくとも水分含有量が０．５ｐｐｍ
以下のものを使用する。もちろん、水分含有量は少ない
程よい。エピタキシャル成長層をさらに高品質にするに
は、基板をまず１１５０〜１２５０℃程度の高温処理で
表面近傍から酸素を除去して、その後８００℃程度の長
時間熱処理により基板内部にマイクロディフェクトを多
数発生させ、デヌーデットゾーンを有するイントリシッ
クゲッタリングの行える基板にしておくこともきわめて
有効である。分離領域としてのＳｉＯ₂ 層４が存在した
状態でのエピタキシャル成長を行なうわけであるから、
ＳｉＯ₂ からの酸素のとり込みを少なくするため、成長
温度は低いほど望ましい。通常よく使われる高周波加熱
法では、カーボンサセプタからの汚染が多くて、より一
層の低温化は難しい。反応室内にカーボンサセプタなど
持込まないランプ加熱によるウエハ直接加熱法が成長雰
囲気をもっともクリーンにできて、高品質エピタキシャ
ル層を低温で成長させられる。

【０１１９】反応室におけるウエハ支持具は、より蒸気
圧の低い超高純度溶融サファイアが適している。原材料
ガスの予熱が容易に行え、かつ大流量のガスが流れてい
る状態でもウエハ面内温度を均一化し易い、すなわちサ
ーマルストレスがほとんど発生しないランプ加熱による
ウエハ直接加熱法は、高品質エピタキシャル層を得るの
に適している。成長時にウエハ表面への紫外線照射は、
エピタキシャル層の品質をさらに向上させる。

【０１２０】分離領域４となるＳｉＯ₂ 層の側壁にはア
モルファスシリコンが堆積している（図２５の工程）、
アモルファスシリコンは固相成長で単結晶化し易いた
め、ＳｉＯ₂ 分離領域４との界面近傍の結晶が非常に優
れたものになる。高抵抗ｎ^- 層５を選択エピタキシャル
成長により形成した後（図２６の工程）、表面濃度１〜
２０×１０¹⁶ｃｍ^-3程度のＰ領域６を、ドープトオキサ
イドからの拡散か、あるいは低ドーズのイオン注入層を
ソースとした拡散により所定の深さまで形成する。ｐ領
域６の深さはたとえば０．６〜１μｍ程度である。

【０１２１】ｐ領域６の厚さと不純物濃度は以下のよう
な考えで決定する。感度を上げようとすれば、ｐ領域６
の不純物濃度を下げてＣｂｅを小さくすることが望まし
い。Ｃｂｅは略々次のように与えられる。 ただし、Ｖｂｉはエミッタ・ベース間拡散電位であり、 で与えられる。ここで、εはシリコン結晶の誘電率、Ｎ
_D はエミッタの不純物濃度、Ｎ_A はベースのエミッタに
隣接する部分の不純物密度、ｎ_i は真性キャリア濃度で
ある。Ｎ_A を小さくするほどＣｂｅは小さくなって、感
度は上昇するが、Ｎ_A をあまり小さくしすぎるとベース
領域が動作状態で完全に空乏化してパンチングスルー状
態になってしまうため、あまり低くは出来ない。ベース
領域が完全に空乏化してパンチングスルー状態にならな
い程度に設定する。

【０１２２】その後、シリコン基板表面に（Ｈ₂ ＋Ｏ
₂ ）ガス系スチーム酸化により数１０Åから数１００Å
程度の厚さの熱酸化膜３を、８００〜９００℃程度の温
度で形成する。その上に、（ＳｉＨ₄ ＋ＮＨ₃ ）系ガス
のＣＶＤで窒化膜（Ｓｉ₃ Ｎ₄）３０２を５００〜１５
００Å程度の厚さで形成する。形成温度は７００〜９０
０℃程度である。ＮＨ₃ ガスも、ＨＣｌガスと並んで通
常入手できる製品は、大量に水分を含んでいる。水分の
多いＮＨ₃ ガスを原材料に使うと、酸素濃度の多い窒化
膜となり、再現性に乏しくなると同時に、その後のＳｉ
Ｏ₂ 膜との選択エッチングで選択比が取れないという結
果を招く。ＮＨ₃ ガスも、少なくとも水分含有量が０．
５ｐｐｍ以下のものにする。水分含有量は少ない程望ま
しいことはいうまでもない。窒化膜３０２の上にさらに
ＰＳＧ膜３００をＣＶＤにより堆積する。ガス系は、た
とえば、（Ｎ₂ ＋ＳｉＨ₄ ＋Ｏ₂ ＋ＰＨ₃ ）を用いて、
３００〜４５０℃程度の温度で２０００〜３０００Å程
度の厚さのＰＳＧ膜をＣＶＤにより堆積する（図２７の
工程）。２度のマスク合わせ工程を含むフォトリソグラ
フィ工程により、ｎ⁺ 領域７上と、リフレッシュ及び読
出しパルス印加電極上に、Ａｓドープのポリシリコン膜
３０４を堆積する。この場合ｐドープのポリシリコン膜
を使ってもよい。たとえば、２回のフォトリソグラフィ
工程により、エミッタ上は、ＰＳＧ膜、Ｓｉ₃ Ｎ₄ 膜、
ＳｉＯ₂ 膜をすべて除去し、リフレッシュおよび読出し
パルス印加電極を設ける部分には下地のＳｉＯ₂ 膜を残
して、ＰＳＧ膜とＳＩ₃ Ｎ₄ 膜のみエッチングする。そ
の後、Ａｓドープのポリシリコンを、（Ｎ₂ ＋ＳｉＨ₄
＋ＡｓＨ₃ ）もしくは（Ｈ₂ ＋ＳｉＨ₄ ＋ＡｓＨ₃ ）ガ
スでＣＶＤ法により堆積する。堆積温度は５５０℃〜７
００℃程度、膜厚は１０００〜２０００Åである。ノン
ドープのポリシリコンをＣＶＤ法で堆積しておいて、そ
の後Ａｓ又はＰを拡散してももちろんよい。エミッタと
リフレッシュ及び読出しパルス印加電極上を除いた他の
部分のポリシリコン膜をマスク合わせフォトリソグラフ
ィ工程の後エッチングで除去する。さらに、ＰＳＧ膜を
エッチングすると、リフトオフによりＰＳＧ膜に堆積し
ていたポリシリコンはセルフアライン的に除去されてし
まう（図２８の工程）。ポリシリコン膜のエッチングは
Ｃ₂ Ｃｌ₂ Ｆ₄ 、（ＣＢｒＦ₃ ＋Ｃｌ₂ ）等のガス系で
エッチングし、Ｓｉ₃ Ｎ₄ 膜はＣＨ₂ Ｆ₂ 等のガスでエ
ッチングする。

【０１２３】次に、ＰＳＧ膜３０５を、すでに述べたよ
うなガス系のＣＶＤ法で堆積した後、マスク合わせ工程
とエッチング工程とにより、リフレッシュパルス及び読
出しパルス電極用ポリシリコン膜上にコンタクトホール
を開ける。こうした状態で、Ａｌ，Ａｌ−Ｓｉ，Ａｌ−
Ｃｕ−Ｓｉ等の金属を真空蒸着もしくはスパッタによっ
て堆積するか、あるいは（ＣＨ₃ ）₃ ＡｌやＡｌＣｌ₃
を原材料ガスとするプラズマＣＶＤ法、あるいはまた上
記原材料ガスのＡｌ−ＣボンドやＡｌ−Ｃｌボンドを直
接光照射により切断する光照射ＣＶＤ法によりＡｌを堆
積する。（ＣＨ₃ ）₃ ＡｌやＡｌＣｌ₃ を原材料ガスと
して上記のようなＣＶＤ法を行なう場合には、大過剰に
水素を流しておく。細くてかつ急峻なコンタクトホール
にＡｌを堆積するには、水分や酸素混入のまったくない
クリーン雰囲気の中で３００〜４００℃膜厚に基板温度
を上げたＣＶＤ法が優れている。図１に示された金属配
線１０のパターニングを終えた後、層間絶縁膜３０６を
ＣＶＤ法で堆積する。３０６は、前述したＰＳＧ膜、あ
るいはＣＶＤ法ＳｉＯ₂ 膜、あるいは耐水性等を考慮す
る必要がある場合には、（ＳｉＨ₄ ＋ＮＨ₃ ）ガス系の
プラズマＣＶＤ法によって形成したＳｉ₃ Ｎ₄ 膜であ
る。Ｓｉ₃ Ｎ₄ 膜中の水素の含有量を低く抑えるために
は、（ＳｉＨ₄ ＋Ｎ₂ ）ガス系でのプラズマＣＶＤ法を
使用する。

【０１２４】プラズマＣＶＤ法によるダメージを現象さ
せ形成されたＳｉ₃ Ｎ₄ 膜の電気的耐圧を大きくし、か
つリーク電流を小さくするには光ＣＶＤ法によるＳｉ₃
Ｎ₄膜がすぐれている。光ＣＶＤ法には２通りの方法が
ある。（ＳｉＨ₄ ＋ＮＨ₃ ＋Ｈｇ）ガス系で外部から水
銀ランプの２５３７Åの紫外線を照射する方法と、（Ｓ
ｉＨ₄ ＋ＮＨ)₃ガス系に水銀ランプの１８４９Åの紫外
線を照射する方法である。いずれも基板温度は１５０〜
３５０℃程度である。

【０１２５】マスク合わせ工程及びエッチング工程によ
り、エミッタ７上のポリシリコンに、絶縁膜３０５，３
０６を貫通したコンタクトホールをリアクティブイオン
エッチングで開けた後、前述した方法でＡｌ，Ａｌ−Ｓ
ｉ，Ａｌ−Ｃｕ−Ｓｉ等の金属を堆積する。この場合に
は、コンタクトホールのアスペクト比が大きいので、Ｃ
ＶＤ法による堆積の方がすぐれている。図１，図２にお
ける金属配線８のパターニングを終えた後、最終パッシ
ベーション膜としてのＳｉ₃ Ｎ₄ 膜あるいはＰＳＧ膜２
をＣＶＤ法により堆積する（図２９）。

【０１２６】この場合も、光ＣＶＤ法による膜がすぐれ
ている。１２は裏面のＡｌ，Ａｌ−Ｓｉ等による金属電
極である。

【０１２７】本発明の光電変換装置の製法には、実に多
彩な工程があり、図２３〜図２９はほんの一例を述べた
に過ぎない。

【０１２８】本発明の光電変換装置の重要な点は、ｐ領
域６とｎ^- 領域５の間及びｐ領域６とｎ⁺ 領域７の間の
リーク電流を如何に小さく抑えるかにある。ｎ^- 領域５
の品質を良好にして暗電流を少なくすることはもちろん
であるが、酸化膜などよりなる分離領域４とｎ^- 領域５
の界面こそが問題である。図２３〜図２９では、そのた
めに、あらかじめ分離領域４の側壁にアモルファスＳｉ
を堆積しておいてエピタキシャル成長を行なう方法を説
明した。この場合には、エピタキシャル成長中に基板Ｓ
ｉからの固相成長でアモルファスＳｉは単結晶化される
わけである。エピタキシャル成長は、８５０℃〜１００
０℃程度と比較的高い温度で行なわれる。そのため、基
板Ｓｉからの固相成長によりアモルファスＳｉが単結晶
化される前に、アモルファスＳｉ中に微結晶が成長し始
めてしまうことが多く、結晶性を悪くする原因になる。
温度が低い方が、固相成長する速度がアモルファスＳｉ
中に微結晶が成長し始める速度より相対的にずっと大き
くなるから、選択エピタキシャル成長を行なう前に、５
５０℃〜７００℃程度の低温処理で、アモルファスＳｉ
を単結晶しておくと、界面の特性は改善される。この
時、基板ＳｉとアモルファスＳｉの間に酸化膜等の層が
あると固相成長の開始が遅れるため、両者の境界にはそ
うした層が含まれないような超高清浄プロセスが必要で
ある。

【０１２９】アモルファスＳｉの固相成長には上述した
ファーナス成長の他に、基板をある程度の温度に保って
おいて、フッシュランプ加熱あるいは赤外線ランプによ
る、たとえば数秒から数１０秒程度のラピッドアニール
技術も有効である。こうした技術を使うときには、Ｓｉ
Ｏ₂ 層側壁に堆積するＳｉは、多結晶でもよい。ただ
し、非常にクリーンなプロセスで堆積し、多結晶体の結
晶粒界に酸素、炭素等の含まれない多結晶Ｓｉにしてお
く必要がある。

【０１３０】こうしたＳｉＯ₂ 側面のＳｉが単結晶化さ
れた後、Ｓｉの選択成長を行うことになる。

【０１３１】ＳｉＯ₂ 分離領域４と高抵抗ｎ^- 領域５界
面のリーク電流がどうしても問題になる時は、高抵抗ｎ
^- 領域５のＳｉＯ₂ 分離領域４に隣接する部分だけ、ｎ
形の不純物濃度を高くしておくとこのリーク電流の問題
はさけられる。たとえば、分離ＳｉＯ₂ 領域４に接触す
るｎ^- 領域５の０．３〜１μｍ程度の厚さの領域だけ、
たとえば１〜１０×１０¹⁶ｃｍ^-3程度にｎ形の不純物濃
度を高くするのである。この構成は比較的容易に形成で
きる。基板１上に略々１μｍ程度熱酸化膜を形成した
後、その上にＣＶＤ法で堆積する。ＳｉＯ₂ 膜をまず所
要の厚さだけ、所定の量のＰを含んだＳｉＯ₂ 膜にして
おく。さらにその上にＳｉＯ₂ をＣＶＤ法で堆積すると
いうことで分離領域４を作っておく。その後の高温プロ
セスで分離領域４中にサンドイッチ状に存在する燐を含
んだＳｉＯ₂ 膜から、燐が高抵抗ｎ^- 領域５中に拡散し
て、界面がもっとも不純物濃度が高いという良好な不純
物分布を作る。

【０１３２】すなわち、図３０のような構造に構成する
わけである。分離領域４が、３層構造に構成されてい
て、３０８は熱酸化膜ＳｉＯ₂ 、３０９は燐を含んだＣ
ＶＤ法ＳｉＯ₂ 膜、３０１はＣＶＤ法ＳｉＯ₂ 膜であ
る。分離領域４に隣接して、ｎ^-領域５中との間に、ｎ
領域３０７が、燐を含んだＳｉＯ₂ 膜３０９からの拡散
で形成される。３０７はセル周辺全部に形成されてい
る。この構造にすると、ベース・コレクタ間容量Ｃｂｃ
は大きくなるが、ベース・コレクタ間リーク電流は激減
する。

【０１３３】図２３〜図２９では、あらかじめ分離用絶
縁領域４を作っておいて、選択エピタキシャル成長を行
なう例について説明したが、基板上に必要な高抵抗ｎ^-
層のエピキタシャル成長をしておいてから、分離領域と
なるべき部分をリアクティブイオンエッチングによりメ
ッシュ状に切り込んで分離領域を形成する、Ｕグループ
分離技術（Ａ．Ｈａｙａｓａｋａ ｅｔ ａｌ，“Ｕ−
ｇｒｏｏｖｅ ｉｓｏｌａｔｉｏｎ ｔｅｃｈｎｉｑｕ
ｅ ｆｏｒ ｈｉｇｈ ｓｐｅｅｄ ｂｉｐｏｌａｒ
ＶＬＳＩ′Ｓ″，Ｔｅｃｈ．Ｄｉｇ．ｏｆ ＩＥＤＭ．
Ｐ．６２，１９８２，参照）を使って行なうことも出来
る。

【０１３４】本発明に係る光電変換装置は、絶縁物より
構成される分離領域に取り囲まれた領域に、その大部分
の領域が半導体ウエハ表面に隣接するベース領域が浮遊
状態になされたバイポーラトランジスタを形成し、浮遊
状態になされたベース領域の電位を薄い絶縁層を介して
前記ベース領域の一部に設けた電極により制御すること
によって、光情報を光電変換する装置である。高不純物
濃度領域よりなるエミッタ領域が、ベース領域の一部に
設けられており、このエミッタは水平スキャンパルスに
より動作するＭＯＳトランジスタに接続されている。前
述した、浮遊ベース領域の一部に薄い絶縁層を介して設
けられた電極は、水平ラインに接続されている。ウエハ
内部に、設けられるコレクタは、基板で構成されること
もあるし、目的によっては反対導電型高抵抗基板に、各
水平ラインごとに分離された高濃度不純物埋込み領域で
構成される場合もある。絶縁層を介して設けられた電極
で、浮遊ベース領域のリフレッシュを行なう時のパルス
電圧に対して、信号を読出す時の印加パルス電圧は実質
的に大きい。実際に、２種類の電圧を待つパルス列を用
いてもよいし、ダブルキャパシタ構造で説明したよう
に、リフレッシュ用ＭＯＳキャパシタ電極の容量Ｃ_oxに
くらべて読出し用ＭＯＳキャパシタ電極の容量Ｃ_oxを大
きくしておいてもよい。リフレッシュパルス印加によ
り、逆バイアス状態になされた浮遊ベース領域に光励起
されたキヤリアを蓄積して光信号に基づいた信号を記憶
させ、該信号読出し時には、ベース・エミッタ間が順方
向に深くバイアスされるように読出し用パルス電圧を印
加して、高速度で信号を読出せるようにしたことが特徴
である。こうした特徴を備えていれば、本発明の光電変
換装置はいかなる構造で実現してもよく、前記の実施例
に述べられた構造に限定されないことはもちろんであ
る。

【０１３５】たとえば、前記の実施例で説明した構造と
導電型がまったく反転した構造でも、もちろん同様であ
る。ただし、この時には印加電圧の極性を完全に反転す
る必要がある。導電型がまったく反転した構造では、領
域はｎ型になる。すなわち、ベースを構成する不純物は
ＡｓやＰになる。ＡｓやＰを含む領域の表面を酸化する
と、ＡｓやＰはＳｉ／ＳｉＯ₂ 界面のＳｉ側にパイルア
ップする。すなわち、ベース内部に表面から内部に向う
強いドリフト電界が生じて、光励起されたホールはただ
ちにベースからコレクタ側に抜け、ベースにはエレクト
ロンが効率よく蓄積される。

【０１３６】ベースがｐ型の場合には、通常使われる不
純物はボロンである。ボロンを含むｐ領域表面を熱酸化
すると、ボロンは酸化膜中に取り込まれるため、Ｓｉ／
ＳｉＯ₂ 界面近傍のＳｉ中におけるボロン濃度はやや内
部のボロン濃度より低くなる。この深さは、酸化膜厚に
もよるが、通常数１００Åである。この界面近傍には、
エレクトロンに対する逆ドリフト電界が生じ、この領域
に光励起されたエレクトロンは、表面に集められる傾向
にある。このままだと、この逆ドリフト電界を生じてい
る領域は不感領域になるが、表面に沿った一部にｎ⁺ 領
域が、本発明の光電変換装置では存在しているため、ｐ
領域のＳｉ／ＳｉＯ₂ 界面に集まったエレクトロンは、
このｎ⁺ 領域に再結合される前に流れ込む。そのため
に、たとえばボロンがＳｉ／ＳｉＯ₂ 界面近傍で減少し
ていて、逆ドリフト電界が生じるような領域が存在して
も、ほとんど不感領域にはならない。むしろ、こうした
領域がＳｉ／ＳｉＯ₂ 界面に存在すると、蓄積されたホ
ールをＳｉ／ＳｉＯ₂ 界面から引き離して内部に存在さ
せるようにするために、ホールが界面で消滅する効果が
無くなり、ｐ層のベースにおけるホール蓄積効果が良好
となり、きわめて望ましい。

【０１３７】なお、本発明に係る光電変換装置は以上述
べた固体撮像装置の外に、たとえば、画像入力装置、フ
ァクシミリ、ワークステイション、デジタル複写機、ワ
ープロ等の画像入力装置、ＯＣＲ、バーコード読取り装
置、カメラ、ビデオカメラ、８ミリカメラ等のオートフ
ォーカス用の光電変換被写体検出装置等にも応用でき
る。

【０１３８】以上説明してきたように、本発明の光電変
換装置は、浮遊状態になされた制御電極領域であるベー
ス領域に光により励起されたキャリアを蓄積するもので
ある。すなわち、Ｂａｓｅ Ｓｔｏｒｅ Ｉｍａｇｅ
Ｓｅｎｓｏｒと呼ばれるべき装置であり、ＢＡＳＩＳと
略称する。

【０１３９】本発明の光電変換装置は、１個のトランジ
スタで１画素を構成できるため高密度化がきわめて容易
であり、同時にその構造からブルーミング、スミアが少
なく、かつ高感度である、そのダイナミックレンジは広
く取れ、内部増幅機能を有するため配線容量によらず大
きな信号電圧を発生するため低録音でかつ周辺回路が容
易になるという特徴を有している。例えば将来の高品質
固体撮像装置として、その工業的価値はきわめて高い。
図１４に、過渡的リフレッシュ動作、蓄積動作、読出し
動作、そして過渡的リフレッシュ動作と巡回するとき
の、エミッタ、ベース、コレクタ各部における電位レベ
ルを表したものを示す。各部位の電圧レベルは外部的に
見た電位であり、内部のポテンシャルレベルとは一部一
致していない所もある。

【０１４０】説明を簡単にするためにエミッタ・ベース
間の拡散電位は除いてある。したがって、図１４でエミ
ッタとベースが同一レベルで表される時には、実際には
エミッタ・ベース間に で与えられる拡散電位が存在するわけである。

【０１４１】図１４において、状態、はリフレッシ
ュ動作を、状態は蓄積動作を、状態、は読出し動
作を、状態はエミッタを接地したときの動作状態をそ
れぞれ示す。また電位レベルは０ボルトを境にして上側
が負、下側が正電位をそれぞれ示す。状態になる前の
ベース電位はゼロボルトであったとし、またコレクタ電
位は状態からまで全て正電位にバイアスされている
ものとする。

【０１４２】上記の一連の動作を図１３のタイミング図
と共に説明する。

【０１４３】図１３の波形６７のごとく、時刻ｔ₁ にお
いて、端子３７に正電圧すなわちリフレッシュ電圧Ｖ_RH
が印加されると、図１４の状態に電位２００のごとく
ベースには、すでに説明した様に なる分圧がかかる。この電位は時刻ｔ₁ からｔ₂ の間に
次第にゼロ電位に向かって減少していき、時刻ｔ₂ で
は、図１４の点線で示した電位２０１となる。この電位
は前に説明した様に、過渡的なリフレッシュモードにお
いて、ベースに残る電位Ｖ_K である。時刻ｔ₂ におい
て、波形６７のごとく、リフレッシュ電圧Ｖ_RHがゼロ電
圧にもどる瞬間にベースに、ベースには なる電圧が前と同様、容量分割により発生するので、ベ
ースは残っていた電圧Ｖ_K と新しく発生した電圧との加
算された電位となる。すなわち、状態において示され
るベース電位２０２であり、これは、 で与えられる。

【０１４４】この様なエミッタに対して逆バイアス状態
において光が入射してくると、この光により発生したホ
ールがベース領域に蓄積されるので、状態のごとく、
入射してくる光の強さに応じてベース電位２０２はベー
ス電位２０３、２０３′、２０３″のごとく次第に正電
位に向って変化する。この光により発生する電圧をＶ_P
とする。

【０１４５】次いで波形６９のごとく、水平ラインに垂
直シフトレジスタより電圧、すなわち、読出し電圧Ｖ_R
が印加されると、ベースには なる電圧が加算されるので、光がまったく照射されない
ときのベース電位２０４は となる。このときの電位２０４は前に説明したごとく、
エミッタに対して０．５〜０．６Ｖ程度順方向にバイア
ス状態になる様に、設定される。また、ベース電位２０
５、２０５′、２０５″はそれぞれ で与えられる。

【０１４６】ベース電位がこの様にエミッタに対して、
順方向バイアスされると、エミッタ側からエレクロンの
注入がおこり、エミッタ電位は次第に正電位方向に動い
ていくことになる。光が照射されなかったときのベース
電位２０４に対するエミッタ電位２０６は、順方向バイ
アスを０．５〜０．６Ｖに設定した時読出しパルス幅が
１〜２μｓ位のとき、約５０〜１００ｍＶ程度であり、
この電圧をＶ_B とすると、エミッタ電位２０７、２０
７′、２０７″は前の例の様に０．１μｓ以上のパルス
幅であれば直線性は十分確保されるので、それぞれＶ_P
＋Ｖ_B 、Ｖ_P ′＋Ｖ_B 、Ｖ_P ″＋Ｖ_B となる。

【０１４７】ある一定の読出し時間の後、波形６９のご
とく読出し電圧Ｖ_R がゼロ電位になった時点で、ベース
には なる電圧が加算されるので、状態のごとくベース電位
は、読出しパルスが印加される前の状態、すなわち逆バ
イアス状態になり、エミッタの電位変化は停止する。す
なわち、このときのベース電位２０８は ベース電位２０９、２０９′、２０９″はそれぞれ、 で与えられる。これは読出しが始まる前の状態とまっ
たく同じである。

【０１４８】この状態において、エミッタ側の光情報
信号が外部へ読出されるわけである。この読出しが終っ
た後、各スイッチングＭＯＳトランジスタ４８、４
８′、４８″が導通状態となり、エミッタが接地されて
状態のごとく、エミッタはゼロ電位となる。これで、
リフレッシュ動作、蓄積動作、読出し動作と一巡し、次
に状態にもどるわけであるが、この時、最初にリフレ
ッシュ動作に入る前は、ベース電位がゼロ電位からスタ
ートしたのに対して、一巡してきた後はベース電位が およびそれに、それぞれＶ_P 、Ｖ_P ′、Ｖ_P ″が加算さ
れた電位に変化していることになる。したがって、この
状態で、リフレッシュ電圧Ｖ_RHが印加されたとしてもベ
ース電位はそれぞれＶ_K 、Ｖ_K ＋Ｖ_P 、Ｖ_K ＋Ｖ_P ′、
Ｖ_K ＋Ｖ_P ″になるだけであり、これでは、ベースに十
分な順方向バイアスがかからず、光の強くあたった所は
順方向バイアス量が大きいので光情報は消えるものの、
光の弱い部分の情報は消えずに残るということが生ずる
ことは図９に示したリフレッシュ動作の計算例から見て
もあきらかである。

【０１４９】この様な現象は過渡的リフレッシュモード
独特のものであり、完全リフレッシュモードでは、ベー
ス電位が必ずゼロ電位になるまで長いリフレッシュ時間
をとるために、この様な問題は生じない。

【０１５０】以上述べたような不具合が生ぜず、かつ高
速リフレッシュが可能な他の実施例について以下に説明
する。今まで述べてきたリフレッシュの方法は、ベース
にＭＯＳキャパシタを通してパルスを印加し、ベース電
位を正電位とすることにより行なっていた。すなわち、
ベースが正電位のとき、ベース・コレクタ間接合ダイオ
ードＤｂｃが、導通状態になり、ホールがベースより流
れだすことにより、ベース電位が接地電位に向かって、
減少していくときの過渡的状態、すなわち過渡的リフレ
ッシュあるいは、ベース電位が完全に接地電位になる完
全リフレッシュを用いていたわけである。ｐベースの場
合には、所定の量のホールがベースから無くなっている
ので、リフレッシュパルスを除去した状態では、ｐベー
スは負に停電し、所定の負電圧になる。

【０１５１】これに対して以下に述べる実施例は、各光
センサセルにＭＯＳトランジスタを負荷して、ベースか
ら光励起によって蓄積されたホールを取りのぞき所定の
負電圧にするという考え方によりリフレッシュを行なう
ことを可能にした光電変換装置に関するものである。

【０１５２】以下図３１〜図３３を用いて、くわしく説
明する。図３１は基本光センサセルを二次元的にいくつ
か配列したときの一部を示す平面図であり、図３２は図
３１のＡＡ´断面図、図３３は、二次元的にいくつかの
基本光センサセルを配置したときの回路構成をそれぞれ
示す図である。

【０１５３】図３１においてエミッタ領域７、読出し用
の垂直ライン８およびこの配線とエミッタ領域７とのコ
ンタクト１９、ｐ領域６、およびＭＯＳキャパシタ９で
構成されている所は図１，図２に示したものとまったく
同じである。ただし、ＭＯＳキャパシタ９は、図１，図
２に示した実施例では読出しおよびリフレッシュの各動
作において共通に使用されているが本実施例では後で述
べるように読出し動作として使用される。

【０１５４】図１〜図３に示した実施例と異なるのは、
各光センサセルにリフレッシュ用のｐチャンネルＭＯＳ
トランジスタが付加されている点である。すなわち図３
２の断面図を見ると明らかな様に光センサセルのｐ領域
６とこのｐ領域６と切り離された所に、拡散、イオン注
入等で形成されたｐ領域２２０、両者の間のｎ型チャン
ネルドープ領域、酸化膜領域３、およびゲート電極２２
１より構成されるｐチャンネルＭＯＳトランジスタが付
加されている。この新しく形成されるｐ領域２２０は、
光センサセルのｐ領域６を形成するとき同時に作られ、
また、各領域間のチャンネルになるｎ型領域は、イオン
注入技術等を用いてソース・ドレイン間がパンチスルー
しない様に、ｎ型の不純物濃度を増加させるチャンネル
ドープがなされる。少々プロセス数は増すが、ｐＭＯＳ
のソース・ドレイン間のパンチスルーを押えるためには
ｐ領域２２０を表面近傍にごく薄く作ることも有効であ
る。

【０１５５】このｐチャンネルＭＯＳトランジスタのゲ
ート２２１は図３１の平面図のごとく、ＭＯＳキャパシ
タ電極９と共通接続され、水平ライン１０を通してパル
スが印加される様構成されている。またｐチャンネルＭ
ＯＳトランジスタのｐ領域すなわちドレイン領域２２０
は水平ライン２２３とコンタクト２２２を介して接続さ
れている。

【０１５６】従って、水平ライン１０と水平ライン２２
３および垂直ライン８は多層配線技術によって形成さ
れ、それぞれの間は、絶縁膜により絶縁されているわけ
である。

【０１５７】図３３は以上で説明した構造をもつ光セン
サセルのベース領域と共通なソース領域、配線１０と共
通接続されたゲート領域をもつｐチャンネルＭＯＳトラ
ンジスタが各光センサセルに付加されていることであ
る。

【０１５８】以下に本実施例の動作について説明する。
光励起によるホールのベースの蓄積動作の前は、図１４
の状態の様にベース領域は負電圧にバイアスされてい
る。また電荷蓄積動作では状態の様に光によって発生
したホールがベース領域に蓄積され、光の強さに応じて
ベースの電位は正の方向に向かって変化していく。この
状態において配線１０を介して、読出しパルス電圧Ｖ_R
が印加されると状態のごとく、ベース電位が正電位に
なされ、ベースに蓄積された情報がエミッタ側に読出さ
れることになる。また読出しパルス電圧Ｖ_R が接地電位
になされた時に状態となり、またエミッタ側から垂直
ラインを通して情報が外部へ出力された後、垂直ライン
の配線８を通してエミッタが接地され状態となるの
は、すでに前に説明した実施例と同じ動作をするわけで
ある。

【０１５９】読出しパルスが配線１０に印加された時、
図３１に示す様に、光センサセル２２４から読出しが行
なわれるが、この時、同時に光センサセル２２４′に接
続されたｐチャンネルＭＯＳトランジスタのゲートにも
同一の読出しパルスが印加される。しかし、この読出し
パルスは正のパルスであり、これによりｐチャンネルＭ
ＯＳトランジスタが導通状態になることはなく、何ら光
センサセル２２４′には影響をおよぼさない。

【０１６０】図１４の状態のごとく、各光センサセル
のベース電位が光の強度に応じて変化している状態にお
いて、配線１０に負のパルスに印加する。この負のパル
スによりｐチャンネルＭＯＳトランジスタは導通状態に
なされ、光センサセル２２４′のベース電位は、配線２
２３に供給されている負の電源電圧を−Ｖ_SRとすると、
−（Ｖ_SR−Ｖ_TH）になる。ただし、−Ｖ_THはｐＭＯＳト
ランジスタのしきい値電圧である。

【図面の簡単な説明】

【図１】本発明の一実施例に係る光センサセルの主要構
造を説明するための平面図である。

【図２】図１の光センサセルのＡＡ′断面図である。

【図３】図１の光センサセルの等価回路図である。

【図４】図１〜図３の光センサセルの読出し動作時の等
価回路図である。

【図５】図１〜図３の光センサセルの読出し時間と読出
し電圧との関係を示すグラフである。

【図６】図１〜図３の光センサセルの蓄積電圧と読出し
時間との関係を示すグラフである。

【図７】図１〜図３の光センサセルのバイアス電圧と読
出し時間との関係を示すグラフである。

【図８】図１〜図３の光センサセルのリフレッシュ動作
時の等価回路図である。

【図９】図１〜図３の光センサセルのリフレッシュ時間
とベース電位との関係を示すグラフである。

【図１０】図１〜図３の光センサセルのリフレッシュ時
間とベース電位との関係を示すグラフである。

【図１１】図１〜図３の光センサセルのリフレッシュ時
間とベース電位との関係を示すグラフである。

【図１２】図１〜図３に示す光センサセルを用いた光電
変換装置の回路図である。

【図１３】図１２の光電変換装置のパルスタイミング図
である。

【図１４】図１２の光電変換装置の各動作時の電位分布
を示すグラフである。

【図１５】図１２の光電変換装置の出力信号に関係する
等価回路図である。

【図１６】図１２の光電変換装置の導通した瞬間からの
出力電圧を時間との関係で示すグラフである。

【図１７】他の光電変換装置を示す回路図である。

【図１８】他の光電変換装置を示す回路図である。

【図１９】他の光電変換装置を示す回路図である。

【図２０】本発明の実施例に係る他の光センサセルの主
要構造を説明するための平面図である。

【図２１】図２０に示す光センサセルを用いた光電変換
装置の回路図である。

【図２２】図２０に示す光センサセルを用いた光電変換
装置の回路図である。

【図２３】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２４】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２５】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２６】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２７】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２８】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図２９】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図３０】本発明の光電変換装置の一製造方法例を示す
ための断面図である。

【図３１】本発明の実施例に係る光センサセル断面図で
ある。

【図３２】図３１の光センサセルのＡＡ′断面図であ
る。

【図３３】図３１の光センサセルの回路構成図である。

【符号の説明】 １ シリコン基板、 ２ ＰＳＧ膜、 ３ 絶縁酸化
膜、 ４ 素子分離領域、 ５ ｎ^- 領域（コレクタ領
域）、 ６ ｐ領域（ベース領域）、 ７，７′ｎ⁺ 領
域（エミッタ領域）、 ８ 配線、 ９ 電極、 １０
配線、 １１ｎ ⁺ 領域、 １２ 電極、 １３ コン
デンサ、 １４ バイポーラトランジスタ、 １５，１
７ 接合容量、 １６，１８ ダイオード、 １９，１
９′コンタクト部、 ２０ 光、 ２８ 垂直ライン、
３０ 光センサセル、 ３１ 水平ライン、 ３２
垂直シフトレジスタ、 ３３，３５ ＭＯＳトランジス
タ、 ３６，３７ 端子、 ３８ 垂直ライン、 ３９
水平シフトレジスタ、 ４０ ＭＯＳトランジスタ、
４１ 出力ライン、 ４２ ＭＯＳトランジスタ、
４３ 端子、 ４４ トランジスタ、 ４４，４５ 負
荷抵抗、 ４６端子、 ４７ 端子、 ４８ ＭＯＳト
ランジスタ、 ４９ 端子、 ６１，６２，６３ 区
間、 ６４ コレクタ電位、 ６７ 波形、 ８０，８
１ 容量、８２，８３ 抵抗、 ８４ 電流源、 １０
０，１０１，１０２ 水平シフトレジスタ、 １１１，
１１２ 出力ライン、 １３８ 垂直ライン、 １４０
ＭＯＳトランジスタ、 １４８ ＭＯＳトランジスタ、
１５０，１５０′ＭＯＳコンデンサ、 １５２，１５
２′ 光センサセル、 ２０２，２０３，２０５ ベー
ス電位、 ２２０ ｐ⁺ 領域、 ２２２，２２５ 配
線、 ２５１ｐ⁺ 領域、 ２５２ ｎ⁺ 領域、 ２５３
配線、 ３００ アモルファスシリコン、 ３０２
窒化膜、 ３０３ ＰＳＧ膜、 ３０４ ポリシリコ
ン、 ３０５ ＰＳＧ膜、 ３０６ 層間絶縁膜。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 同導電型領域よりなる２個の主電極領域
   と該主電極領域と反対導電型の制御電極領域よりなる半
   導体トランジスタの該制御電極領域を、リフレッシュ工
   程において該主電極領域の一方の領域に対して所定の逆
   バイアス動作にするべく、絶縁ゲート型トランジスタの
   主電極領域になるべく配置し、該絶縁ゲート型トランジ
   スタが遮断状態にある状態で、光励起により発生したキ
   ャリアを該制御電極領域に蓄積し、該蓄積されたキャリ
   アにより発生した該制御電極領域の蓄積電圧を読出す工
   程において、該制御電極上に薄い絶縁層を介して設けら
   れた電極に電圧を印加することにより、該制御電極領域
   が該一方の主電極領域に対して順方向にバイアスされる
   べく構成されたことを特徴とする光電変換装置。