JPH06205584A - マルチ高圧電源装置及びその制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 多出力の高圧電源装置を１つのＡ／Ｄコンバ
ータと演算回路により出力可能にする。 【構成】 複数の高電圧出力を並列して出力するマルチ
高圧電源装置であって、各出力から電圧値をフィードバ
ック信号として入力し、その電圧を順次切り換えてＡ／
Ｄコンバータに入力し、各々定められた出力電圧との電
圧差をデジタル値で計算し、この値を各々のオートリロ
ードタイマに入力し、各々デジタル値に対応したパルス
幅のパルス信号を所定の周波数で出力するものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチ高圧電源装置及び
その制御方法に関するものである。

【０００２】

【従来の技術】マルチ高圧電源装置は、各種エレクトロ
ニクス装置の電源として重要となってきている。それ
は、近年のエレクトロニクス装置の機能が高度化し、こ
の装置が外見上１つの製品であっても、内部的には複数
のユニットの組み合わせであるためそれら各ユニットが
各々異なる電圧を必要とするようになってきているため
である。

【０００３】この様な高圧電源装置の一例として特開昭
６４−１２８６２号公報がある。この高圧電源装置は、
出力電圧をＡ／ＤコンバータによりＡ／Ｄ変換し、その
値が要求される出力電圧より高電圧であるか低電圧であ
るかにより、この電源装置に入力する入力電力の出力へ
の供給量を制御し出力電圧の電圧値を一定に保つもので
ある。

【０００４】

【発明が解決しようとする課題】このようなマルチ高圧
電源装置は、複数の出力電圧を出力するために、Ａ／Ｄ
コンバータを複数必要とするので、回路が大きくなり電
源回路の小型化を阻害すると共に電源回路のコストを引
き上げる要因となる。即ち、Ａ／Ｄコンバータはキャパ
シタ或は抵抗等を多数必要とするため、ＩＣ化する際の
高密度化の妨げになるのである。

【０００５】

【課題を解決するための手段】そのため本発明の目的
は、１つのＡ／Ｄコンバータによる出力電圧制御を可能
としたマルチ高圧電源装置を提供することである。本発
明の他の目的は、そのマルチ高圧電源装置を安定して動
作させるための制御方法を提供することである。

【０００６】本発明は、入力した電圧を昇圧する複数の
電圧変換部と前記電圧変換部を各々制御する複数の駆動
信号を出力する制御回路とを有し、複数の高圧電圧を出
力するマルチ高圧電源装置において、前記制御回路は、
前記電圧変換部の各々の出力端子からのフィードバック
信号を入力して順次切り換える第１のスイッチ回路群、
前記第１のスイッチ回路群の出力に接続したＡ／Ｄコン
バータと、出力電圧に対応する予め記憶されたデジタル
値と、該Ａ／Ｄコンバータの出力するデジタル値とを演
算しパルス幅基準値を出力する演算部、前記パルス幅基
準値を入力し所定の周期で該基準値に対応するパルス幅
のパルス信号からなる駆動信号を各々該当する前記電圧
変換部に出力するタイマ回路、前記パルス幅基準値を各
々該当する前記タイマ回路に切り換えて出力する第２の
スイッチ群とから構成されることを特徴とする。

【０００７】本発明は又、トランスを有し複数の高圧電
圧を出力するマルチ高圧電源装置を制御する方法におい
て、入力した電圧を昇圧する前記マルチ高圧電源装置の
複数の電圧変換部からの出力をフィードバック信号とし
て入力するステップと、前記電圧変換部の各々の出力端
子からのフィードバック信号を入力してデジタル値に変
換した後演算し、パルス幅基準値を出力するステップ
と、前記パルス幅基準値を入力しパルス幅が該基準値に
対応するパルス幅であって、パルス周期が前記トランス
の２次巻線の線間容量及び巻線インダクタンス分で決定
される共振周期より大きいパルス信号からなる駆動信号
を出力するステップと、前記駆動信号により前記トラン
スの入力電圧をスイッチングするステップとからなるこ
とを特徴とする。

【０００８】

【作用】本発明は、Ａ／Ｄコンバータに入力するフィー
ドバック信号を切り換える第１のスイッチ群と、第１の
スイッチ群に対応してタイマ回路に出力するパルス幅基
準値を切り換える第２のスイッチ群を有するので、１つ
のＡ／Ｄコンバータで複数の高圧電圧を制御する様作用
する。

【０００９】

【実施例】図１は本発明の第１の実施例を説明するため
のマルチ高圧電源回路の回路図である。

【００１０】マルチ高圧電源装置１５は、第１の電圧例
えば５００Ｖの電圧を出力する電圧変換部１３ａと，第
２の電圧例えば３００Ｖの電圧を出力する電圧変換部１
３ｂと、第３の電圧例えば２００Ｖの電圧を出力する電
圧変換部１３ｃと、これら電圧変換部１３ａ，１３ｂ，
及び１３ｃの出力電圧値が所定の値となるように制御す
る制御回路１とから構成される。

【００１１】制御回路１は、Ａ／Ｄコンバータ２と、演
算部４と、発振回路３とを有する。Ａ／Ｄコンバータ２
は、例えば電圧変換部１３ａの電圧出力端子９ａと接続
され、直流の電圧値を持つフィードバック信号１１ａを
入力しこの電圧値を示すデジタル値に変換する。演算部
４はそのデジタル値と発振回路３が出力するクロック信
号を入力し、発振回路３の周波数でパルス幅が制御され
る駆動信号１０ａ，１０ｂ，及び１０ｃを出力する。

【００１２】制御回路１はこの様にこれら電圧変換部１
３ａ，１３ｂ，及び１３ｃの電圧出力端子９ａ，９ｂ，
及び９ｃの電圧をそれぞれフィードバック信号１１ａ，
１１ｂ，及び１１ｃとして入力し、駆動信号１０ａ，１
０ｂ，及び１０ｃとして各々電圧変換部１３ａ，１３
ｂ，及び１３ｃに出力する。

【００１３】尚、制御回路１に入力する制御信号５ａ，
５ｂ，及び５ｃはそれぞれ駆動信号１０ａ，１０ｂ，及
び１０ｃの出力が有効又は無効となるように制御するイ
ネーブル信号である。

【００１４】電圧変換部１３ａ，１３ｂ，及び１３ｃは
それぞれ同様な回路構成を有する。そのため、電圧変換
部１３ａを代表として説明すれば、電圧変換部１３ａは
トランス６ａ，スイッチ素子７ａ，及び逓倍電圧回路８
ａとから構成される。

【００１５】トランス６ａは所定の電圧の直流を入力す
るための電圧入力端子１２と接続されスイッチ素子７ａ
によりスイッチングされることにより入力電圧を高電圧
に変換し出力する。トランス６ａが出力する電圧値は入
力側のコイルと出力側のコイルの巻線比で決定される。
スイッチ素子７ａは、所定の周期の駆動信号１０ａの制
御によりトランス６ａの入力側に接続されトランス６ａ
の入力側から出力側にエネルギーを伝えると共に、入力
電圧が接続される時間を制限し、トランス６ａが出力す
る電力を調整する。逓倍電圧回路８ａは、トランス６ａ
の出力側に出力された高電圧の脈流を平滑し直流として
出力する。

【００１６】図２は制御回路１の詳細を説明するための
回路図である。図において、制御回路１は、一端が各々
フィードバック信号１１ａ，１１ｂ，及び１１ｃに接続
し他端がワイヤドＯＲすることにより共通に接続された
スイッチ２１ａ，２１ｂ，及び２１ｃと、これらスイッ
チ２１の共通の他端を入力とするＡ／Ｄコンバータ２
と、前述した各電圧変換部１３ａ，１３ｂ，及び１３ｃ
が出力すべき電圧値をデジタル値で格納した電圧値メモ
リ２４ａ，２４ｂ，及び２４ｃと、一端がこの電圧値メ
モリ２４ａ，２４ｂ，及び２４ｃに接続し他端がワイヤ
ドＯＲすることにより共通に接続されたスイッチ２３
ａ，２３ｂ，及び２３ｃと、Ａ／Ｄコンバータ２の出力
及びスイッチ２３の共通の他端と接続されＡ／Ｄコンバ
ータ２が出力するデジタル値と電圧値メモリ２４に記録
された値の差に比例した値が出力されると共に、タイミ
ング信号２５ａ，２５ｂ，及び２５ｃが出力される演算
部４と、一端がワイヤドＯＲして共通に演算部４の出力
に接続されるスイッチ２２ａ，２２ｂ，及び２２ｃと、
各々スイッチ２２ａ，２２ｂ，及び２２ｃの他端に接続
されたオートリロードタイマ２６ａ，２６ｂ，及び２６
ｃと、演算部４及び各オートリロードタイマ２６ａ，２
６ｂ，及び２６ｃにクロック信号を供給する発振回路３
と、オートリロードタイマ２６ａ，２６ｂ及び２６ｃの
出力をそれぞれ一方の入力端子に接続し制御信号５ａ，
５ｂ及び５ｃを他方の入力端子に接続して駆動信号１０
ａ，１０ｂ，及び１０ｃを出力するＡＮＤ回路２７ａ，
２７ｂ，及び２７ｃとから構成される。

【００１７】スイッチ２１ａ，２１ｂ，及び２１ｃ，２
２ａ，２２ｂ，及び２２ｃ，２３ａ，２３ｂ，及び２３
ｃは、演算部４のタイミング回路部２８が出力するタイ
ミング信号２５ａ，２５ｂ，及び２５ｃにより各々対応
するスイッチａ〜ｃのみがオンするよう接続されてい
る。

【００１８】Ａ／Ｄコンバータ２は、例えばスイッチ２
１ａにより選択されたフィードバック信号１１ａを入力
してそのフィードバック信号１１ａの値に対応するデジ
タル値を出力する。演算部４は、タイミング回路部２８
と算術演算部２９とから構成される。算術演算部２９
は、減算器４１及び乗算器４３を有する。減算器４１は
例えば電圧値メモリ２４ａの値からＡ／Ｄコンバータ２
により出力されるデジタル値を減算する。乗算器４３は
減算値に所定の値を乗算しオートリロードタイマ２６ａ
の初期値として出力する。

【００１９】オートリロードタイマ２６ａ，２６ｂ，及
び２６ｃは乗算器４３の出力値を順次デクリメントし０
になるまで論理”Ｈ”を出力する。オートリロードタイ
マ２６ａ，２６ｂ，及び２６ｃは入力した初期値を格納
しておき、発振回路３のクロック信号が入力される毎に
格納された初期値をリロードして所定のパルス幅のパル
ス信号を出力する。すなわち、オートリロードタイマ２
６ａ，２６ｂ，及び２６ｃは、初期値として入力した値
に相当するパルス幅のパルス信号からなる駆動信号１０
ａ，１０ｂ，及び１０ｃを発振回路３の周期で発生す
る。

【００２０】ＡＮＤ回路２７ａ，２７ｂ，及び２７ｃは
イネーブル信号として入力する制御信号５ａ，５ｂ及び
５ｃの論理が”Ｈ”のときのみ駆動信号１０ａ，１０
ｂ，及び１０ｃを出力する。

【００２１】図３は本発明の第１の実施例の動作を説明
するためのタイムチャートである。図３に示すように、
図２に示すタイミング回路部２８は順次タイミング信号
２５ａ，２５ｂ，及び２５ｃを発生する。各タイミング
信号２５ａ，２５ｂ，又は２５ｃは前述したようにスイ
ッチ２１ａ，２１ｂ，又は２１ｃ，スイッチ２２ａ，２
２ｂ，又は２２ｃ，及びスイッチ２３ａ，２３ｂ，又は
２３ｃの各々対応するスイッチのみをオンさせる。

【００２２】今、タイミング信号２５ａの論理が”Ｈ”
となり、スイッチ２１ａ，２２ａ及び２３ａがオンとな
ったものとする。

【００２３】フィードバック信号１１ａの電圧即ち電圧
出力端子９ａの出力が基準電圧の５００Ｖより低い場合
は、図２に示すＡ／Ｄコンバータ２から出力されるデジ
タル値は小さくなるので、減算器４１は電圧値メモリ２
４ａの値とデジタル値の差として大きな値を出力する。
この差はフィードバック信号１１ａの電圧が所望の電圧
５００Ｖに比べどれだけ小さいかを表す値である。この
値を拡大して変化量を大きくするために乗算器４３によ
り乗算し、オートリロードタイマ２６ａの初期値を出力
する。

【００２４】オートリロードタイマ２６ａは上記初期値
を入力し格納する。オートリロードタイマ２６ａは発振
回路３が出力するクロック信号をトリガとして入力され
た初期値を発振回路３のタイミングで読み出し、初期値
をデクリメントしていきその値が０となるまで論理”
Ｈ”を出力する。従って、オートリロードタイマ２６ａ
は入力する初期値が大きい程パルス幅の広いパルス信号
からなる駆動信号１０ａを出力する。即ち、電圧出力端
子９ａの出力電圧が基準電圧５００Ｖより小さければ小
さいほどパルス幅の広い駆動信号１０ａが出力する。オ
ートリロードタイマ２６ａは発振回路３からクロック信
号を入力するたびにこれを繰り返すことにより、初期値
の入力がない場合でも前に格納した初期値を読み出すこ
とにより駆動信号１０ａを自動的に出力し続ける。これ
により、制御回路１はフィードバック信号１１ａの値を
パルス幅変調したパルス出力を行うことが解る。

【００２５】尚、駆動信号１０ａは制御信号５ａが論
理”Ｈ”のときのみ図２に示すＡＮＤ回路２７ａを通し
て出力される。

【００２６】図１に示す電圧変換部１３ａのトランス６
ａは、この制御回路１から出力される駆動信号１５ａの
パルス幅が広いときは入力のオン時間が長くなり、狭い
ときには短くなるため出力側に供給される電力がこの駆
動信号１５ａのパルス幅によって制御できる。従って、
電圧出力端子９ａの出力電圧が５００Ｖより低い場合
は、基準電圧の５００Ｖと出力電圧の差に比例したパル
ス幅の駆動信号１０ａが出力されるため電圧が上昇し５
００Ｖに近付く様制御される。

【００２７】ここで電圧値メモリ２４ａに格納された値
の説明をする。駆動信号１０ａを出力するオートリロー
ドタイマ２７ａの入力となる初期値は、駆動信号１０ａ
のパルス幅と比例するため０になることは好ましくな
い。なぜなら、初期値が０となるとオートリロードタイ
マ２６ａからはパルス信号が出力されなくなり、トラン
ス６ａへの入力が停止してしまうからである。そのため
電圧値メモリ２４ａの値は、フィードバック信号１１ａ
が基準電圧の５００ＶのときにＡ／Ｄコンバータ２によ
り出力されるデジタル値より若干大きく設定し、その差
は乗算器４３及びオートリロードタイマ２６ａを経由し
て駆動電流１０ａとして出力された際に電圧出力端子９
ａの出力を５００Ｖに維持できるよう調整されている。

【００２８】フィードバック信号１１ａの電圧即ち電圧
出力端子９ａの出力電圧が基準電圧の５００Ｖより若干
高い場合は、図２に示すＡ／Ｄコンバータ２から出力さ
れるデジタル値は大きくなるので電圧値メモリ２４ａに
格納された値との差が小さくなり、オートリロードタイ
マ２６ａから出力される駆動信号１０ａのパルス幅を小
さくし、図１に示すトランス６ａの入力のオン時間を短
くすることにより出力側への電力の供給量を減少させ、
電圧出力端子９ａから出力する出力電圧を低下させる。

【００２９】フィードバック信号１１ａの電圧が基準電
圧の５００Ｖより非常に高い場合は、Ａ／Ｄコンバータ
２から出力されるデジタル値は電圧値メモリ２４ａに格
納された値より大きくなる。このとき減算器４１は０を
出力する。オートリロードタイマ２６ａは初期値が０と
なるので、パルス信号を出力しなくなる。これにより出
力電圧は急激に低下することになる。

【００３０】乗算器４３の倍率は、出力のゲインを調整
するものである。倍率を大きくすると、駆動信号１０ａ
のパルス幅の変化量が大きくなるので電力供給の変化量
を大きくし、ゲインを上げることができる。

【００３１】以上の説明はタイミング信号２５ａが有効
である場合であるが、タイミング信号２５ｂ及び２５ｃ
が論理”Ｈ”となった場合も同様である。

【００３２】この様に、本発明の第１の実施例ではフィ
ードバック信号１１ａ，１１ｂ，又は１１ｃ，電圧値メ
モリ２４ａ，２４ｂ，又は２４ｃ，オートリロードタイ
マ２６ａ，２６ｂ，又は２６ｃを選択するスイッチ２
１，２２及び２３を設けると共にそのスイッチ２１，２
２，及び２３のうちの１つを選択するタイミング回路部
２８を設けたので１つのＡ／Ｄコンバータ２や算術演算
部２９で電圧制御を行うことができる。又、自動的に所
定の幅のパルス信号を発生することができるオートリロ
ードタイマ２６を用いているので、Ａ／Ｄコンバータ２
及び算術演算部２９が他のフィードバック信号１１の処
理を行っているときでも、それとは関係なく駆動信号１
０を発生することができるので、複数の電圧出力端子９
を有するマルチ高圧電源装置１５でも１つの制御回路１
による制御が可能である。

【００３３】ここで、発振回路３の発振周期すなわち駆
動信号１０のパルス周期は、トランス６の２次巻線の線
間容量及び巻線インダクタンス分で決定されるトランス
の共振が充分収まってから次の駆動をかけるようにする
ために、上記２次巻線の線間容量及び巻線インダクタン
スによる共振周期より大きくするのが好ましい。

【００３４】次に、本発明の第２の実施例を説明する。
図４は本発明の第２の実施例を説明するためのマルチ高
圧電源回路４０の回路図である。

【００３５】この実施例は、制御回路としてＡ／Ｄコン
バータ５５を内蔵したマイクロプロセッサ５１（以下Ｃ
ＰＵ５１と言う）を用いるものである。この実施例では
トランス６ａ，６ｂ，６ｃ，及び６ｄの駆動時間はプロ
グラムによる計算によって行われる例を示す。同時に、
一つ電圧出力端子から正負両極性の出力電圧を出力する
場合も提示している。

【００３６】図において、マルチ高圧電源回路４０は、
制御信号５ａ及び５ｂとフィードバック信号１１ａ，１
１ｂ，１１ｃ，及び１１ｄとを入力し選択信号８１ａ，
８１ｂ，８１ｃ，及び８１ｄとパルス信号８２ａ及び８
２ｂとを出力するＣＰＵ５１と、これらＣＰＵ５１の出
力８１及び８２を入力し駆動信号８３ａ，８３ｂ，８３
ｃ，及び８３ｄを出力するＡＮＤ回路５９ａ，５９ｂ，
５９ｃ，及び５９ｄと、電源電圧装置６０からの電源の
入力となるトランス６ａ，６ｂ，６ｃ，及び６ｄと、こ
れら駆動信号８３を入力しトランス６ａ，６ｂ，６ｃ，
及び６ｄの入力側電源をオンオフするスイッチ素子７
ａ，７ｂ，７ｃ，及び７ｄと、逓倍電圧回路を構成する
ダイオード６２ａ，６２ｂ，６２ｃ，及び６２ｄと、コ
ンデンサ６３ａ，６３ｂ，６３ｃ，及び６３ｄと、抵抗
６４ａ，６４ｂ，６４ｃ，及び６４ｄと、正電圧検知抵
抗６５ａ，６５ｂ，６７ａ，及び６７ｂと、負電圧検知
抵抗６９ａ，６９ｂ，７０ａ，及び７０ｂを有する。

【００３７】ＣＰＵ５１は第１の実施例の制御回路１に
相当するものである。ＣＰＵ５１は、制御信号５ａ，及
び５ｂを入力する入力ポート５２と、フィードバック信
号１１ａ，１１ｂ，１１ｃ，又は１１ｄを選択的に順次
入力しデジタル値に変換するＡ／Ｄコンバータ５５と、
これら入力値及びデジタル値を格納するレジスタ５７と
を有する。

【００３８】レジスタ５７には予め第１の実施例の電圧
値メモリ２４ａに格納されている値と同様な性格を持つ
値が格納されている。この値は第１の実施例と同様複数
のものを用意しておき、出力する電圧値に応じて切り換
えて用いる他、出力電圧の電圧値を分圧してフィードバ
ックすることにより、出力電圧が所望の電圧値であると
きにフィードバック信号１１として入力する電圧値が例
えば２．５Ｖで一定になるように調整することにより１
つだけの値を用いることもできる。

【００３９】ＣＰＵ５１は演算部５３及びタイマ部５８
を有しレジスタ５７に格納された基準電圧値を表す値か
らＡ／Ｄコンバータ５５により変換されたデジタル値を
減算する。この減算値が第１の実施例のオートリロード
タイマと同様な機能を持つプログラムからなるタイマ部
５８にセットされ所定のパルス幅のパルス信号が出力さ
れる。

【００４０】ＣＰＵ５１が有する出力ポート５６は、Ａ
ＮＤ回路５９ａ，５９ｂ，５９ｃ，及び５９ｄに選択信
号８１ａ，８１ｂ，８１ｃ，及び８１ｄを出力し駆動信
号８３ａ，８３ｂ，８３ｃ，及び８３ｄの出力を有効又
は無効に制御する。

【００４１】以下、本発明の第２の実施例の動作を説明
する。今、ＡＮＤ回路５９ａの出力である駆動信号８３
ａが有効で、所定のパルス幅のパルス信号がスイッチ素
子７ａに供給されているものとする。これにより電源電
圧装置６０の電圧がトランス６ａを介して昇圧され高電
圧が２次コイル側に出力される。出力された電圧はダイ
オード６２ａにより整流され電圧出力端子７３からは正
極性の電圧が出力される。このときの電流経路はコンデ
ンサ６３ａの上端から負荷７５及び抵抗６４ｂを経由し
てコンデンサ６３ａの下端に至るものとなる。これによ
り、抵抗６４ａはこのマルチ高圧電源回路４０の内部負
荷抵抗として作用する。

【００４２】電圧出力端子７３の値は、正電圧検知抵抗
６５ａ及び正電圧検知抵抗６５ｂにより分圧され、ここ
に所望の電圧が印加されたときに２．５Ｖフィードバッ
ク信号１１ａとして帰還される。従って、帰還されたフ
ィードバック信号１１ａが２．５Ｖより大きければ負荷
には所望の電圧より大きい電圧が出力され、小さければ
所望の電圧より小さい電圧が出力されることになる。

【００４３】ＣＰＵ５１は所定のタイミングでこのフィ
ードバック信号１１ａを入力し、Ａ／Ｄコンバータ５５
に入力し、デジタル値に変換し、レジスタ５７に格納す
る。このデジタル値はレジスタ５７の他の領域に格納さ
れている基準電圧値の２．５Ｖを示すデジタル値との間
で減算及び乗算がなされ、結果が第１の実施例と同様に
初期値としてタイマ部５８に入力される。タイマ部５８
は第１の実施例同様に入力された初期値により所定のパ
ルス幅のパルスを出力する。尚、このタイマ部５８は第
１の実施例のオートリロードタイマとは異なり、初期値
の格納は行わず、所定のタイミングでレジスタ５７から
初期値が入力され、パルス信号を出力する。

【００４４】次に、ＡＮＤ回路５９ｂの出力である駆動
信号８３ａが有効であるときについて説明する。このと
きは、電源電圧装置６０の電圧がトランス６ｂを介して
昇圧され高電圧が２次コイル側に出力される。出力され
た電圧はダイオード６２ｂにより整流され電圧出力端子
７３からは負極性の電圧が出力される。このときの電流
経路はコンデンサ６３ｂの下端から負荷７５及び抵抗６
４ａを経由してコンデンサ６３ｂの上端に至るものとな
る。これにより、抵抗６４ｂはこのマルチ高圧電源回路
４０の内部負荷抵抗として作用する。

【００４５】電圧出力端子７３の電圧値は、この負の電
圧値と電源電圧装置６１の正の電圧値との間の電圧との
間で、負電圧検知抵抗６９ａ及び負電圧検知抵抗６９ｂ
により負荷７５に所望の負の極性の電圧が印加されたと
きに＋２．５Ｖのフィードバック信号１１ｂとして帰還
されるように分圧される。従って、帰還されたフィード
バック信号１１ｂが２．５Ｖより大きければ、先程とは
逆に負荷には所望の負方向の電圧より負の方向に小さい
電圧が出力され、小さければ所望の負方向の電圧より負
の方向に大きい電圧が出力されることになる。

【００４６】ＣＰＵ５１は同様にこのフィードバック信
号１１ｂを入力し、Ａ／Ｄコンバータ５５に入力し、デ
ジタル値に変換し、レジスタ５７に格納する。このデジ
タル値はレジスタ５７の他の領域に格納されている基準
電圧値の２．５Ｖを示すデジタル値及び電源電圧装置６
１の電圧値との間で加減算及び乗算がなされ、結果が第
１の実施例と同様に初期値としてタイマ部５８にセット
される。タイマ部５８は第１の実施例と同様に入力され
た初期値により所定のパルス幅のパルスを出力する。

【００４７】以上電圧出力端子７３から出力する場合に
ついて説明したが、電圧出力端子７４から出力をする場
合も同様である。

【００４８】本実施例のＣＰＵ５１のプログラムでは、
制御信号５ａ，５ｂ，５ｃ及び５ｄを送出する側の故障
などによって正負両極性の同時駆動制御信号が出力した
場合でも、予め決定されている優先順位に従って片方の
み駆動するように制御している。

【００４９】又、図４におけるＣＰＵ５１がノイズ又は
外乱により暴走した場合はウォッチドッグタイマ５０に
より監視を行い、暴走を検知した場合はリセット回路５
４によりリセットを行う。このリセット処理は、一旦全
高圧出力を停止し、その後入力ポート５２の状態に合っ
た出力を再度出力する様に制御することによって、暴走
した場合でも復旧可能である。

【００５０】

【発明の効果】以上説明したように、本発明によれば、
出力電圧との誤差をＡ／Ｄコンバータによってデジタル
値として検出し、トランスのインダクタンス特性やキャ
パシタンス特性等のパラメータによらないスイッチング
のタイミングを得ることができ、複数の高電圧を一つの
制御回路によって制御することが可能である。

【００５１】又、制御を行う上での演算をデジタルで行
うようにしたため、マイクロプロセッサによる制御ある
いは制御部のロジックＩＣ化も可能であり、小型化、低
価格化が可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例を説明するためのマルチ
高圧電源回路の回路図である。

【図２】制御回路の詳細を説明するための回路図であ
る。

【図３】本発明の第１の実施例の動作を説明するための
タイムチャートである。

【図４】本発明の第２の実施例を説明するためのマルチ
高圧電源回路の回路図である

【符号の説明】

１ 制御回路 ２ Ａ／Ｄコンバータ ３ 発振回路 ４ 演算部 ５ａ 制御信号 ５ｂ 制御信号 ５ｃ 制御信号 ５ｄ 制御信号 ６ａ トランス ６ｂ トランス ６ｃ トランス ６ｄ トランス ７ａ スイッチ素子 ７ｂ スイッチ素子 ７ｃ スイッチ素子 ７ｄ スイッチ素子 ８ａ 逓倍電圧回路 ８ｂ 逓倍電圧回路 ８ｃ 逓倍電圧回路 ９ａ 電圧出力端子 ９ｂ 電圧出力端子 ９ｃ 電圧出力端子 １０ａ 駆動信号 １０ｂ 駆動信号 １０ｃ 駆動信号 １１ａ フィードバック信号 １１ｂ フィードバック信号 １１ｃ フィードバック信号 １１ｄ フィードバック信号 １２ 電圧入力端子 １３ａ 電圧変換部 １３ｂ 電圧変換部１３ｃ 電圧変換部 １５ マルチ高圧電源装置 ２１ａ スイッチ ２１ｂ スイッチ ２１ｃ スイッチ ２２ａ スイッチ ２２ｂ スイッチ ２２ｃ スイッチ ２３ａ スイッチ ２３ｂ スイッチ ２３ｃ スイッチ ２４ａ 電圧値メモリ ２４ｂ 電圧値メモリ ２４ｃ 電圧値メモリ ２５ａ タイミング信号 ２５ｂ タイミング信号 ２５ｃ タイミング信号 ２６ａ オートリロードタイマ ２６ｂ オートリロードタイマ ２６ｃ オートリロードタイマ ２７ａ ＡＮＤ回路 ２７ｂ ＡＮＤ回路 ２７ｃ ＡＮＤ回路 ２８ タイミング回路部 ２９ 算術演算部 ４０ マルチ高圧電源回路 ４１ 減算器 ４３ 乗算器 ５０ ウォッチドッグタイマ ５１ ＣＰＵ ５２ 入力ポート ５３ 演算部 ５４ リセット回路 ５５ Ａ／Ｄコンバータ ５６ 出力ポート ５７ レジスタ ５８ タイマ部 ５９ａ ＡＮＤ回路 ５９ｂ ＡＮＤ回路 ５９ｃ ＡＮＤ回路 ５９ｄ ＡＮＤ回路 ６０ 電源電圧装置 ６１ 電源電圧装置 ６２ａ ダイオード ６２ｂ ダイオード ６２ｃ ダイオード ６２ｄ ダイオード ６３ａ コンデンサ ６３ｂ コンデンサ ６３ｃ コンデンサ ６３ｄ コンデンサ ６４ａ 抵抗 ６４ｂ 抵抗 ６４ｃ 抵抗 ６４ｄ 抵抗 ６５ａ 正電圧検知抵抗 ６５ｂ 正電圧検知抵抗 ６７ａ 正電圧検知抵抗６７ｂ 正電圧検知抵抗 ６９ａ 負電圧検知抵抗 ６９ｂ 負電圧検知抵抗 ７０ａ 負電圧検知抵抗 ７０ｂ 負電圧検知抵抗 ７３ 電圧出力端子 ７４ 電圧出力端子 ８１ａ 選択信号 ８１ｂ 選択信号 ８１ｃ 選択信号 ８１ｄ 選択信号 ８２ａ パルス信号 ８２ｂ パルス信号 ８３ａ 駆動信号 ８３ｂ 駆動信号 ８３ｃ 駆動信号 ８３ｄ 駆動信号

フロントページの続き (72)発明者 大久保 岳彦 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力した電圧を昇圧する複数の電圧変換
   部と、前記電圧変換部を各々制御する複数の駆動信号を
   出力する制御回路とを有し、複数の高圧電圧を出力する
   マルチ高圧電源装置において、 前記制御回路は、 前記電圧変換部の各々の出力端子からのフィードバック
   信号を入力して順次切り換える第１のスイッチ回路群
   と、 前記第１のスイッチ回路群の出力に接続したＡ／Ｄコン
   バータと、 出力電圧に対応する予め記憶されたデジタル値と、該Ａ
   ／Ｄコンバータの出力するデジタル値とを演算しパルス
   幅基準値を出力する演算部と、 前記パルス幅基準値を入力し所定の周期で該基準値に対
   応するパルス幅のパルス信号からなる駆動信号を各々該
   当する前記電圧変換部に出力するタイマ回路と、 前記パルス幅基準値を各々該当する前記タイマ回路に切
   り換えて出力する第２のスイッチ群とから構成されるこ
   とを特徴とするマルチ高圧電源装置。
2. 【請求項２】 前記タイマ回路はオートリロードタイマ
   である請求項１記載のマルチ高圧電源装置。
3. 【請求項３】 前記記憶されたデジタル値は、各々出力
   される電圧値に対応するデジタル値である請求項１記載
   のマルチ高圧電源装置。
4. 【請求項４】 前記フィードバック信号は前記出力電圧
   は分圧されて各々所定の電圧に変換された値であり、前
   記記憶されたデジタル値は各フィードバック信号につい
   て共通な値である請求項１記載のマルチ高圧電源装置。
5. 【請求項５】 前記制御回路はマイクロプロセッサによ
   り構成されている請求項１記載のマルチ高圧電源装置。
6. 【請求項６】 トランスを有し複数の高圧電圧を出力す
   るマルチ高圧電源装置を制御する方法において、 入力した電圧を昇圧する前記マルチ高圧電源装置の複数
   の電圧変換部からの出力をフィードバック信号として入
   力するステップと、 前記電圧変換部の各々の出力端子からのフィードバック
   信号を入力してデジタル値に変換した後演算し、パルス
   幅基準値を出力するステップと、 前記パルス幅基準値を入力しパルス幅が該基準値に対応
   するパルス幅であって、パルス周期が前記トランスの２
   次巻線の線間容量及び巻線インダクタンス分で決定され
   る共振周期より大きいパルス信号からなる駆動信号を出
   力するステップと、 前記駆動信号により前記トランスの入力電圧をスイッチ
   ングするステップとからなるマルチ高圧電源装置の制御
   方法。