JP3583866B2 - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP3583866B2 JP3583866B2 JP20845196A JP20845196A JP3583866B2 JP 3583866 B2 JP3583866 B2 JP 3583866B2 JP 20845196 A JP20845196 A JP 20845196A JP 20845196 A JP20845196 A JP 20845196A JP 3583866 B2 JP3583866 B2 JP 3583866B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switch
- power supply
- switching transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Keying Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源回路に関するものであり、電源回路の電源の供給をオンオフするためのスイッチに関するものである。
【０００２】
【従来の技術】
一般に電源回路の構成は、図６に示されるような構成である。即ち、１は電源コンセント、２は整流平滑回路、３は電源の供給をオンオフするスイッチ回路、４は負荷回路である。
【０００３】
この電源回路に於いて、電源コンセント１から入力された商用電源電圧を整流平滑回路２で整流し、平滑して直流（ＤＣ）電圧とする。そして、スイッチ回路３を介して、負荷回路４へ供給されるわけである。この時、スイッチ回路３はスイッチ制御信号により、オンオフされるので、ＤＣ電圧は、このスイッチ回路３により負荷回路４へ供給されるか否かが決まる。尚、このスイッチ制御信号は、機器の内部から発生されるものであっても良いし、機器の外部から発生されるものでも良い。
【０００４】
ところで、このスイッチ回路３の具体的な構成は図３に示されるようなものであった。即ち、図３において、１１はＤＣ電圧が入力される入力端子、１２は負荷回路４へ出力する出力端子、１３はスイッチ制御信号が入力されるスイッチ制御端子、Ｃ１は入力側のコンデンサ、ＴＲ１はスイッチングトランジスタ、ＴＲ２はスイッチングトランジスタを駆動する駆動トランジスタ、Ｒ１は電流制限用抵抗、Ｒ２、Ｒ３、Ｒ４は抵抗、Ｃ２は負荷側のコンデンサである。
【０００５】
次に、動作を説明する。まず、スイッチ回路３をオンさせるスイッチ制御信号が入力される場合を考えると、スイッチ制御端子１３に“Ｈ”の信号が入力され、その“Ｈ”信号により駆動トランジスタＴＲ２がオンしてスイッチングトランジスタＴＲ１をオンする。これによって、入力端子１１に供給されていたＤＣ電圧は、スイッチングトランジスタＴＲ１を介して、出力端子１２へ出力される。
【０００６】
ここで、負荷回路４にコンデンサＣ２がある場合、このようなスイッチング回路３は図５のような波形となる。即ち、スイッチングトランジスタＴＲ１をオンすると、コンデンサＣ２には、充電のためにスイッチングトランジスタＴＲ１のコレクタからピーク値の高いコレクタ電流（突入電流）が流れる。
【０００７】
さらに、スイッチ制御端子１３側には、図４に示されるような抵抗Ｒ５及びコンデンサＣ３からなる時定数回路を設ける構成が考えもある。このような構成では、信号入力端子１３に“Ｈ”のスイッチ制御信号が入力されると時定数回路は、遅延回路としての機能として働き、駆動トランジスタＴＲ２をオンする時間を遅延させる。そして、スイッチングトランジスタＴＲ１をオンさせるタイミングを遅らせて、信号入力端子１４が“Ｈ”になったと同時にスイッチングトランジスタＴＲ１をオンしないようにする。
【０００８】
このように構成したスイッチ回路３でも、上述したコンデンサＣ２に流れる突入電流を防止することができない。
【０００９】
従って、スイッチングトランジスタＴＲ１には、コンデンサＣ２に充電しようとするピークの高い突入電流が流れようとするので、この突入電流によりスイッチングトランジスタＴＲ１が破壊されてしまう恐れがある。
【００１０】
そのため、スイッチングトランジスタＴＲ１の電流定格を通常の定格値よりも大きく選定しなければならない。
【００１１】
更に、従来のこの方式では、急激な電圧変化のために入力側の電源電圧が一瞬低下する場合があり、これがノイズとなって悪影響を与える場合がある。
【００１２】
【発明が解決しようとする課題】
本願は、上述した点に鑑みなされたものであり、電源回路のスイッチング素子としてＦＥＴを使用して、このＦＥＴのゲート電圧を緩やかに変化させて急激な突入電流が流れないようにすることを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、直流電圧を発生する直流電圧発生回路と、その直流電圧の供給をオン／オフするためのスイッチ回路と、そのスイッチ回路の出力に接続された負荷回路からなる電源回路において、
前記スイッチ回路は、直流電圧のオン／オフするためのスイッチ信号を入力する入力端子と、その入力端子からスイッチ信号を緩やかに上昇させる時定数回路と、その時定数回路からの出力がベースに供給される駆動トランジスタと、その駆動トランジスタのコレクタ側と接続され、ゲート電圧を制御されてドレイン電流が制御される直流電圧と負荷回路との間に接続されたＦＥＴスイッチングトランジスタとから構成されることを特徴とする電源回路である。
【００１４】
【発明の実施の形態】
以下、本発明のスイッチ回路の具体的な実施例を図１に示す。まず、図１において、 Ｃ１は入力側のコンデンサ、 Ｃ２は負荷側のコンデンサＴＲ１１はＦＥＴのスイッチングトランジスタ、ＴＲ１２は駆動トランジスタ、Ｒ１は電流制限用抵抗、Ｄ１１は電圧制限用ツエナーダイオード、Ｒ２，Ｒ３，Ｒ４は抵抗、１５はコンデンサＣ１３，抵抗Ｒ１５，Ｒ１６，ダイオードＤ１２からなる時定数回路、１１は入力端子、１２は出力端子、１４信号入力端子である。
【００１５】
次に動作を説明する。信号入力端子１４に電源をオンとする信号“Ｈ”が入力されると、時定数回路１５は駆動トランジスタＴＲ１２のベース電流を僅かずつ増加させるように動作する。従来技術の時定数回路はスイッチングトランジスタＴＲ１のオンタイミングを遅延させるのが目的であり、本願発明の時定数回路とは目的が異なる。
【００１６】
そして、駆動トランジスタＴＲ１２のベース電流は僅かずつ上昇して、スイッチングトランジスタＴＲ１１のゲート電圧を緩やかに下降させる。これにより、ゲート電圧に応じたドレイン電流（制限された電流）が流れて、コンデンサＣ２を緩やかに上昇させる。このドレイン電流の動作を図２に示す。
【００１７】
尚、スイッチングトランジスタＴＲ１１は、スイッチング素子としてＪタイプのＦＥＴを使用すればよい。また、時定数回路１５のダイオードＤ１２と抵抗１６はコンデンサＣ１３の放電用として使用される。
【００１８】
【発明の効果】
本発明によれば、スイッチ回路がオンしたとき、突入電流を制御して緩やかに変化させることができるため、過大なピーク電流によるスイッチング素子の破壊を防ぐことができる。更に、定常時に必要な定格電力よりも少し大きい程度の定格のＦＥＴを選定することが可能となる。
【００１９】
また、急激な電流変化がないため、入力側の電源電圧が一瞬低下してノイズを発生するといった悪影響を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例の電源回路のスイッチ回路を示す図。
【図２】本発明の動作波形を示す図。
【図３】従来技術のスイッチ回路を示す図。
【図４】従来技術の突入電流を防止する対策回路。
【図５】従来技術の動作波形図。
【図６】従来技術の電源回路のブロック図。
【符号の説明】
１１ 入力端子
１２ 出力端子
１４ 信号入力端子
１５ 時定数回路
ＴＲ１１ スイッチングトランジスタ
ＴＲ１２ 駆動トランジスタ
Ｃ１ コンデンサ
Ｃ２ コンデンサ
Ｃ１３ コンデンサ
Ｒ１ 抵抗
Ｒ２ 抵抗
Ｒ３ 抵抗
Ｒ４ 抵抗
Ｒ１５ 抵抗
Ｒ１６ 抵抗
Ｄ１１ ツエナーダイオード
Ｄ１２ ダイオード
【発明の属する技術分野】
本発明は、電源回路に関するものであり、電源回路の電源の供給をオンオフするためのスイッチに関するものである。
【０００２】
【従来の技術】
一般に電源回路の構成は、図６に示されるような構成である。即ち、１は電源コンセント、２は整流平滑回路、３は電源の供給をオンオフするスイッチ回路、４は負荷回路である。
【０００３】
この電源回路に於いて、電源コンセント１から入力された商用電源電圧を整流平滑回路２で整流し、平滑して直流（ＤＣ）電圧とする。そして、スイッチ回路３を介して、負荷回路４へ供給されるわけである。この時、スイッチ回路３はスイッチ制御信号により、オンオフされるので、ＤＣ電圧は、このスイッチ回路３により負荷回路４へ供給されるか否かが決まる。尚、このスイッチ制御信号は、機器の内部から発生されるものであっても良いし、機器の外部から発生されるものでも良い。
【０００４】
ところで、このスイッチ回路３の具体的な構成は図３に示されるようなものであった。即ち、図３において、１１はＤＣ電圧が入力される入力端子、１２は負荷回路４へ出力する出力端子、１３はスイッチ制御信号が入力されるスイッチ制御端子、Ｃ１は入力側のコンデンサ、ＴＲ１はスイッチングトランジスタ、ＴＲ２はスイッチングトランジスタを駆動する駆動トランジスタ、Ｒ１は電流制限用抵抗、Ｒ２、Ｒ３、Ｒ４は抵抗、Ｃ２は負荷側のコンデンサである。
【０００５】
次に、動作を説明する。まず、スイッチ回路３をオンさせるスイッチ制御信号が入力される場合を考えると、スイッチ制御端子１３に“Ｈ”の信号が入力され、その“Ｈ”信号により駆動トランジスタＴＲ２がオンしてスイッチングトランジスタＴＲ１をオンする。これによって、入力端子１１に供給されていたＤＣ電圧は、スイッチングトランジスタＴＲ１を介して、出力端子１２へ出力される。
【０００６】
ここで、負荷回路４にコンデンサＣ２がある場合、このようなスイッチング回路３は図５のような波形となる。即ち、スイッチングトランジスタＴＲ１をオンすると、コンデンサＣ２には、充電のためにスイッチングトランジスタＴＲ１のコレクタからピーク値の高いコレクタ電流（突入電流）が流れる。
【０００７】
さらに、スイッチ制御端子１３側には、図４に示されるような抵抗Ｒ５及びコンデンサＣ３からなる時定数回路を設ける構成が考えもある。このような構成では、信号入力端子１３に“Ｈ”のスイッチ制御信号が入力されると時定数回路は、遅延回路としての機能として働き、駆動トランジスタＴＲ２をオンする時間を遅延させる。そして、スイッチングトランジスタＴＲ１をオンさせるタイミングを遅らせて、信号入力端子１４が“Ｈ”になったと同時にスイッチングトランジスタＴＲ１をオンしないようにする。
【０００８】
このように構成したスイッチ回路３でも、上述したコンデンサＣ２に流れる突入電流を防止することができない。
【０００９】
従って、スイッチングトランジスタＴＲ１には、コンデンサＣ２に充電しようとするピークの高い突入電流が流れようとするので、この突入電流によりスイッチングトランジスタＴＲ１が破壊されてしまう恐れがある。
【００１０】
そのため、スイッチングトランジスタＴＲ１の電流定格を通常の定格値よりも大きく選定しなければならない。
【００１１】
更に、従来のこの方式では、急激な電圧変化のために入力側の電源電圧が一瞬低下する場合があり、これがノイズとなって悪影響を与える場合がある。
【００１２】
【発明が解決しようとする課題】
本願は、上述した点に鑑みなされたものであり、電源回路のスイッチング素子としてＦＥＴを使用して、このＦＥＴのゲート電圧を緩やかに変化させて急激な突入電流が流れないようにすることを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、直流電圧を発生する直流電圧発生回路と、その直流電圧の供給をオン／オフするためのスイッチ回路と、そのスイッチ回路の出力に接続された負荷回路からなる電源回路において、
前記スイッチ回路は、直流電圧のオン／オフするためのスイッチ信号を入力する入力端子と、その入力端子からスイッチ信号を緩やかに上昇させる時定数回路と、その時定数回路からの出力がベースに供給される駆動トランジスタと、その駆動トランジスタのコレクタ側と接続され、ゲート電圧を制御されてドレイン電流が制御される直流電圧と負荷回路との間に接続されたＦＥＴスイッチングトランジスタとから構成されることを特徴とする電源回路である。
【００１４】
【発明の実施の形態】
以下、本発明のスイッチ回路の具体的な実施例を図１に示す。まず、図１において、 Ｃ１は入力側のコンデンサ、 Ｃ２は負荷側のコンデンサＴＲ１１はＦＥＴのスイッチングトランジスタ、ＴＲ１２は駆動トランジスタ、Ｒ１は電流制限用抵抗、Ｄ１１は電圧制限用ツエナーダイオード、Ｒ２，Ｒ３，Ｒ４は抵抗、１５はコンデンサＣ１３，抵抗Ｒ１５，Ｒ１６，ダイオードＤ１２からなる時定数回路、１１は入力端子、１２は出力端子、１４信号入力端子である。
【００１５】
次に動作を説明する。信号入力端子１４に電源をオンとする信号“Ｈ”が入力されると、時定数回路１５は駆動トランジスタＴＲ１２のベース電流を僅かずつ増加させるように動作する。従来技術の時定数回路はスイッチングトランジスタＴＲ１のオンタイミングを遅延させるのが目的であり、本願発明の時定数回路とは目的が異なる。
【００１６】
そして、駆動トランジスタＴＲ１２のベース電流は僅かずつ上昇して、スイッチングトランジスタＴＲ１１のゲート電圧を緩やかに下降させる。これにより、ゲート電圧に応じたドレイン電流（制限された電流）が流れて、コンデンサＣ２を緩やかに上昇させる。このドレイン電流の動作を図２に示す。
【００１７】
尚、スイッチングトランジスタＴＲ１１は、スイッチング素子としてＪタイプのＦＥＴを使用すればよい。また、時定数回路１５のダイオードＤ１２と抵抗１６はコンデンサＣ１３の放電用として使用される。
【００１８】
【発明の効果】
本発明によれば、スイッチ回路がオンしたとき、突入電流を制御して緩やかに変化させることができるため、過大なピーク電流によるスイッチング素子の破壊を防ぐことができる。更に、定常時に必要な定格電力よりも少し大きい程度の定格のＦＥＴを選定することが可能となる。
【００１９】
また、急激な電流変化がないため、入力側の電源電圧が一瞬低下してノイズを発生するといった悪影響を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例の電源回路のスイッチ回路を示す図。
【図２】本発明の動作波形を示す図。
【図３】従来技術のスイッチ回路を示す図。
【図４】従来技術の突入電流を防止する対策回路。
【図５】従来技術の動作波形図。
【図６】従来技術の電源回路のブロック図。
【符号の説明】
１１ 入力端子
１２ 出力端子
１４ 信号入力端子
１５ 時定数回路
ＴＲ１１ スイッチングトランジスタ
ＴＲ１２ 駆動トランジスタ
Ｃ１ コンデンサ
Ｃ２ コンデンサ
Ｃ１３ コンデンサ
Ｒ１ 抵抗
Ｒ２ 抵抗
Ｒ３ 抵抗
Ｒ４ 抵抗
Ｒ１５ 抵抗
Ｒ１６ 抵抗
Ｄ１１ ツエナーダイオード
Ｄ１２ ダイオード
Claims (1)
- 直流電圧を発生する直流電圧発生回路と、その直流電圧の供給をオン／オフするためのスイッチ回路と、そのスイッチ回路の出力に接続された負荷回路からなる電源回路において、
前記スイッチ回路は、直流電圧のオン／オフするためのスイッチ信号を入力する入力端子と、その入力端子からスイッチ信号を緩やかに上昇させる時定数回路と、その時定数回路からの出力がベースに供給される駆動トランジスタと、その駆動トランジスタのコレクタ側と接続され、ゲート電圧を制御されてドレイン電流が制御される直流電圧と負荷回路との間に接続されたＦＥＴスイッチングトランジスタとから構成されることを特徴とする電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20845196A JP3583866B2 (ja) | 1996-08-07 | 1996-08-07 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20845196A JP3583866B2 (ja) | 1996-08-07 | 1996-08-07 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1055729A JPH1055729A (ja) | 1998-02-24 |
| JP3583866B2 true JP3583866B2 (ja) | 2004-11-04 |
Family
ID=16556422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20845196A Expired - Fee Related JP3583866B2 (ja) | 1996-08-07 | 1996-08-07 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3583866B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3842061B2 (ja) * | 2001-03-26 | 2006-11-08 | 矢崎総業株式会社 | 負荷駆動装置 |
| JP7200823B2 (ja) * | 2019-05-15 | 2023-01-10 | 株式会社オートネットワーク技術研究所 | 電圧レギュレータ及び車載用のバックアップ電源 |
-
1996
- 1996-08-07 JP JP20845196A patent/JP3583866B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1055729A (ja) | 1998-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0442771A (ja) | 高効率型ｄｃ／ｄｃコンバータ | |
| JP3583866B2 (ja) | 電源回路 | |
| US6661209B2 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
| JP3344479B2 (ja) | チョッパ型スイッチング電源 | |
| JPH08331839A (ja) | 電源回路 | |
| JP3826804B2 (ja) | ２重化電源システム | |
| TWI810295B (zh) | 積體電路、諧振電力轉換器及用於操作電力轉換器之方法 | |
| JP4251259B2 (ja) | スイッチング電源装置 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JPH0898393A (ja) | 直流電源装置 | |
| JP3447106B2 (ja) | 半導体スイッチ回路 | |
| JPH0937545A (ja) | 電源回路 | |
| KR100333304B1 (ko) | 스위칭 전원회로의 웨이크업 회로 | |
| KR100221455B1 (ko) | 스위칭 로스 저감 전원장치 | |
| KR0177990B1 (ko) | 턴오프 오동작 방지 스위칭 제어회로 | |
| JPH06327149A (ja) | 電源回路 | |
| JP2002199730A (ja) | 直流電源装置 | |
| JPH10341576A (ja) | リンギングチョークコンバータ | |
| JP2500989Y2 (ja) | スイッチング電源 | |
| KR19990011225A (ko) | 전원공급장치의 주파수변환회로 | |
| JPH08280172A (ja) | スイッチング電源装置のダミー負荷回路 | |
| JPH05161354A (ja) | 電源回路 | |
| JPH10191634A (ja) | 電源回路 | |
| JP3142431B2 (ja) | リンギングチョークコンバータ | |
| JPH06261553A (ja) | Ｄｃ−ａｃインバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040730 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |