JP3447106B2 - 半導体スイッチ回路 - Google Patents
半導体スイッチ回路Info
- Publication number
- JP3447106B2 JP3447106B2 JP06848694A JP6848694A JP3447106B2 JP 3447106 B2 JP3447106 B2 JP 3447106B2 JP 06848694 A JP06848694 A JP 06848694A JP 6848694 A JP6848694 A JP 6848694A JP 3447106 B2 JP3447106 B2 JP 3447106B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- semiconductor switch
- voltage
- switch circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 239000003990 capacitor Substances 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、スイッチング電源の２
次側整流平滑回路に挿入される半導体スイッチ回路に関
するものである。 【０００２】 【従来の技術】従来、スイッチング電源の２次側整流出
力に挿入されている半導体スイッチ回路の基本回路は図
２に示される。図２の動作原理は、他の出力系Ｖｃｃが
立ち上がり、スイッチＳがＯＮするとコンデンサＣへの
充電電流により、第２のトランジスタＱ２がＯＮして、
半導体スイッチ素子Ｑ１がＯＮとなり、ツェナーダイオ
ードＤＺ２で設定される電圧が出力されるものである。 【０００３】 【発明が解決しようとする課題】上述の従来回路は、他
の出力系ＶｃｃのスイッチＳがＯＮするとコンデンサＣ
を通じて、第２のトランジスタＱ２のベースに次式で表
されるコンデンサ電流が流れる。 【０００４】 【数１】 式（１）の様子を図に表したのが、図４の下図「コンデ
ンサ電流ｉｃの時間ｔの特性図」である。コンデンサ電
流ｉｃが第２のトランジスタＱ２のベースに流れると、
第２のトランジスタＱ２がＯＮになるため半導体スイッ
チ素子Ｑ１がＯＮして、半導体スイッチ回路の入力電圧
ＶINが出力され、その出力電圧ＶOUT は図４の上図のよ
うな曲線を描いて立ち上がることになる。従来回路の場
合、出力電圧ＶOUT が設定電圧ＶＤＺ２を超えてもコン
デンサ電流ｉｃが第２のトランジスタＱ２のベースに流
れ続けるから、この間第２のトランジスタＱ２はインピ
ーダンス制御出来ずＯＮの状態にあるため半導体スイッ
チ素子Ｑ１もＯＮの状態で制御されないため、半導体ス
イッチ回路の出力には入力電圧ＶINが現れ、コンデンサ
電流ｉｃ＝０となる時間ｔ２になって初めて、出力電圧
ＶOUT の検出用の第３のトランジスタＱ３による第２の
トランジスタＱ２へのインピーダンス制御が働くことに
なるので、図４のように出力電圧ＶOUT は設定電圧ＶＤ
Ｚ２を超え、オーバーシュートするという欠点があっ
た。 【０００５】 【課題を解決するための手段】本発明は、上述の課題を
解消したものであり、図１のように、出力電圧ＶＯＵＴ
が設定電圧ＶＤＺ１を超えた時ｔ１以後、コンデンサ電
流ｉｃが第２のトランジスタＱ２に流れないようにする
ことにより、出力電圧ＶＯＵＴが設定電圧ＶＤＺ２を超
えないようにするスイッチ回路である。すなわち、半導
体スイッチ素子Ｑ１と、これをオン・オフ制御する第２
のトランジスタＱ２と、この第２のトランジスタＱ２の
バイアス電圧を変化させて半導体スイッチ素子Ｑ１のイ
ンピーダンスを変化させ、半導体スイッチ回路の出力電
圧を安定化させ得る第３のトランジスタＱ３とを接続
し、この第３のトランジスタＱ３のベースに出力電圧を
検出するツェナーダイオードＤＺ２を接続し、さらに第
２のトランジスタＱ２のベースにコンデンサＣと抵抗Ｒ
９の直列回路が他の出力系Ｖｃｃと接続され、出力系Ｖ
ｃｃの立ち上がりまたはスイッチＳによって半導体スイ
ッチ素子Ｑ１がＯＮする半導体スイッチ回路において、
第２のトランジスタＱ２のベースと、コンデンサＣと抵
抗Ｒ９の直列回路との間に、ダイオードＤ１がコンデン
サの充電電流の流れる方向に接続され、このダイオード
Ｄ１のアノードに第４のトランジスタＱ４を接続し、半
導体スイッチ回路の出力電圧が設定電圧ＶＤＺ１以上に
なると、この第４のトランジスタＱ４がＯＮして第２の
トランジスタＱ２へのコンデンサＣの充電電流を遮断す
るように接続してなり、かつツェナーダイオードＤＺ
１、ＤＺ２の電圧がＶＤＺ２＞ＶＤＺ１であることを特
徴とする半導体スイッチ回路である。 【０００６】 【作用】本発明は、上述のように構成されているので、
以下のからのステップで出力電圧がオーバーシュー
トすることなしに安定化されることを説明する。スイ
ッチング電源が起動して、他の出力系Ｖｃｃが立ち上が
るとスイッチＳ（スイッチ機能含む）がＯＮする。ス
イッチＳがＯＮすると、式（１）で表されるコンデンサ
Ｃの充電電流が第２のトランジスタＱ２のベースに流
れ、第２のトランジスタＱ２がＯＮする。第２のトラ
ンジスタＱ２がＯＮすると、半導体スイッチ素子Ｑ１が
ＯＮして、半導体スイッチ回路の出力電圧ＶＯＵＴが立
ち上がる。設定電圧ＶＤＺ１を超えるまでは、半導体ス
イッチ素子Ｑ１のインピーダンスは無視できるから、出
力電圧ＶＯＵＴは、ほぼ入力電圧ＶＩＮに等しい。出
力電圧ＶＯＵＴが設定電圧ＶＤＺ１を超えると、ツェナ
ーダイオードＤＺ１がＯＮして第４のトランジスタＱ４
のベースにツェナー電流が流れ、第４のトランジスタＱ
４がＯＮして、第２のトランジスタＱ２へのコンデンサ
電流ｉｃが遮断される。（ｔ１時）コンデンサ電流ｉ
ｃが遮断されると、第２のトランジスタＱ２はツェナー
ダイオードＤＺ１からのツェナー電流によってＯＮの状
態を続けるため、さらに、出力電圧ＶＯＵＴが上昇す
る。さらに出力電圧ＶＯＵＴが上昇して、ツェナーダ
イオードＤＺ２の電圧ＶＤＺ２を超えると、第３のトラ
ンジスタＱ３のインピーダンスが変化して、第２のトラ
ンジスタＱ２のバイアス電圧が下がり、第２のトランジ
スタＱ２のインピーダンスが大きくなり、半導体スイッ
チ素子Ｑ１のインピーダンスが制御されて、出力電圧Ｖ
ＯＵＴは設定電圧ＶＤＺ２をオーバーシュートすること
なく安定化される。 【０００７】 【実施例】本発明の実施例の基本回路を図１に示す。図
２の従来回路との違いは、一点鎖線で囲んだ回路Ｋが追
加されたものである。図１において設定電圧ＶＤＺ１
（ツェナーダイオードＤＺ１の電圧）を出力電圧ＶOUT
が超えると回路Ｋ中の第４のトランジスタＱ１がＯＮし
てコンデンサ電流ｉｃを遮断し、出力電圧検出用の第３
のトランジスタＱ３によって第２のトランジスタＱ２の
バイアス電圧を変えることが出来るようになり、半導体
スイッチ素子Ｑ１のインピーダンスを制御できるため、
出力電圧ＶOUT を図３のようにオーバーシュートするこ
となしに安定化することができる。 【０００８】尚、上述の説明は、説明を容易にするため
に半導体スイッチ素子Ｑ１としてＦＥＴを用いた回路で
説明したがスイッチ素子をトランジスタに置き換えても
同様の効果が得られた。 【０００９】 【発明の効果】本発明は、上述の半導体スイッチ回路に
より、出力電圧が設定電圧を超えてオーバーシュートす
ることなく安定な特性が得られ、特性向上の効果があ
る。
次側整流平滑回路に挿入される半導体スイッチ回路に関
するものである。 【０００２】 【従来の技術】従来、スイッチング電源の２次側整流出
力に挿入されている半導体スイッチ回路の基本回路は図
２に示される。図２の動作原理は、他の出力系Ｖｃｃが
立ち上がり、スイッチＳがＯＮするとコンデンサＣへの
充電電流により、第２のトランジスタＱ２がＯＮして、
半導体スイッチ素子Ｑ１がＯＮとなり、ツェナーダイオ
ードＤＺ２で設定される電圧が出力されるものである。 【０００３】 【発明が解決しようとする課題】上述の従来回路は、他
の出力系ＶｃｃのスイッチＳがＯＮするとコンデンサＣ
を通じて、第２のトランジスタＱ２のベースに次式で表
されるコンデンサ電流が流れる。 【０００４】 【数１】 式（１）の様子を図に表したのが、図４の下図「コンデ
ンサ電流ｉｃの時間ｔの特性図」である。コンデンサ電
流ｉｃが第２のトランジスタＱ２のベースに流れると、
第２のトランジスタＱ２がＯＮになるため半導体スイッ
チ素子Ｑ１がＯＮして、半導体スイッチ回路の入力電圧
ＶINが出力され、その出力電圧ＶOUT は図４の上図のよ
うな曲線を描いて立ち上がることになる。従来回路の場
合、出力電圧ＶOUT が設定電圧ＶＤＺ２を超えてもコン
デンサ電流ｉｃが第２のトランジスタＱ２のベースに流
れ続けるから、この間第２のトランジスタＱ２はインピ
ーダンス制御出来ずＯＮの状態にあるため半導体スイッ
チ素子Ｑ１もＯＮの状態で制御されないため、半導体ス
イッチ回路の出力には入力電圧ＶINが現れ、コンデンサ
電流ｉｃ＝０となる時間ｔ２になって初めて、出力電圧
ＶOUT の検出用の第３のトランジスタＱ３による第２の
トランジスタＱ２へのインピーダンス制御が働くことに
なるので、図４のように出力電圧ＶOUT は設定電圧ＶＤ
Ｚ２を超え、オーバーシュートするという欠点があっ
た。 【０００５】 【課題を解決するための手段】本発明は、上述の課題を
解消したものであり、図１のように、出力電圧ＶＯＵＴ
が設定電圧ＶＤＺ１を超えた時ｔ１以後、コンデンサ電
流ｉｃが第２のトランジスタＱ２に流れないようにする
ことにより、出力電圧ＶＯＵＴが設定電圧ＶＤＺ２を超
えないようにするスイッチ回路である。すなわち、半導
体スイッチ素子Ｑ１と、これをオン・オフ制御する第２
のトランジスタＱ２と、この第２のトランジスタＱ２の
バイアス電圧を変化させて半導体スイッチ素子Ｑ１のイ
ンピーダンスを変化させ、半導体スイッチ回路の出力電
圧を安定化させ得る第３のトランジスタＱ３とを接続
し、この第３のトランジスタＱ３のベースに出力電圧を
検出するツェナーダイオードＤＺ２を接続し、さらに第
２のトランジスタＱ２のベースにコンデンサＣと抵抗Ｒ
９の直列回路が他の出力系Ｖｃｃと接続され、出力系Ｖ
ｃｃの立ち上がりまたはスイッチＳによって半導体スイ
ッチ素子Ｑ１がＯＮする半導体スイッチ回路において、
第２のトランジスタＱ２のベースと、コンデンサＣと抵
抗Ｒ９の直列回路との間に、ダイオードＤ１がコンデン
サの充電電流の流れる方向に接続され、このダイオード
Ｄ１のアノードに第４のトランジスタＱ４を接続し、半
導体スイッチ回路の出力電圧が設定電圧ＶＤＺ１以上に
なると、この第４のトランジスタＱ４がＯＮして第２の
トランジスタＱ２へのコンデンサＣの充電電流を遮断す
るように接続してなり、かつツェナーダイオードＤＺ
１、ＤＺ２の電圧がＶＤＺ２＞ＶＤＺ１であることを特
徴とする半導体スイッチ回路である。 【０００６】 【作用】本発明は、上述のように構成されているので、
以下のからのステップで出力電圧がオーバーシュー
トすることなしに安定化されることを説明する。スイ
ッチング電源が起動して、他の出力系Ｖｃｃが立ち上が
るとスイッチＳ（スイッチ機能含む）がＯＮする。ス
イッチＳがＯＮすると、式（１）で表されるコンデンサ
Ｃの充電電流が第２のトランジスタＱ２のベースに流
れ、第２のトランジスタＱ２がＯＮする。第２のトラ
ンジスタＱ２がＯＮすると、半導体スイッチ素子Ｑ１が
ＯＮして、半導体スイッチ回路の出力電圧ＶＯＵＴが立
ち上がる。設定電圧ＶＤＺ１を超えるまでは、半導体ス
イッチ素子Ｑ１のインピーダンスは無視できるから、出
力電圧ＶＯＵＴは、ほぼ入力電圧ＶＩＮに等しい。出
力電圧ＶＯＵＴが設定電圧ＶＤＺ１を超えると、ツェナ
ーダイオードＤＺ１がＯＮして第４のトランジスタＱ４
のベースにツェナー電流が流れ、第４のトランジスタＱ
４がＯＮして、第２のトランジスタＱ２へのコンデンサ
電流ｉｃが遮断される。（ｔ１時）コンデンサ電流ｉ
ｃが遮断されると、第２のトランジスタＱ２はツェナー
ダイオードＤＺ１からのツェナー電流によってＯＮの状
態を続けるため、さらに、出力電圧ＶＯＵＴが上昇す
る。さらに出力電圧ＶＯＵＴが上昇して、ツェナーダ
イオードＤＺ２の電圧ＶＤＺ２を超えると、第３のトラ
ンジスタＱ３のインピーダンスが変化して、第２のトラ
ンジスタＱ２のバイアス電圧が下がり、第２のトランジ
スタＱ２のインピーダンスが大きくなり、半導体スイッ
チ素子Ｑ１のインピーダンスが制御されて、出力電圧Ｖ
ＯＵＴは設定電圧ＶＤＺ２をオーバーシュートすること
なく安定化される。 【０００７】 【実施例】本発明の実施例の基本回路を図１に示す。図
２の従来回路との違いは、一点鎖線で囲んだ回路Ｋが追
加されたものである。図１において設定電圧ＶＤＺ１
（ツェナーダイオードＤＺ１の電圧）を出力電圧ＶOUT
が超えると回路Ｋ中の第４のトランジスタＱ１がＯＮし
てコンデンサ電流ｉｃを遮断し、出力電圧検出用の第３
のトランジスタＱ３によって第２のトランジスタＱ２の
バイアス電圧を変えることが出来るようになり、半導体
スイッチ素子Ｑ１のインピーダンスを制御できるため、
出力電圧ＶOUT を図３のようにオーバーシュートするこ
となしに安定化することができる。 【０００８】尚、上述の説明は、説明を容易にするため
に半導体スイッチ素子Ｑ１としてＦＥＴを用いた回路で
説明したがスイッチ素子をトランジスタに置き換えても
同様の効果が得られた。 【０００９】 【発明の効果】本発明は、上述の半導体スイッチ回路に
より、出力電圧が設定電圧を超えてオーバーシュートす
ることなく安定な特性が得られ、特性向上の効果があ
る。
【図面の簡単な説明】
【図１】本発明の半導体スイッチ回路に係わる一実施例
の基本回路図である。 【図２】従来の半導体スイッチ回路図である。 【図３】本発明に係わる半導体スイッチ回路の出力電圧
及びコンデンサ電流の時間特性図である。 【図４】従来の半導体スイッチ回路の出力電圧及びコン
デンサ電流の時間特性図である。 【符号の説明】 Ｑ１：半導体スイッチ素子（ＦＥＴ又はトランジスタ） Ｑ２：トランジスタ Ｑ３：トランジスタ Ｑ４：トランジスタ Ｄ１：ダイオード ＤＺ１：ツェナーダイオード ＤＺ２：ツェナーダイオード Ｃ：コンデンサ Ｒ１：抵抗器 Ｒ２：抵抗器 Ｒ３：抵抗器 Ｒ４：抵抗器 Ｒ５：抵抗器 Ｒ６：抵抗器 Ｒ７：抵抗器 Ｒ８：抵抗器 Ｒ９：抵抗器 Ｒ１０：抵抗器 Ｒ１１：抵抗器 Ｓ：スイッチ素子 Ｖｃｃ：他の出力系の電圧 Ｋ：本発明の要部の回路
の基本回路図である。 【図２】従来の半導体スイッチ回路図である。 【図３】本発明に係わる半導体スイッチ回路の出力電圧
及びコンデンサ電流の時間特性図である。 【図４】従来の半導体スイッチ回路の出力電圧及びコン
デンサ電流の時間特性図である。 【符号の説明】 Ｑ１：半導体スイッチ素子（ＦＥＴ又はトランジスタ） Ｑ２：トランジスタ Ｑ３：トランジスタ Ｑ４：トランジスタ Ｄ１：ダイオード ＤＺ１：ツェナーダイオード ＤＺ２：ツェナーダイオード Ｃ：コンデンサ Ｒ１：抵抗器 Ｒ２：抵抗器 Ｒ３：抵抗器 Ｒ４：抵抗器 Ｒ５：抵抗器 Ｒ６：抵抗器 Ｒ７：抵抗器 Ｒ８：抵抗器 Ｒ９：抵抗器 Ｒ１０：抵抗器 Ｒ１１：抵抗器 Ｓ：スイッチ素子 Ｖｃｃ：他の出力系の電圧 Ｋ：本発明の要部の回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭57−69427（ＪＰ，Ａ)
実開 昭60−153688（ＪＰ，Ｕ)
実開 平１−123482（ＪＰ，Ｕ)
実開 昭56−1213（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 1/445,1/56,1/613,1/618
H02M 1/00 - 1/30
H02M 3/00 - 3/44
H03K 17/00 - 17/70
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 半導体スイッチ素子Ｑ１と、これをオン
・オフ制御する第２のトランジスタＱ２と、この第２の
トランジスタＱ２のバイアス電圧を変化させて半導体ス
イッチ素子Ｑ１のインピーダンスを変化させ、半導体ス
イッチ回路の出力電圧を安定化させ得る第３のトランジ
スタＱ３とを接続し、この第３のトランジスタＱ３のベ
ースに出力電圧を検出するツェナーダイオードＤＺ２を
接続し、さらに、第２のトランジスタＱ２のベースにコ
ンデンサＣと抵抗Ｒ９の直列回路が他の出力系Ｖｃｃと
接続され、出力系Ｖｃｃの立ち上がりまたはスイッチＳ
によって半導体スイッチ素子Ｑ１がオンする半導体スイ
ッチ回路において、 第２のトランジスタＱ２のベースと、コンデンサＣと抵
抗Ｒ９の直列回路との間に、ダイオードＤ１がコンデン
サの充電電流の流れる方向に接続され、このダイオード
Ｄ１のアノードに第４のトランジスタＱ４を接続し、半
導体スイッチ回路の出力電圧が設定電圧ＶＤＺ１以上に
なると、この第４のトランジスタＱ４がオンして、第２
のトランジスタＱ２へのコンデンサＣの充電電流を遮断
するように接続してなり、かつツェナーダイオードＤＺ
１、ＤＺ２の電圧がＶＤＺ２＞ＶＤＺ１であることを特
徴とする半導体スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06848694A JP3447106B2 (ja) | 1994-04-06 | 1994-04-06 | 半導体スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06848694A JP3447106B2 (ja) | 1994-04-06 | 1994-04-06 | 半導体スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07281772A JPH07281772A (ja) | 1995-10-27 |
| JP3447106B2 true JP3447106B2 (ja) | 2003-09-16 |
Family
ID=13375072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06848694A Expired - Fee Related JP3447106B2 (ja) | 1994-04-06 | 1994-04-06 | 半導体スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447106B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4991336B2 (ja) * | 2007-02-15 | 2012-08-01 | 三洋電機株式会社 | 調整回路 |
| RU2667475C1 (ru) * | 2017-05-18 | 2018-09-20 | Акционерное общество "Ордена Трудового Красного Знамени Всероссийский научно-исследовательский институт радиоаппаратуры" (АО "ВНИИРА") | Стабилизатор напряжения аппаратуры электропитания посадочного радиолокатора |
| JP7200823B2 (ja) * | 2019-05-15 | 2023-01-10 | 株式会社オートネットワーク技術研究所 | 電圧レギュレータ及び車載用のバックアップ電源 |
-
1994
- 1994-04-06 JP JP06848694A patent/JP3447106B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07281772A (ja) | 1995-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100731393B1 (ko) | 스위칭 레귤레이터 | |
| JP3510652B2 (ja) | ３端子スィッチングモード給電集積回路 | |
| JP4972112B2 (ja) | 低雑音感度を維持しつつ高パルス幅変調を生成するスイッチ・モード電源のための方法および装置 | |
| US20040178776A1 (en) | Method of forming a power supply system and structure therefor | |
| US7619450B2 (en) | Start-up circuit for providing a start-up voltage to an application circuit | |
| US6285566B1 (en) | RCC power supply with remote disabling of oscillation frequency control | |
| EP1552596B1 (en) | Capacitively coupled power supply | |
| US5587650A (en) | High precision switching regulator circuit | |
| US6912140B2 (en) | Switching power supply | |
| JP3447106B2 (ja) | 半導体スイッチ回路 | |
| KR100791654B1 (ko) | 전류 소스 회로 및 집적 회로 | |
| JPH05176541A (ja) | 補助電源回路 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JP2794665B2 (ja) | コンバータ型直流電源の保護装置 | |
| JPS63277471A (ja) | 多出力スイッチング電源装置 | |
| JP3177979B2 (ja) | ３端子レギュレータの直列運転立上回路 | |
| JPH0119590Y2 (ja) | ||
| KR0134704Y1 (ko) | 전원공급장치의 출력전압 안정화 회로 | |
| KR0129031Y1 (ko) | 과전류 보호회로 | |
| JPH043592Y2 (ja) | ||
| JPH1055729A (ja) | 電源回路 | |
| CN111799998A (zh) | 一种适用于高压电子设备的变换器 | |
| JPH063451Y2 (ja) | 電流供給回路 | |
| JPH04222456A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH02261049A (ja) | スイッチングレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |