JPH0119590Y2 - - Google Patents

Info

Publication number
JPH0119590Y2
JPH0119590Y2 JP1982086329U JP8632982U JPH0119590Y2 JP H0119590 Y2 JPH0119590 Y2 JP H0119590Y2 JP 1982086329 U JP1982086329 U JP 1982086329U JP 8632982 U JP8632982 U JP 8632982U JP H0119590 Y2 JPH0119590 Y2 JP H0119590Y2
Authority
JP
Japan
Prior art keywords
voltage
output
transistor
switching transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982086329U
Other languages
English (en)
Other versions
JPS58193779U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8632982U priority Critical patent/JPS58193779U/ja
Publication of JPS58193779U publication Critical patent/JPS58193779U/ja
Application granted granted Critical
Publication of JPH0119590Y2 publication Critical patent/JPH0119590Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】 本考案はスイツチングトランジスタ回路に関
し、特に直流入力をスイツチングする際にパルス
幅制御して所定電圧の直流出力を得るようにした
スイツチング型定電圧電源回路に適用するもので
ある。
この種の定電圧電源回路として従来第1図の構
成のものが提案されている。第1図において、1
は整流回路で、商用電源に接続された電源プラグ
2から電源スイツチ3及びフユーズ4を介して入
力された交流入力をラインフイルタ5を介して受
けて全波整流し、平滑コンデンサ6の両端に直流
入力S1を得る。この直流入力S1はトランス7
の一次巻線8及びスイツチングトランジスタ9の
直列回路に接続され、トランジスタ9がオンのと
き一次巻線8を通じて直流電流を流してエネルギ
ーを蓄積させ、その後トランジスタ9がオフにな
つたとき一次巻線8に蓄積されたエネルギーを並
列に接続された抵抗10及びコンデンサ11の直
列回路を通じて放電させ、かくしてトランス7の
二次巻線12にトランジスタ9のオン時間に対応
する大きさの交流出力S2を生じさせる。このト
ランス7の二次出力S2はダイオード13とコン
デンサ14、チヨークコイル15、コンデンサ1
6でなるフイルタとによつて直流化して出力端子
17に直流出力S3として送出する。
この出力端子17に送出された直流出力S3の
電圧は抵抗21,22,23によつて分圧されて
誤差増幅器24に比較入力として与えられ、基準
電源25の出力S4と比較され、その差に相当す
る誤差出力S5がホトカプラ26を介して電圧−
パルス幅変換回路27に第1の比較入力として与
えられる。この電圧−パルス幅変換回路27には
のこぎり波発生回路28において発生される所定
周波数ののこぎり波出力S6が第2の比較入力と
して入力され、第2の比較入力S6が第1の比較
入力S4より上昇したとき立上るパルスでなる駆
動制御出力S7がスイツチングトランジスタ9の
ドライバ回路29に与えられる。
ここで直流出力S3の電圧レベルが例えば所定
電圧より高くなれば電圧−パルス幅変換回路27
の第1の比較入力のレベルが高くなることにより
駆動制御出力S7の立上りデユーテイが小さくな
り、かくしてドライバ回路29を介してスイツチ
ングトランジスタ9のオン区間を短かくして直流
出力S3の電圧レベルを所定電圧に戻すようにな
されている。
しかるに電圧−パルス幅変換回路27、のこぎ
り波発生回路28、ドライバ回路29にはトラン
ス7の三次巻線30、ダイオード31、コンデン
サ32である定電圧電源33から得られる定電圧
出力によつて駆動されると共に、電源プラグ2か
ら電源スイツチ3及びフユーズ4を介して入力さ
れた交流入力をトランス35、ダイオード36、
コンデンサ37でなる電源変動検出回路38の出
力によつて変更制御され、かくして交流入力の変
動に対しても定電圧制御できるようになされてい
る。
ドライバ回路29は第2図に示すように、電圧
−パルス幅変換回路27の出力パルスS7によつ
てこれが高い電圧レベルに立上つたときオン動作
するNPNトランジスタ41と、これによりその
コレクタに接続された分圧抵抗42及び43でな
る分圧抵抗回路(定電圧電源ライン44に接続さ
れている)に得られる分圧電圧出力が立下つたと
きオン動作するPNP駆動トランジスタ45とを
有し、駆動トランジスタ45のコレクタをスイツ
チングトランジスタ9のベースに直結することに
より、コレクタに接続された負荷抵抗46(トラ
ンジスタ41のエミツタと共にアースライン47
に接続されている)の両端に生ずる降下電圧が高
い電圧レベルに立上つたときこの抵抗46の両端
電圧がスイツチングトランジスタ9のベース及び
エミツタ間に与えられてこのスイツチングトラン
ジスタ9をオン動作させる。
これに対してドライバ回路29は電圧−パルス
幅変換回路27の出力パルスS7が低い電圧レベ
ルに立下つたとき順次、トランジスタ41をオ
フ、駆動トランジスタ45をオフ動作させてスイ
ツチングトランジスタ9に低い電圧レベルの駆動
出力S8を送出し、これによりスイツチングトラ
ンジスタ9をオフ動作させる。
ところで第2図のようにトランジスタ41及び
45を用いてスイツチングトランジスタ9に対す
る駆動出力S8を作るドライバ回路29を用いる
場合、スイツチングトランジスタ9に直結された
後段の駆動トランジスタ45を通じて流れるベー
ス電流IBは周囲の温度が上昇するに従つて第3図
の曲線IBで示すように低下して行く温度特性を呈
するのに対して、スイツチングトランジスタ9の
パラメータhFEは曲線hFEで示すように上昇して行
く温度特性を呈する。
しかるにスイツチングトランジスタ9の電力損
失PLOSSはベース電流IBを上昇させて行くと(hFE
を一定にした状態で)、第4図に示すようにベー
ス電流IBが所定の範囲Wに入るまで低下し続け、
この範囲Wに入るとほぼ一定の最小値になり、こ
の範囲Wを越えると上昇し続ける。換言すれば、
電力損失PLOSSが最小値になる範囲Wをはずれる
と電力損失PLOSSは急激に大きくなることになる。
ここで一般に言つて最小値範囲Wが広いトランジ
スタは電力損失PLOSSが比較的大きく、逆に最小
値範囲Wが狭いトランジスタは電力損失PLOSS
比較的小さいが、最小値範囲Wが広いトランジス
タの方が使い易いため電力損失が大きい問題があ
るにもかかわらず多用されている。
因みに第3図において上述したようにトランジ
スタ9のパラメータhFEは温度の変化に応じて大
きく変化するが、このようにパラメータhFEが例
えばhFE=15からhFE=10に変化すると、ベース電
流IBに対する電力損失PLOSSの実線図示の曲線hFE
=15が点線図示の曲線hFE=10のように平行移動
するように変化する。従つて温度が大きく変化し
たように場合にはベース電流IBの値の選定の仕方
によつては電力損失PLOSSの最小値範囲Wからは
ずれて電力損失PLOSSが極端に増大し、場合によ
つてはトランジスタ9が破壊するおそれがある
(高温側に変化する場合又は低温側に変化する場
合いずれにおいても)。このような事態を避ける
ため従来は最小値範囲Wの広いトランジスタを使
用することが多かつたが、かくすると電力損失
PLOSSの最小値が比較的大きいトランジスタを使
用することになり、低損失の電源回路を得るにつ
き問題があつた。
本考案は以上の点を考慮してなされたもので、
スイツチングトランジスタ9として電力損失
PLOSSの最小値範囲Wが比較的狭いトランジスタ
を用いても温度変化によつてベース電流IB−電力
損失PLOSS曲線の平行移動が生じてもこれに応じ
てベース電流IBを変化させることにより、電力損
失PLOSSの値を最小値に維持できるようにしたも
のである。
以下本考案の一実施例を第2図との対応部分に
同一符号を附して示す第5図について詳述しよ
う。この場合は第2図において分圧抵抗回路を構
成する分圧抵抗42及び43の間に例えばサーミ
スタ51でなる感温抵抗素子及び抵抗52の並列
回路53を介挿し、この並列回路53と抵抗42
との接続中点P1が後段の駆動トランジスタ45
のベースに接続されている。
第5図の構成において、温度が上昇して行くと
スイツチングトランジスタ9のパラメータhFE
第6図の曲線hFEに示すように上昇して行く。こ
れと同時にサーミスタ51は温度の上昇に応じて
抵抗値を減少して行くため、接続中点P1の電圧
は温度の上昇に応じて上昇して行く。因に、接続
中点P1に得られる分圧電圧(従つて分圧抵抗回
路の分圧電圧出力)は、実用上温度変化に応動し
ない不感温性の抵抗43,42及び53の抵抗値
と、感温抵抗素子51の抵抗値との比によつて決
まる。従つて後段の駆動トランジスタ45を流れ
るベース電流IBは第6図の曲線IBで示すように温
度の上昇に応じて小さくなつて行く。
この変化を電力損失PLOSSとの関係で見れば、
温度の上昇に従つてパラメータhFEが大きくなる
ことにより第4図の曲線が曲線hFE=10から曲線
hFE=15の方向にベース電流IBが小さくなる方向
に平行移動して行く。しかるにこのとき第5図の
場合は同時にベース電流IBが小さくなり結局スイ
ツチングトランジスタ9の電力損失PLOSSは最小
値範囲W又はその近傍の値になる。このように大
きな温度変化があつたためにベース電流IB−電力
損失PLOSSが大きく平行移動しても、これに応じ
て電力損失PLOSSが常に最小値又はこれに近い値
になるようにベース電流IBが変化する。従つてス
イツチングトランジスタ9が破損に到るのを回避
させ得る。
第7図は本考案の他の実施例を示すもので、第
5図の場合は前段のトランジスタ41がオン動作
したとき電源電圧+VDを分圧して後段の駆動ト
ランジスタ45のベースにオン制御信号を与える
ようになつているので、電源電圧+VDが変化す
れば後段の駆動トランジスタ45のベース電圧が
変化する影響を受け、また前段のトランジスタ4
1がオフ時にエミツタに接続された抵抗55、駆
動トランジスタ45のエミツタ−ベース、抵抗5
1及び52、抵抗43を通るループの全抵抗が大
きいためスイツチング速度を高めるにつき一定の
制限があつた。第7図の場合これらの問題を有効
に解決したものである。
すなわち第7図の場合第5図のサーミスタ51
及び抵抗52の並列回路を除去してこれに代えリ
ニア動作するNPNトランジスタ56を介挿し、
そのコレクタの電圧を後段の駆動トランジスタ4
5のベースに与えると共に、基準電圧VREF及び接
地ライン47間で接続された抵抗57とサーミス
タ58でなる感温抵抗素子との直列回路の接続中
点P2の電圧をトランジスタ56のベースに与え
る。
第7図の構成によれば、温度の上昇によりサー
ミスタ58の抵抗値が低下して行けばトランジス
タ56のベースの電圧が低下することによりその
コレクタ−エミツタ間のインピーダンスが高くな
つて行く。従つて後段の駆動トランジスタ45の
ベースの電圧が高くなつて行くことによりこの駆
動トランジスタ45を流れるベース電流IBが小さ
くなつて行き、かくして第6図の曲線と同じ変化
を得ることができ、依つて第4図について上述し
たと同様の破損防止効果を得ることができる。因
に、接続中点P2に得られる分圧電圧は、不感温
性の抵抗57の抵抗値と、感温抵抗素子58の抵
抗値との比によつて決まり、また抵抗分圧回路の
出力として駆動トランジスタ45のベースに与え
られる分圧電圧出力は接続中点P2の分圧電圧に
対応する値になる。
かくするにつき第7図の構成によれば、サーミ
スタ58の抵抗値の変化に基づいてトランジスタ
56のベースに与えられる電圧は電源電圧+VD
の変化の影響を受けない。また前段のトランジス
タ41のオフ時に抵抗55、後段の駆動トランジ
スタ45のエミツタ−ベース、抵抗43を通るル
ープの全抵抗を小さくできるので、その分スイツ
チング速度を早くすることができる。さらに全体
としての構成をIC化し易くできる。
以上のように本考案に依れば、温度の変化に基
づいてパラメータhFEが変化することによりスイ
ツチングトランジスタ9のベース電流IB−電力損
失PLOSS曲線が移動したとき、この移動に応じて
ベース電流IBを変化させるようにしたことにより
電力損失PLOSSを常に最小値範囲又はその近傍の
値に維持させることができ、かくしてスイツチン
グトランジスタの破壊を未然に防止することがで
きる。
【図面の簡単な説明】
第1図はスイツチング型定電圧電源回路を示す
接続図、第2図はその従来の電圧−パルス幅変換
回路を示す接続図、第3図はスイツチングトラン
ジスタのパラメータhFE及びベース電流IBの温度
特性を示す曲線図、第4図はスイツチトラングト
ランジスタの電力損失PLOSSの温度特性を示す曲
線図、第5図は本考案に依るスイツチングトラン
ジスタ回路の一実施例を示す接続図、第6図はそ
のスイツチングトランジスタのパラメータhFE
びベース電流IBの温度特性を示す曲線図、第7図
は本考案の他の実施例を示す接続図である。 1……整流回路、7……トランス、9……スイ
ツチングトランジスタ、24……誤差増幅器、2
6……ホトカプラ、27……電圧−パルス幅変換
回路、28……のこぎり波発生回路、29……ド
ライブ回路、45……駆動トランジスタ。

Claims (1)

  1. 【実用新案登録請求の範囲】 直流入力をスイツチングトランジスタによつて
    スイツチングして得た交流出力を整流して直流出
    力を得ると共に、当該直流出力の電圧を検出して
    上記スイツチングトランジスタのドライバ回路に
    対する駆動出力をパルス幅制御することにより、
    上記直流出力の電圧を所定値に制御するようにし
    てなる定電圧電源回路において、 上記ドライバ回路は、 電源ライン及び上記スイツチングトランジスタ
    のベース間にエミツタ及びコレクタが接続され、
    オン動作時上記エミツタ及びコレクタを通じて上
    記スイツチングトランジスタのベースにベース電
    流を流し込む駆動トランジスタと、 上記駆動出力を受けて上記駆動トランジスタの
    ベースに対して分圧電圧出力を供給することによ
    り上記駆動トランジスタをオン動作させる抵抗分
    圧回路と を具え、上記抵抗分圧回路は抵抗分圧素子として
    不感温性の抵抗及び周囲の温度変化に応じて抵抗
    値が変化する感温抵抗素子の接続回路によつて当
    該抵抗及び感温抵抗素子の抵抗比によつて決まる
    分圧電圧を形成すると共に、当該分圧電圧に対応
    する値をもつ上記分圧電圧出力を発生するように
    なされ、これにより上記駆動トランジスタのオン
    動作時に上記スイツチングトランジスタのベース
    に流れるベース電流の波高値を周囲の温度の上昇
    に応じて減少させることにより上記スイツチング
    トランジスタの電力損失を最小値又はこれに近い
    値に制御する ことを特徴とするスイツチングトランジスタ回
    路。
JP8632982U 1982-06-10 1982-06-10 スイツチングトランジスタ回路 Granted JPS58193779U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8632982U JPS58193779U (ja) 1982-06-10 1982-06-10 スイツチングトランジスタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8632982U JPS58193779U (ja) 1982-06-10 1982-06-10 スイツチングトランジスタ回路

Publications (2)

Publication Number Publication Date
JPS58193779U JPS58193779U (ja) 1983-12-23
JPH0119590Y2 true JPH0119590Y2 (ja) 1989-06-06

Family

ID=30095144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8632982U Granted JPS58193779U (ja) 1982-06-10 1982-06-10 スイツチングトランジスタ回路

Country Status (1)

Country Link
JP (1) JPS58193779U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5349457U (ja) * 1976-09-30 1978-04-26

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092319U (ja) * 1973-12-25 1975-08-04

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5349457U (ja) * 1976-09-30 1978-04-26

Also Published As

Publication number Publication date
JPS58193779U (ja) 1983-12-23

Similar Documents

Publication Publication Date Title
EP0483852B1 (en) Power source circuit
US4471283A (en) Average current regulation for stepper motors
US4293902A (en) Transformerless fast current limiter with symetry correction for a switched-mode power supply
US6909268B2 (en) Current-mode switching regulator
JP3469154B2 (ja) 直流安定化電源回路
JPH0119590Y2 (ja)
JP2737069B2 (ja) スイッチング電源
JPH0746828A (ja) スイッチング電源回路
JP3447106B2 (ja) 半導体スイッチ回路
JPH03253260A (ja) 過電流垂下点制御方式
JPH0315423B2 (ja)
JP2003088105A (ja) スイッチングレギュレータ
US6166922A (en) Current oscillation control resonance circuit and power supply apparatus utilizing the same circuit
JPS6325908Y2 (ja)
JPH043592Y2 (ja)
JP3391201B2 (ja) Dc−dcコンバータ
JPS591418Y2 (ja) スイツチング形電源回路
JPH06276734A (ja) 過電流保護回路
JPS5924627B2 (ja) スイッチング電源
JPS5930032B2 (ja) 定電圧制御方式
JPS5833799B2 (ja) 誘導負荷駆動回路
JPH0121700B2 (ja)
JPS589292Y2 (ja) スイツチングレギユレ−タ
JPH0518288U (ja) スイツチングレギユレータの過電流保護回路
JPH08317643A (ja) スイッチング電源装置