JPH1055729A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH1055729A JPH1055729A JP8208451A JP20845196A JPH1055729A JP H1055729 A JPH1055729 A JP H1055729A JP 8208451 A JP8208451 A JP 8208451A JP 20845196 A JP20845196 A JP 20845196A JP H1055729 A JPH1055729 A JP H1055729A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- input terminal
- switch
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Keying Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 電源回路のスイッチング素子としてＦＥＴを
使用して、このＦＥＴのゲート電圧を緩やかに変化させ
て急激な突入電流が流れないようにすることを目的とす
る。 【解決手段】 スイッチ回路３の入力端子１１には、Ｄ
Ｃ電圧が供給されており、電源回路に電源をオンしたと
き、スイッチ回路３へは信号入力端子１４から“Ｈ”の
信号が入力される。そして、時定数回路１５により緩や
かに駆動トランジスタＴＲ１１のベース電流を増加させ
て、それによりＦＥＴのスイッチングトランジスタＴＲ
１１のゲート電圧を緩やかに変化させて、そのゲート電
圧に応じてドレイン電流を流し、コンデンサＣ２を緩や
かに充電する。
使用して、このＦＥＴのゲート電圧を緩やかに変化させ
て急激な突入電流が流れないようにすることを目的とす
る。 【解決手段】 スイッチ回路３の入力端子１１には、Ｄ
Ｃ電圧が供給されており、電源回路に電源をオンしたと
き、スイッチ回路３へは信号入力端子１４から“Ｈ”の
信号が入力される。そして、時定数回路１５により緩や
かに駆動トランジスタＴＲ１１のベース電流を増加させ
て、それによりＦＥＴのスイッチングトランジスタＴＲ
１１のゲート電圧を緩やかに変化させて、そのゲート電
圧に応じてドレイン電流を流し、コンデンサＣ２を緩や
かに充電する。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路に関する
ものであり、電源回路の電源の供給をオンオフするため
のスイッチに関するものである。
ものであり、電源回路の電源の供給をオンオフするため
のスイッチに関するものである。
【０００２】
【従来の技術】一般に電源回路の構成は、図６に示され
るような構成である。即ち、１は電源コンセント、２は
整流平滑回路、３は電源の供給をオンオフするスイッチ
回路、４は負荷回路である。
るような構成である。即ち、１は電源コンセント、２は
整流平滑回路、３は電源の供給をオンオフするスイッチ
回路、４は負荷回路である。
【０００３】この電源回路に於いて、電源コンセント１
から入力された商用電源電圧を整流平滑回路２で整流
し、平滑して直流（ＤＣ）電圧とする。そして、スイッ
チ回路３を介して、負荷回路４へ供給されるわけであ
る。この時、スイッチ回路３はスイッチ制御信号によ
り、オンオフされるので、ＤＣ電圧は、このスイッチ回
路３により負荷回路４へ供給されるか否かが決まる。
尚、このスイッチ制御信号は、機器の内部から発生され
るものであっても良いし、機器の外部から発生されるも
のでも良い。
から入力された商用電源電圧を整流平滑回路２で整流
し、平滑して直流（ＤＣ）電圧とする。そして、スイッ
チ回路３を介して、負荷回路４へ供給されるわけであ
る。この時、スイッチ回路３はスイッチ制御信号によ
り、オンオフされるので、ＤＣ電圧は、このスイッチ回
路３により負荷回路４へ供給されるか否かが決まる。
尚、このスイッチ制御信号は、機器の内部から発生され
るものであっても良いし、機器の外部から発生されるも
のでも良い。
【０００４】ところで、このスイッチ回路３の具体的な
構成は図３に示されるようなものであった。即ち、図３
において、１１はＤＣ電圧が入力される入力端子、１２
は負荷回路４へ出力する出力端子、１３はスイッチ制御
信号が入力されるスイッチ制御端子、Ｃ１は入力側のコ
ンデンサ、ＴＲ１はスイッチングトランジスタ、ＴＲ２
はスイッチングトランジスタを駆動する駆動トランジス
タ、Ｒ１は電流制限用抵抗、Ｒ２、Ｒ３、Ｒ４は抵抗、
Ｃ２は負荷側のコンデンサである。
構成は図３に示されるようなものであった。即ち、図３
において、１１はＤＣ電圧が入力される入力端子、１２
は負荷回路４へ出力する出力端子、１３はスイッチ制御
信号が入力されるスイッチ制御端子、Ｃ１は入力側のコ
ンデンサ、ＴＲ１はスイッチングトランジスタ、ＴＲ２
はスイッチングトランジスタを駆動する駆動トランジス
タ、Ｒ１は電流制限用抵抗、Ｒ２、Ｒ３、Ｒ４は抵抗、
Ｃ２は負荷側のコンデンサである。
【０００５】次に、動作を説明する。まず、スイッチ回
路３をオンさせるスイッチ制御信号が入力される場合を
考えると、スイッチ制御端子１３に“Ｈ”の信号が入力
され、その“Ｈ”信号により駆動トランジスタＴＲ２が
オンしてスイッチングトランジスタＴＲ１をオンする。
これによって、入力端子１１に供給されていたＤＣ電圧
は、スイッチングトランジスタＴＲ１を介して、出力端
子１２へ出力される。
路３をオンさせるスイッチ制御信号が入力される場合を
考えると、スイッチ制御端子１３に“Ｈ”の信号が入力
され、その“Ｈ”信号により駆動トランジスタＴＲ２が
オンしてスイッチングトランジスタＴＲ１をオンする。
これによって、入力端子１１に供給されていたＤＣ電圧
は、スイッチングトランジスタＴＲ１を介して、出力端
子１２へ出力される。
【０００６】ここで、負荷回路４にコンデンサＣ２があ
る場合、このようなスイッチング回路３は図５のような
波形となる。即ち、スイッチングトランジスタＴＲ１を
オンすると、コンデンサＣ２には、充電のためにスイッ
チングトランジスタＴＲ１のコレクタからピーク値の高
いコレクタ電流（突入電流）が流れる。
る場合、このようなスイッチング回路３は図５のような
波形となる。即ち、スイッチングトランジスタＴＲ１を
オンすると、コンデンサＣ２には、充電のためにスイッ
チングトランジスタＴＲ１のコレクタからピーク値の高
いコレクタ電流（突入電流）が流れる。
【０００７】さらに、スイッチ制御端子１３側には、図
４に示されるような抵抗Ｒ５及びコンデンサＣ３からな
る時定数回路を設ける構成が考えもある。このような構
成では、信号入力端子１３に“Ｈ”のスイッチ制御信号
が入力されると時定数回路は、遅延回路としての機能と
して働き、駆動トランジスタＴＲ２をオンする時間を遅
延させる。そして、スイッチングトランジスタＴＲ１を
オンさせるタイミングを遅らせて、信号入力端子１４が
“Ｈ”になったと同時にスイッチングトランジスタＴＲ
１をオンしないようにする。
４に示されるような抵抗Ｒ５及びコンデンサＣ３からな
る時定数回路を設ける構成が考えもある。このような構
成では、信号入力端子１３に“Ｈ”のスイッチ制御信号
が入力されると時定数回路は、遅延回路としての機能と
して働き、駆動トランジスタＴＲ２をオンする時間を遅
延させる。そして、スイッチングトランジスタＴＲ１を
オンさせるタイミングを遅らせて、信号入力端子１４が
“Ｈ”になったと同時にスイッチングトランジスタＴＲ
１をオンしないようにする。
【０００８】このように構成したスイッチ回路３でも、
上述したコンデンサＣ２に流れる突入電流を防止するこ
とができない。
上述したコンデンサＣ２に流れる突入電流を防止するこ
とができない。
【０００９】従って、スイッチングトランジスタＴＲ１
には、コンデンサＣ２に充電しようとするピークの高い
突入電流が流れようとするので、この突入電流によりス
イッチングトランジスタＴＲ１が破壊されてしまう恐れ
がある。
には、コンデンサＣ２に充電しようとするピークの高い
突入電流が流れようとするので、この突入電流によりス
イッチングトランジスタＴＲ１が破壊されてしまう恐れ
がある。
【００１０】そのため、スイッチングトランジスタＴＲ
１の電流定格を通常の定格値よりも大きく選定しなけれ
ばならない。
１の電流定格を通常の定格値よりも大きく選定しなけれ
ばならない。
【００１１】更に、従来のこの方式では、急激な電圧変
化のために入力側の電源電圧が一瞬低下する場合があ
り、これがノイズとなって悪影響を与える場合がある。
化のために入力側の電源電圧が一瞬低下する場合があ
り、これがノイズとなって悪影響を与える場合がある。
【００１２】
【発明が解決しようとする課題】本願は、上述した点に
鑑みなされたものであり、電源回路のスイッチング素子
としてＦＥＴを使用して、このＦＥＴのゲート電圧を緩
やかに変化させて急激な突入電流が流れないようにする
ことを目的とする。
鑑みなされたものであり、電源回路のスイッチング素子
としてＦＥＴを使用して、このＦＥＴのゲート電圧を緩
やかに変化させて急激な突入電流が流れないようにする
ことを目的とする。
【００１３】
【課題を解決するための手段】本発明は、直流電圧を発
生する直流電圧発生回路と、その直流電圧の供給をオン
／オフするためのスイッチ回路と、そのスイッチ回路の
出力に接続された負荷回路からなる電源回路において、
前記スイッチ回路は、直流電圧のオン／オフするための
スイッチ信号を入力する入力端子と、その入力端子から
スイッチ信号を緩やかに上昇させる時定数回路と、その
時定数回路からの出力がベースに供給される駆動トラン
ジスタと、その駆動トランジスタのコレクタ側と接続さ
れ、ゲート電圧を制御されてドレイン電流が制御される
直流電圧と負荷回路との間に接続されたＦＥＴスイッチ
ングトランジスタとから構成されることを特徴とする電
源回路である。
生する直流電圧発生回路と、その直流電圧の供給をオン
／オフするためのスイッチ回路と、そのスイッチ回路の
出力に接続された負荷回路からなる電源回路において、
前記スイッチ回路は、直流電圧のオン／オフするための
スイッチ信号を入力する入力端子と、その入力端子から
スイッチ信号を緩やかに上昇させる時定数回路と、その
時定数回路からの出力がベースに供給される駆動トラン
ジスタと、その駆動トランジスタのコレクタ側と接続さ
れ、ゲート電圧を制御されてドレイン電流が制御される
直流電圧と負荷回路との間に接続されたＦＥＴスイッチ
ングトランジスタとから構成されることを特徴とする電
源回路である。
【００１４】
【発明の実施の形態】以下、本発明のスイッチ回路の具
体的な実施例を図１に示す。まず、図１において、 Ｃ
１は入力側のコンデンサ、 Ｃ２は負荷側のコンデンサ
ＴＲ１１はＦＥＴのスイッチングトランジスタ、ＴＲ１
２は駆動トランジスタ、Ｒ１は電流制限用抵抗、Ｄ１１
は電圧制限用ツエナーダイオード、Ｒ２，Ｒ３，Ｒ４は
抵抗、１５はコンデンサＣ１３，抵抗Ｒ１５，Ｒ１６，
ダイオードＤ１２からなる時定数回路、１１は入力端
子、１２は出力端子、１４信号入力端子である。
体的な実施例を図１に示す。まず、図１において、 Ｃ
１は入力側のコンデンサ、 Ｃ２は負荷側のコンデンサ
ＴＲ１１はＦＥＴのスイッチングトランジスタ、ＴＲ１
２は駆動トランジスタ、Ｒ１は電流制限用抵抗、Ｄ１１
は電圧制限用ツエナーダイオード、Ｒ２，Ｒ３，Ｒ４は
抵抗、１５はコンデンサＣ１３，抵抗Ｒ１５，Ｒ１６，
ダイオードＤ１２からなる時定数回路、１１は入力端
子、１２は出力端子、１４信号入力端子である。
【００１５】次に動作を説明する。信号入力端子１４に
電源をオンとする信号“Ｈ”が入力されると、時定数回
路１５は駆動トランジスタＴＲ１２のベース電流を僅か
ずつ増加させるように動作する。従来技術の時定数回路
はスイッチングトランジスタＴＲ１のオンタイミングを
遅延させるのが目的であり、本願発明の時定数回路とは
目的が異なる。
電源をオンとする信号“Ｈ”が入力されると、時定数回
路１５は駆動トランジスタＴＲ１２のベース電流を僅か
ずつ増加させるように動作する。従来技術の時定数回路
はスイッチングトランジスタＴＲ１のオンタイミングを
遅延させるのが目的であり、本願発明の時定数回路とは
目的が異なる。
【００１６】そして、駆動トランジスタＴＲ１２のベー
ス電流は僅かずつ上昇して、スイッチングトランジスタ
ＴＲ１１のゲート電圧を緩やかに下降させる。これによ
り、ゲート電圧に応じたドレイン電流（制限された電
流）が流れて、コンデンサＣ２を緩やかに上昇させる。
このドレイン電流の動作を図２に示す。
ス電流は僅かずつ上昇して、スイッチングトランジスタ
ＴＲ１１のゲート電圧を緩やかに下降させる。これによ
り、ゲート電圧に応じたドレイン電流（制限された電
流）が流れて、コンデンサＣ２を緩やかに上昇させる。
このドレイン電流の動作を図２に示す。
【００１７】尚、スイッチングトランジスタＴＲ１１
は、スイッチング素子としてＪタイプのＦＥＴを使用す
ればよい。また、時定数回路１５のダイオードＤ１２と
抵抗１６はコンデンサＣ１３の放電用として使用され
る。
は、スイッチング素子としてＪタイプのＦＥＴを使用す
ればよい。また、時定数回路１５のダイオードＤ１２と
抵抗１６はコンデンサＣ１３の放電用として使用され
る。
【００１８】
【発明の効果】本発明によれば、スイッチ回路がオンし
たとき、突入電流を制御して緩やかに変化させることが
できるため、過大なピーク電流によるスイッチング素子
の破壊を防ぐことができる。更に、定常時に必要な定格
電力よりも少し大きい程度の定格のＦＥＴを選定するこ
とが可能となる。
たとき、突入電流を制御して緩やかに変化させることが
できるため、過大なピーク電流によるスイッチング素子
の破壊を防ぐことができる。更に、定常時に必要な定格
電力よりも少し大きい程度の定格のＦＥＴを選定するこ
とが可能となる。
【００１９】また、急激な電流変化がないため、入力側
の電源電圧が一瞬低下してノイズを発生するといった悪
影響を防止することが可能となる。
の電源電圧が一瞬低下してノイズを発生するといった悪
影響を防止することが可能となる。
【図１】本発明の実施例の電源回路のスイッチ回路を示
す図。
す図。
【図２】本発明の動作波形を示す図。
【図３】従来技術のスイッチ回路を示す図。
【図４】従来技術の突入電流を防止する対策回路。
【図５】従来技術の動作波形図。
【図６】従来技術の電源回路のブロック図。
１１ 入力端子 １２ 出力端子 １４ 信号入力端子 １５ 時定数回路 ＴＲ１１ スイッチングトランジスタ ＴＲ１２ 駆動トランジスタ Ｃ１ コンデンサ Ｃ２ コンデンサ Ｃ１３ コンデンサ Ｒ１ 抵抗 Ｒ２ 抵抗 Ｒ３ 抵抗 Ｒ４ 抵抗 Ｒ１５ 抵抗 Ｒ１６ 抵抗 Ｄ１１ ツエナーダイオード Ｄ１２ ダイオード
Claims (1)
- 【請求項１】 直流電圧を発生する直流電圧発生回路
と、その直流電圧の供給をオン／オフするためのスイッ
チ回路と、そのスイッチ回路の出力に接続された負荷回
路からなる電源回路において、 前記スイッチ回路は、直流電圧のオン／オフするための
スイッチ信号を入力する入力端子と、その入力端子から
スイッチ信号を緩やかに上昇させる時定数回路と、その
時定数回路からの出力がベースに供給される駆動トラン
ジスタと、その駆動トランジスタのコレクタ側と接続さ
れ、ゲート電圧を制御されてドレイン電流が制御される
直流電圧と負荷回路との間に接続されたＦＥＴスイッチ
ングトランジスタとから構成されることを特徴とする電
源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20845196A JP3583866B2 (ja) | 1996-08-07 | 1996-08-07 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20845196A JP3583866B2 (ja) | 1996-08-07 | 1996-08-07 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1055729A true JPH1055729A (ja) | 1998-02-24 |
| JP3583866B2 JP3583866B2 (ja) | 2004-11-04 |
Family
ID=16556422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20845196A Expired - Fee Related JP3583866B2 (ja) | 1996-08-07 | 1996-08-07 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3583866B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002290223A (ja) * | 2001-03-26 | 2002-10-04 | Yazaki Corp | 負荷駆動装置 |
| CN113785255A (zh) * | 2019-05-15 | 2021-12-10 | 株式会社自动网络技术研究所 | 电压调节器以及车载用的备用电源 |
-
1996
- 1996-08-07 JP JP20845196A patent/JP3583866B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002290223A (ja) * | 2001-03-26 | 2002-10-04 | Yazaki Corp | 負荷駆動装置 |
| CN113785255A (zh) * | 2019-05-15 | 2021-12-10 | 株式会社自动网络技术研究所 | 电压调节器以及车载用的备用电源 |
| CN113785255B (zh) * | 2019-05-15 | 2023-02-28 | 株式会社自动网络技术研究所 | 电压调节器以及车载用的备用电源 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3583866B2 (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170762B2 (en) | Low voltage DC-DC converter | |
| US6163190A (en) | Hysteresis comparator circuit consuming a small current | |
| US4878147A (en) | Electromagnetic coil drive device | |
| US6081439A (en) | Inverter provided with output regulating mechanism | |
| EP0662747B1 (en) | A DC/DC converter for outputting multiple signals | |
| US6661209B2 (en) | Leading edge modulator for post regulation of multiple output voltage power supplies | |
| JP3583866B2 (ja) | 電源回路 | |
| JP3344479B2 (ja) | チョッパ型スイッチング電源 | |
| JPH06276677A (ja) | 突入電流防止回路 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JP3447106B2 (ja) | 半導体スイッチ回路 | |
| JP2003088105A (ja) | スイッチングレギュレータ | |
| JPH0898393A (ja) | 直流電源装置 | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| JPH0412665A (ja) | スイッチング電源装置 | |
| JPH05336737A (ja) | 突入電流抑制回路 | |
| JP3253475B2 (ja) | スイッチング制御型電源回路 | |
| JPH10341576A (ja) | リンギングチョークコンバータ | |
| KR910007048Y1 (ko) | 주스위칭 트랜지스터의 베이스 드라이버회로 | |
| JP2002272128A (ja) | 半ブリッジ変換器用シャットダウン回路 | |
| KR100292484B1 (ko) | 에스알모터의구동회로 | |
| JPH05161354A (ja) | 電源回路 | |
| JP3375457B2 (ja) | スイッチング電源装置 | |
| JPH0880058A (ja) | 放電ランプ用安定化電源装置 | |
| KR19990011225A (ko) | 전원공급장치의 주파수변환회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040730 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |