JPH06204884A - データ復元回路 - Google Patents

Abstract

(57)【要約】 【目的】 高速に圧縮されたデータを復元するデータ復
元回路を提供する。 【構成】 圧縮データ展開回路３は、圧縮データの展開
処理のための各種制御信号を出力する制御回路12と、圧
縮データ信号とそのアドレス信号とを入力し制御回路12
からの展開スタート・ストップ信号に応答してアドレス
値をカウントするアドレスポインタ９と、アドレスポイ
ンタ９からの出力信号とアドレス信号とを入力し、制御
回路12からのセレクタ切換信号に応じて切換え一方を出
力するセレクタ10と、圧縮データ信号をデータ入力と
し、セレクタ10の出力信号をアドレス入力として圧縮デ
ータをいったん格納するメモリ11と、制御回路12からの
データ取込信号に応答してメモリ11から圧縮データ中の
コントロールデータを取込んで解読し、メモリ11から読
み出した付随データのデータアドレスとライト信号の発
生を行うデータアドレス発生回路13とをハードウェアと
して設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、テストシステムにお
いて、メモリ容量を減らすために圧縮されたデータを展
開しながら転送する際に高速に展開し、データを復元す
るデータ復元回路についてのものである。

【０００２】

【従来の技術】まず、展開の対象となる圧縮データの圧
縮方法について説明する。あるアドレスのデータが前の
アドレスのデータと一致するかどうかを見て、一致すれ
ばコントロールデータに０が立ち、前のデータと一致し
ている事を示し、圧縮データ中にそのデータを存在させ
ない。一致していなければコントロールデータに１が立
ち、データの圧縮は行われず、そのデータはコントロー
ルデータの１に付随するデータとして扱われる。つま
り、同じデータを連続して存在させる事をせず、データ
量の減少をはかる。また、コントロールデータとそれに
付随するデータのくり返しにより圧縮データは作成され
る。展開可能な圧縮データの作成方法は何通りかある
が、これは各アドレスにおけるデータの比較方法の違い
によるものである。

【０００３】幾つかの圧縮方法を図３に示す。圧縮方法
１ではそれぞれのアドレスのデータとその１アドレス上
のデータとを比較し、一致を取り、コントロールデータ
を作成する。また、一番初めのコントロールデータの１
ビット目は被圧縮データの０アドレス目（一番最初のア
ドレス）のデータの有無を示すビットとなり、データが
あればコントロールデータに１が立ち、それに付随する
データがコントロールデータの下に続き、データがなけ
れば、すなわちデータが全ビット０ならコントロールデ
ータに０が立ち、データの１アドレス目は全ビット０で
ある事を示す。

【０００４】圧縮方法２では、それぞれのアドレスのデ
ータとその２アドレス上のデータとを比較して一致を取
り、コントロールデータを作成する。また、一番初めの
コントロールデータの１ビット目と２ビット目は被圧縮
データの０アドレス目と１アドレス目のデータの有無を
示すビットとなり、データがあればコントロールデータ
に１が立ち、それに付随するデータがコントロールデー
タの下に続き、データがなければ、すなわちデータが全
ビット０ならばコントロールデータに０が立ち、０が立
ったビットに対応するアドレスのデータは全ビット０で
ある事を示す。

【０００５】同様にして、圧縮方法３では、それぞれの
アドレスのデータと、その３アドレス上のデータとを比
較し、一致を取る事によりコントロールデータを作成
し、一番初めのコントロールデータの１，２，３ビット
目はそのビットに対応するアドレスのデータの有無を示
す。又、圧縮方法４とそれ以降の圧縮方法も同様に考え
る。

【０００６】ところで、図３に示すように、考えられる
圧縮方法はそれぞれのアドレスのデータとそのＮ（Ｎは
整数）アドレス上のデータとを比較し、一致をとること
によりコントロールデータを作成するため、被圧縮デー
タのデータ量にもよるが、膨大な種類の圧縮方法が考え
られる。しかし実際は、コントロールデータ１つのビッ
ト数、つまりテストシステムに使用されるコンピュータ
のデータ幅により何通りの圧縮方法があるか決定され
る。

【０００７】例えば、８ビットのＣＰＵを持つコンピュ
ータを使用したテストシステムであればコントロールデ
ータのビット数は８ビットとなり、圧縮方法は図４の様
にそれぞれのアドレスのデータと、その１アドレス上の
データとを比較する圧縮方法１と、２アドレス上のデー
タとを比較する圧縮方法２と、４アドレス上のデータと
を比較する圧縮方法４と、８アドレス上のデータとを比
較する圧縮方法８の合計４種類に限定される。

【０００８】同様に、１６ビットのＣＰＵを持つコンピ
ュータを使用したテストシステムであれば、コントロー
ルデータのビット数は１６ビットとなり、圧縮方法は８
ビットのコントロールデータ時の圧縮方法に、１６アド
レス上のデータとの比較する方法を加え、合計５種類と
限定される。つまり、コンピュータのデータ幅数の約数
の個数だけの圧縮方法が考えられる。

【０００９】次に、圧縮データの展開を図５〜図８によ
り説明する。図５は、ソフトウェアによる従来の圧縮デ
ータの展開方法を示すデータの流れの説明図である。圧
縮データ格納部１９中の圧縮データをソフトウェアによ
り展開しながら、複数のメモリ２０に振り分ける。な
お、複数のメモリ２０の中の振り分け先は、圧縮方法に
より決まる。

【００１０】図６には圧縮方法１、つまり１アドレス上
のデータとの比較により圧縮をした場合を示し、展開後
のデータは複数のメモリ２０中のイに格納される。図７
には圧縮方法２、つまり２アドレス上のデータとの比較
により圧縮をした場合を示し、展開後のデータは複数の
メモリ２０中のイとロに振り分けられ、格納される。図
８には圧縮方法３、つまり３アドレス上のデータとの比
較により圧縮をした場合を示し、展開後のデータは複数
のメモリ２０中のイとロとハに振り分けられ格納され
る。以降の圧縮方法による圧縮データの展開の場合は、
さらに多くのメモリ２０に振り分けられる。

【００１１】

【発明が解決しようとする課題】従来のテストシステム
では、上述したように圧縮されたデータを復元するため
に、ソフトウェアによりデータの展開を行なっていたた
め、データを展開し転送して復元するという動作に時間
がかかるという問題点があった。

【００１２】この発明は、圧縮データの展開データを出
力する回路と、それらを取り込むためのバッファ付きの
メモリを備えることにより、ハードウェアで圧縮データ
展開回路を構成し、高速に圧縮されたデータを復元する
データ復元回路を提供することを目的とする。

【００１３】

【課題を解決するための手段】この発明は、圧縮データ
格納部１に格納されたコントロールデータと付随データ
とからなる圧縮データを圧縮データ展開回路３により展
開して復元し、復元されたデータをメモリ４に格納する
データ復元回路において、圧縮データ展開回路３が、圧
縮データの展開処理のための各種制御信号を出力する制
御回路１２と、圧縮データ信号とそのアドレス信号とを
入力し、制御回路１２からの展開スタート・ストップ信
号に応答してアドレス値をカウントするアドレスポイン
タ９と、アドレスポインタ９からの出力信号とアドレス
信号とを入力し、制御回路１２からのセレクタ切換信号
に応じて切換え一方を出力するセレクタ１０と、圧縮デ
ータ信号をデータ入力とし、セレクタ１０の出力信号を
アドレス入力として圧縮データをいったん格納するメモ
リ１１と、制御回路１２からのデータ取込信号に応答し
てメモリ１１から圧縮データ中のコントロールデータを
取込んで解読し、メモリ１１から読み出した付随データ
のデータアドレスとライト信号の発生を行うデータアド
レス発生回路１３とを備える。

【００１４】

【作用】この発明は、圧縮データの展開を行うための圧
縮データ展開回路３がアドレスポインタ９、セレクタ１
０、メモリ１１、制御回路１２及びデータアドレス発生
回路１３がすべて図２に示すようにハードウェアとして
実現されている。

【００１５】したがって、図１の回路中に示される各種
信号Ａ〜Ｊが図９に示すようなタイミング波形に従って
変化することによりデータ展開がハードウェア上で実行
される。

【００１６】

【実施例】次に、この発明によるデータ復元回路の実施
例を図１、図２により説明する。図２の１は圧縮データ
格納部、２はテストシステムにおける制御用のコンピュ
ータ、３は圧縮データ展開回路、４はバッファ部５とメ
モリ部６からなるバッファ付メモリである。図１は圧縮
データ展開回路３の構成図であり、７はデータ入出力ピ
ン、８はアドレス入力ピン、９はアップカウントするア
ドレスポインタ、１０はセレクタ、１１はメモリ、１２
は制御回路、１３はデータ格納部１４とビットサーチ部
１５とデータアドレス発生部１６からなるデータアドレ
ス発生回路、１７は出力データバッファ、１８は展開デ
ータ出力ピン、１９はアドレス出力ピンである。

【００１７】また図１中の記号Ａ〜Ｊは回路中の各種信
号を示したもので、そのタイミング波形図は図９に示さ
れる。

【００１８】Ａは展開スタート・ストップ信号、Ｂはア
ドレス信号、Ｃはデータ信号、Ｄはコントロール取込信
号、Ｅはコントロールデータ信号、Ｆはデータアドレス
信号、Ｇはライト信号、Ｈはデータ用クロック信号、Ｉ
は出力用データ信号、Ｊは出力信号をそれぞれ表わす。

【００１９】データ入出力ピン７と、アドレス入力ピン
８からの入力により、メモリ１１への圧縮データの格納
と、アドレスポインタ９と制御回路１２の設定を行な
う。なお、メモリ１１への圧縮データ格納時、セレクタ
１０はアドレス入力ピン８からのアドレスを選択する。
その後、制御回路１２からの展開スタート信号Ａによ
り、アドレスポインタ９のカウントアップが始まり、展
開スタートとなるが、その際セレクタ１０はセレクタ切
換信号により、アドレスポインタ９からの信号をメモリ
１１のアドレス信号として選択する。

【００２０】圧縮データ中のコントロールデータはデー
タ取込信号によりデータアドレス発生回路１３内のデー
タ格納部１４に格納され、データアドレス発生用クロッ
クによりビットサーチ部１５でコントロールデータの解
読をし、メモリ１１から読み出されるコントロールデー
タに付随するデータのデータアドレス信号Ｆとライト信
号Ｇの発生をデータアドレス発生部１６で行なう。

【００２１】コントロールデータの解読とは、コントロ
ールデータ中の１が立つビットを検出し、データアドレ
ス信号Ｆとライト信号Ｇ発生用の情報としてデータアド
レス発生部１６に送る。１つのコントロールデータの解
読が全て終わると、ビットサーチ部１５よりコントロー
ルデータ取込要求信号Ｄを発生し、再びメモリ１１より
出力されるコントロールデータをデータ格納部１４に格
納する。

【００２２】このようにして発生したデータアドレス信
号Ｈは、展開されたデータが圧縮データ展開回路３から
出力された後の格納されるべきバッファ付メモリ４を選
択するためのアドレス信号となり、ライト信号Ｇはバッ
ファ付メモリ４内のバッファ部５からメモリ部６への転
送信号となる。また、ライト信号Ｇは圧縮方法により出
力される回数が変わってくるが、例えば図７に示すよう
に２アドレス上のデータとの比較により圧縮をしている
データがあれば、展開されたデータは２つのバッファ付
メモリに振り分けられる訳であり、コントロールデータ
の２ビットに対し１信号という具合にライト信号Ｇが出
力される。圧縮モード３であればコントロールデータ３
ビットに対して１信号というライト信号Ｇが出力され
る。

【００２３】これらの出力の違いは、あらかじめ制御回
路１２に設定する事により、そこからのモード信号によ
りデータアドレス発生部１６からの発生データが変わ
る。これらのデータアドレス信号Ｆとライト信号Ｇは、
アドレス出力ピン１９より出力される。メモリ１１から
読み出されるコントロールデータに付随するデータはデ
ータ用クロックにより出力バッファ１７に取り込まれ、
展開データ出力ピン１８から出力される。ただし、ライ
ト信号発生時はデータ用クロックは発生されず、出力デ
ータバッファ１７中に前のデータが保たれる。データア
ドレスも同様にデータアドレス発生部１６により前のデ
ータが保たれる。

【００２４】図９は８ビットのデータ幅で、圧縮方法４
で圧縮されたデータの展開を示すタイムチャートで、図
１０はデータ復元図をそれぞれ示す。

【００２５】

【発明の効果】この発明によれば、これまでの圧縮デー
タのソフトウェアによる展開をハードウェアで行うよう
にしたので、圧縮データ復元の時間が短時間でできる。

【図面の簡単な説明】

【図１】この発明による圧縮データ展開回路の実施例の
構成図である。

【図２】この発明によるデータ復元回路の構成図であ
る。

【図３】データの圧縮例を説明する図である。

【図４】８ビットのコントロールデータ時の圧縮方法を
説明する図である。

【図５】従来技術によるデータ復元方式を説明する図で
ある。

【図６】圧縮方法１による圧縮データの展開図である。

【図７】圧縮方法２による圧縮データの展開図である。

【図８】圧縮方法３による圧縮データの展開図である。

【図９】この発明の一実施例によるデータ展開の状態を
示すタイムチャートである。

【図１０】図９の動作により復元されたデータを示すデ
ータ復元図である。

【符号の説明】

１ 圧縮データ格納部 ２ コンピュータ ３ 圧縮データ展開回路 ４ バッファ付メモリ ５ バッファ部 ６ メモリ部 ７ 圧縮データ入力ピン ８ アドレス入力ピン ９ アドレスポインタ １０ セレクタ １１ メモリ １２ 制御回路 １３ データアドレス発生回路 １７ 出力データバッファ １８ データ出力ピン １９ アドレス出力ピン

Claims (1)

【特許請求の範囲】
1. 【請求項１】 圧縮データ格納部(1) に格納されたコン
   トロールデータと付随データとからなる圧縮データを圧
   縮データ展開回路(3) により展開して復元し、復元され
   たデータをメモリ(4) に格納するデータ復元回路におい
   て、 圧縮データ展開回路(3) が、圧縮データの展開処理のた
   めの各種制御信号を出力する制御回路(12)と、 圧縮データ信号とそのアドレス信号とを入力し、前記制
   御回路(12)からの展開スタート・ストップ信号に応答し
   てアドレス値をカウントするアドレスポインタ(9) と、 アドレスポインタ(9) からの出力信号と前記アドレス信
   号とを入力し、制御回路(12)からのセレクタ切換信号に
   応じて切換え一方を出力するセレクタ(10)と、 圧縮データ信号をデータ入力とし、前記セレクタ(10)の
   出力信号をアドレス入力として前記圧縮データをいった
   ん格納するメモリ(11)と、 制御回路(12)からのデータ取込信号に応答して前記メモ
   リ(11)から圧縮データ中のコントロールデータを取込ん
   で解読し、前記メモリ(11)から読み出した付随データの
   データアドレスとライト信号の発生を行うデータアドレ
   ス発生回路(13)とを備える事を特徴とするデータ復元回
   路。