JPH06204766A - 利得調節型増幅装置 - Google Patents
利得調節型増幅装置Info
- Publication number
- JPH06204766A JPH06204766A JP3190161A JP19016191A JPH06204766A JP H06204766 A JPH06204766 A JP H06204766A JP 3190161 A JP3190161 A JP 3190161A JP 19016191 A JP19016191 A JP 19016191A JP H06204766 A JPH06204766 A JP H06204766A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- adjusting
- gain
- bias
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 abstract description 4
- 239000011159 matrix material Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、入力信号の直流レベルに対
し最適なバイアスレベルを調節でき、入力信号の利得を
正確に制御できる利得調節型増幅装置を提供することに
ある。 【構成】 両入力端子の一方に入力信号を流入する入力
ラインが接続され、他方にバイアスレベルを提供するバ
イアスレベル調節手段が接続される差動増幅手段と、該
差動増幅手段の電流量及び／又はバイアスレベルをアナ
ログ信号に基づいて調節する調節手段と、ユーザの指定
する利得調節命令及びバイアス調節命令をそれぞれデイ
ジタル形態の利得調節信号及びバイアス調節信号に変換
して出力する命令入力手段と、該命令入力手段からのデ
イジタル形態の利得調節信号及びバイアス調節信号をア
ナログ信号に変換して、前記調節手段に提供するＤ／Ａ
変換手段とを備えることを特徴とする。前記調節手段は
能動抵抗を有し、前記命令入力手段の出力である利得調
節信号がＰＷＭ信号である。また、前記Ｄ／Ａ変換手段
が積分器を含む。
し最適なバイアスレベルを調節でき、入力信号の利得を
正確に制御できる利得調節型増幅装置を提供することに
ある。 【構成】 両入力端子の一方に入力信号を流入する入力
ラインが接続され、他方にバイアスレベルを提供するバ
イアスレベル調節手段が接続される差動増幅手段と、該
差動増幅手段の電流量及び／又はバイアスレベルをアナ
ログ信号に基づいて調節する調節手段と、ユーザの指定
する利得調節命令及びバイアス調節命令をそれぞれデイ
ジタル形態の利得調節信号及びバイアス調節信号に変換
して出力する命令入力手段と、該命令入力手段からのデ
イジタル形態の利得調節信号及びバイアス調節信号をア
ナログ信号に変換して、前記調節手段に提供するＤ／Ａ
変換手段とを備えることを特徴とする。前記調節手段は
能動抵抗を有し、前記命令入力手段の出力である利得調
節信号がＰＷＭ信号である。また、前記Ｄ／Ａ変換手段
が積分器を含む。
Description
【０００１】
【産業上の利用分野】本発明は利得調節型増幅装置に係
り、特に交流利得及び直流レベルを制御する利得調節型
増幅装置に関するものである。
り、特に交流利得及び直流レベルを制御する利得調節型
増幅装置に関するものである。
【０００２】
【従来の技術】一般に増幅装置は入力信号を増幅する装
置であり、作成時に定された増幅率で入力信号を増幅す
る固定利得型増幅装置と入力信号の増幅率を任意に可変
できる利得調節型増幅装置とに大別される。この中で、
従来の利得調節型増幅器の利得は、ユーザの操作により
変化する可変抵抗の抵抗値により調節される。従って、
利得が正確に調節されないという問題がある。また、従
来の利得調節用増幅器のバイアス電圧は一定に固定され
ているので、バイアス電圧以下の入力信号は増幅されず
除去されてしまう問題がある。
置であり、作成時に定された増幅率で入力信号を増幅す
る固定利得型増幅装置と入力信号の増幅率を任意に可変
できる利得調節型増幅装置とに大別される。この中で、
従来の利得調節型増幅器の利得は、ユーザの操作により
変化する可変抵抗の抵抗値により調節される。従って、
利得が正確に調節されないという問題がある。また、従
来の利得調節用増幅器のバイアス電圧は一定に固定され
ているので、バイアス電圧以下の入力信号は増幅されず
除去されてしまう問題がある。
【０００３】これらの問題点を、添付した図面を参照し
て更に説明する。図１は従来の利得調節型増幅器の回路
図である。
て更に説明する。図１は従来の利得調節型増幅器の回路
図である。
【０００４】図１において、第１トランジスタＱ１及び
第２トランジスタＱ２は増幅用トランジスタであり、供
給電源ＶCC及び接地電源ＧＮＤ間に直列接続された２つ
の抵抗Ｒ３，Ｒ４及び３つのダイオードＤ１〜Ｄ３より
なる分圧器は、第２トランジスタＱ２のベースにバイア
ス電圧を供給する。そして、第３トランジスタＱ３は第
１及び第２トランジスタＱ１，Ｑ２の電流通路上の総電
流量を調節する能動抵抗の役割を果たす。供給電源ＶCC
及び接地電源ＧＮＤ間に直列接続された抵抗Ｒ５及び可
変抵抗ＶＲ１は、第３トランジスタＱ３の抵抗値を調節
するために第３トランジスタＱ３のベースに利得調節用
制御電圧を供給する役割を果たす。
第２トランジスタＱ２は増幅用トランジスタであり、供
給電源ＶCC及び接地電源ＧＮＤ間に直列接続された２つ
の抵抗Ｒ３，Ｒ４及び３つのダイオードＤ１〜Ｄ３より
なる分圧器は、第２トランジスタＱ２のベースにバイア
ス電圧を供給する。そして、第３トランジスタＱ３は第
１及び第２トランジスタＱ１，Ｑ２の電流通路上の総電
流量を調節する能動抵抗の役割を果たす。供給電源ＶCC
及び接地電源ＧＮＤ間に直列接続された抵抗Ｒ５及び可
変抵抗ＶＲ１は、第３トランジスタＱ３の抵抗値を調節
するために第３トランジスタＱ３のベースに利得調節用
制御電圧を供給する役割を果たす。
【０００５】
【発明が解決しようとしている課題】このように、従来
の利得調節用増幅装置はバイアス電圧が固定されてい
て、バイアス電圧以下の入力信号は除去された状態とな
る問題点がある。また、利得調節もユーザの操作により
抵抗値が変わる可変抵抗を用いるので、正確に調節でき
ない問題点がある。
の利得調節用増幅装置はバイアス電圧が固定されてい
て、バイアス電圧以下の入力信号は除去された状態とな
る問題点がある。また、利得調節もユーザの操作により
抵抗値が変わる可変抵抗を用いるので、正確に調節でき
ない問題点がある。
【０００６】本発明の目的は、利得調節型増幅装置にお
いて、入力信号の直流レベルに対し最適なバイアスレベ
ルを調節でき、入力信号の利得を正確に制御できる利得
調節型増幅装置を提供することにある。
いて、入力信号の直流レベルに対し最適なバイアスレベ
ルを調節でき、入力信号の利得を正確に制御できる利得
調節型増幅装置を提供することにある。
【０００７】
【課題を解決するための手段】前述した目的を達成する
ために、本発明の利得調節型増幅装置は、両入力端子の
一方に入力信号を流入する入力ラインが接続され、他方
にバイアスレベルを提供するバイアスレベル調節手段が
接続される差動増幅手段と、該差動増幅手段の電流量及
び／又はバイアスレベルをアナログ信号に基づいて調節
する調節手段と、ユーザの指定する利得調節命令及びバ
イアス調節命令をそれぞれデイジタル形態の利得調節信
号及びバイアス調節信号に変換して出力する命令入力手
段と、該命令入力手段からのデイジタル形態の利得調節
信号及びバイアス調節信号をアナログ信号に変換して、
前記調節手段に提供するＤ／Ａ変換手段とを備える。こ
こで、前記調節手段は能動抵抗を有し、前記命令入力手
段の出力である利得調節信号がＰＷＭ信号である。ま
た、前記Ｄ／Ａ変換手段が積分器を含む。
ために、本発明の利得調節型増幅装置は、両入力端子の
一方に入力信号を流入する入力ラインが接続され、他方
にバイアスレベルを提供するバイアスレベル調節手段が
接続される差動増幅手段と、該差動増幅手段の電流量及
び／又はバイアスレベルをアナログ信号に基づいて調節
する調節手段と、ユーザの指定する利得調節命令及びバ
イアス調節命令をそれぞれデイジタル形態の利得調節信
号及びバイアス調節信号に変換して出力する命令入力手
段と、該命令入力手段からのデイジタル形態の利得調節
信号及びバイアス調節信号をアナログ信号に変換して、
前記調節手段に提供するＤ／Ａ変換手段とを備える。こ
こで、前記調節手段は能動抵抗を有し、前記命令入力手
段の出力である利得調節信号がＰＷＭ信号である。ま
た、前記Ｄ／Ａ変換手段が積分器を含む。
【０００８】又、本発明の利得調節型増幅装置は、両入
力端子の一方に入力信号を流入するための入力ラインが
接続され、他方にアナログ信号に基づいて可変のバイア
スレベルを提供するバイアスレベル調節手段が接続され
る差動増幅手段と、該差動増幅手段の電流量をアナログ
信号に基づいて調節する電流量調節手段と、ユーザの指
定する利得調節命令及びバイアス調節命令をそれぞれデ
イジタル形態の利得調節信号及びバイアス調節信号に変
換して出力する命令入力手段と、該命令入力手段からの
デイジタル利得調節信号をアナログ信号に変換して、前
記電流量調節手段に提供する第１のＤ／Ａ変換手段と、
前記命令入力手段からのデイジタル形態のバイアス調節
信号をアナログ信号に変換して、前記バイアスレベル調
節手段に提供する第２のＤ／Ａ変換手段とを備える。こ
こで、前記電流量調節手段及びバイアスレベル調節手段
はそれぞれ能動抵抗を有し、前記利得調節信号及びバイ
アス調節信号がＰＷＭ信号である。また、前記第１，第
２のＤ／Ａ変換手段がそれぞれ積分器を含む。
力端子の一方に入力信号を流入するための入力ラインが
接続され、他方にアナログ信号に基づいて可変のバイア
スレベルを提供するバイアスレベル調節手段が接続され
る差動増幅手段と、該差動増幅手段の電流量をアナログ
信号に基づいて調節する電流量調節手段と、ユーザの指
定する利得調節命令及びバイアス調節命令をそれぞれデ
イジタル形態の利得調節信号及びバイアス調節信号に変
換して出力する命令入力手段と、該命令入力手段からの
デイジタル利得調節信号をアナログ信号に変換して、前
記電流量調節手段に提供する第１のＤ／Ａ変換手段と、
前記命令入力手段からのデイジタル形態のバイアス調節
信号をアナログ信号に変換して、前記バイアスレベル調
節手段に提供する第２のＤ／Ａ変換手段とを備える。こ
こで、前記電流量調節手段及びバイアスレベル調節手段
はそれぞれ能動抵抗を有し、前記利得調節信号及びバイ
アス調節信号がＰＷＭ信号である。また、前記第１，第
２のＤ／Ａ変換手段がそれぞれ積分器を含む。
【０００９】
【作用】かかる構成により、差動増幅手段の入力端子と
して用いない他方の入力端子の電圧を、入力端子として
使用する差動増幅器の一方の入力端子に引き込まれる入
力信号に応じて適切に調節し、またデイジタル形態の信
号で利得を調節することにより、入力信号の直流レベル
に対し最適なバイアスレベルを調節でき、入力信号の利
得を正確に制御できる。
して用いない他方の入力端子の電圧を、入力端子として
使用する差動増幅器の一方の入力端子に引き込まれる入
力信号に応じて適切に調節し、またデイジタル形態の信
号で利得を調節することにより、入力信号の直流レベル
に対し最適なバイアスレベルを調節でき、入力信号の利
得を正確に制御できる。
【００１０】
【実施例】以下、添付した図面を参照して本発明の一実
施例を詳細に説明する。
施例を詳細に説明する。
【００１１】図２は本実施例の利得調節型増幅装置の構
成を示す図である。
成を示す図である。
【００１２】図２において、入力ライン５は、アナログ
入力信号を流入するためにアナログ信号源（図示しな
い）に接続される。また、入力ライン５は、第１トラン
ジスタＱ１のベースに接続されている。第１トランジス
タＱ１のコレクタは、抵抗Ｒ１を通じて第１供給電源Ｖ
CCに接続されている。第２トランジスタＱ２のコレクタ
は、抵抗Ｒ２を通じて第１供給電源ＶCCに接続されてい
る。第３トランジスタＱ３のコレクタは、第１トランジ
スタＱ１のエミツタ及び第２トランジスタＱ２のエミツ
タと結合されている。そして、第３トランジスタＱ３の
エミツタは、第２供給電源ＧＮＤに接続されている。
入力信号を流入するためにアナログ信号源（図示しな
い）に接続される。また、入力ライン５は、第１トラン
ジスタＱ１のベースに接続されている。第１トランジス
タＱ１のコレクタは、抵抗Ｒ１を通じて第１供給電源Ｖ
CCに接続されている。第２トランジスタＱ２のコレクタ
は、抵抗Ｒ２を通じて第１供給電源ＶCCに接続されてい
る。第３トランジスタＱ３のコレクタは、第１トランジ
スタＱ１のエミツタ及び第２トランジスタＱ２のエミツ
タと結合されている。そして、第３トランジスタＱ３の
エミツタは、第２供給電源ＧＮＤに接続されている。
【００１３】抵抗Ｒ３は、第１供給電源ＶCCと第２トラ
ンジスタＧ２のベースとの間に接続されている。ダイオ
ードＤ１のアノードは、第２トランジスタＱ２のベース
に接続されている。また、ダイオードＤ１のカソード
は、第４トランジスタＱ４のコレクタに接続されてい
る。第４トランジスタＱ４のエミツタは、第２供給電源
ＧＮＤに接続されている。
ンジスタＧ２のベースとの間に接続されている。ダイオ
ードＤ１のアノードは、第２トランジスタＱ２のベース
に接続されている。また、ダイオードＤ１のカソード
は、第４トランジスタＱ４のコレクタに接続されてい
る。第４トランジスタＱ４のエミツタは、第２供給電源
ＧＮＤに接続されている。
【００１４】キーマトリツクス１０は、マイクロコンピ
ユータ（以下、マイコンと称する）２０のキースキヤン
ポートＫＩ１〜ＫＩ４，ＫＯ１〜ＫＯ３に結合されてい
る。マイコン２０の第１，２出力端子ＤＩ１，ＤＩ２
は、それぞれ第１低域通過フイルタ（Low Pass Filter
；以下ＬＰＦと称する）３０の入力端子及び第２ＬＰ
Ｆ３１の入力端子に接続されている。第１ＬＰＦ３０の
出力端子は、抵抗Ｒ４を通じて第３トランジスタＱ３の
ベースに接続されている。第２ＬＰＦ３１の出力端子
は、抵抗Ｒ５を通じて第４トランジスタＱ４のベースに
接続されている。
ユータ（以下、マイコンと称する）２０のキースキヤン
ポートＫＩ１〜ＫＩ４，ＫＯ１〜ＫＯ３に結合されてい
る。マイコン２０の第１，２出力端子ＤＩ１，ＤＩ２
は、それぞれ第１低域通過フイルタ（Low Pass Filter
；以下ＬＰＦと称する）３０の入力端子及び第２ＬＰ
Ｆ３１の入力端子に接続されている。第１ＬＰＦ３０の
出力端子は、抵抗Ｒ４を通じて第３トランジスタＱ３の
ベースに接続されている。第２ＬＰＦ３１の出力端子
は、抵抗Ｒ５を通じて第４トランジスタＱ４のベースに
接続されている。
【００１５】ここで、２つの抵抗Ｒ１，Ｒ２及び２つの
トランジスタＱ１，Ｑ２よりなる点線部分４０は差動増
幅部である。そして、キーマトリツクス１０及びマイコ
ン２０よりなる点線部分５０は命令入力部である。ま
た、上記第１及び第２ＬＰＦ３０，３１はＤ／Ａ変換部
であつて、上記命令入力部５０のデイジタル信号をアナ
ログ信号に変換する。
トランジスタＱ１，Ｑ２よりなる点線部分４０は差動増
幅部である。そして、キーマトリツクス１０及びマイコ
ン２０よりなる点線部分５０は命令入力部である。ま
た、上記第１及び第２ＬＰＦ３０，３１はＤ／Ａ変換部
であつて、上記命令入力部５０のデイジタル信号をアナ
ログ信号に変換する。
【００１６】図２の作動において、差動増幅部４０は、
入力ライン５上の入力信号の電圧と接続点２５上の分割
電圧Ｖref との間の差電圧を、能動抵抗として作用する
第３トランジスタＱ３の抵抗値により決定される増幅率
で増幅して、出力を出力ライン１５上に供給する。
入力ライン５上の入力信号の電圧と接続点２５上の分割
電圧Ｖref との間の差電圧を、能動抵抗として作用する
第３トランジスタＱ３の抵抗値により決定される増幅率
で増幅して、出力を出力ライン１５上に供給する。
【００１７】この作動を詳細に説明すれば次の通りであ
る。
る。
【００１８】第１トランジスタＱ１は、入力端子５と第
３トランジスタＱ３のコレクタ間の電圧差により、負荷
抵抗Ｒ１を通じて流れる電流量の増減を調節する。ま
た、第２トランジスタＱ２は、接続点２５上の分割電圧
Ｖref と第３トランジスタＱ３のコレクタ上の電圧との
間の電圧差により、抵抗Ｒ２を通じて流れる電流量を調
節する。これにより、能動抵抗として作動する第３トラ
ンジスタＱ３の抵抗値及び接続点２５上の分割電圧とが
安定した状態で、負荷抵抗Ｒ１に流れる電流と負荷抵抗
Ｒ２に流れる電流とは、入力ライン５上の入力信号の電
圧レベルに応じて相反するように増加または減少する。
３トランジスタＱ３のコレクタ間の電圧差により、負荷
抵抗Ｒ１を通じて流れる電流量の増減を調節する。ま
た、第２トランジスタＱ２は、接続点２５上の分割電圧
Ｖref と第３トランジスタＱ３のコレクタ上の電圧との
間の電圧差により、抵抗Ｒ２を通じて流れる電流量を調
節する。これにより、能動抵抗として作動する第３トラ
ンジスタＱ３の抵抗値及び接続点２５上の分割電圧とが
安定した状態で、負荷抵抗Ｒ１に流れる電流と負荷抵抗
Ｒ２に流れる電流とは、入力ライン５上の入力信号の電
圧レベルに応じて相反するように増加または減少する。
【００１９】すなわち、入力信号の電圧レベルが接続点
２５上の分割電圧より大きい場合は、負荷抵抗Ｒ１に流
れる電流値は大きい値を有し、抵抗Ｒ２に流れる電流値
は小さい値を有する。逆に、入力信号の電圧レベルが接
続点２５上の分割電圧より小さい場合、負荷抵抗Ｒ１に
流れる電流は小さい値を有するし、抵抗Ｒ２に流れる電
流は大きい値を有する。結局、接続点２５上の分割電圧
は、入力端子５上の入力信号の増幅できる直流レベル幅
を制限することになる。
２５上の分割電圧より大きい場合は、負荷抵抗Ｒ１に流
れる電流値は大きい値を有し、抵抗Ｒ２に流れる電流値
は小さい値を有する。逆に、入力信号の電圧レベルが接
続点２５上の分割電圧より小さい場合、負荷抵抗Ｒ１に
流れる電流は小さい値を有するし、抵抗Ｒ２に流れる電
流は大きい値を有する。結局、接続点２５上の分割電圧
は、入力端子５上の入力信号の増幅できる直流レベル幅
を制限することになる。
【００２０】第１供給電源ＶCC及び第２供給電源ＧＮＤ
間に直列接続され分圧器として作用する抵抗Ｒ３，ダイ
オードＤ１及び第４トランジスタＱ４は、抵抗Ｒ３の抵
抗値と能動抵抗として作用する第４トランジスタＱ４の
抵抗値による分圧比で第１供給電圧ＶCCと第２供給電圧
ＧＮＤ間の電圧差を分圧して、分割された電圧Ｖrefを
接続点２５を通じて第２トランジスタＱ２のベースに供
給する。
間に直列接続され分圧器として作用する抵抗Ｒ３，ダイ
オードＤ１及び第４トランジスタＱ４は、抵抗Ｒ３の抵
抗値と能動抵抗として作用する第４トランジスタＱ４の
抵抗値による分圧比で第１供給電圧ＶCCと第２供給電圧
ＧＮＤ間の電圧差を分圧して、分割された電圧Ｖrefを
接続点２５を通じて第２トランジスタＱ２のベースに供
給する。
【００２１】能動抵抗として作用する第３トランジスタ
Ｑ３及び第４トランジスタＱ４の抵抗値は、ベースに印
加される電圧が増加するにつれて減少する。
Ｑ３及び第４トランジスタＱ４の抵抗値は、ベースに印
加される電圧が増加するにつれて減少する。
【００２２】キーマトリツクス１０は、複数の数字キ
ー，利得調節モード指定キー及びバイアスモード指定キ
ーを含み、モード別にユーザの指定する利得調節量及び
バイアス電圧調節量をマイコン２０に伝達する。
ー，利得調節モード指定キー及びバイアスモード指定キ
ーを含み、モード別にユーザの指定する利得調節量及び
バイアス電圧調節量をマイコン２０に伝達する。
【００２３】マイコン２０は、キーマトリツクス１０を
通じて入力される利得調節量やバイアス電圧調節量をパ
ルス幅変調（Pulsed Width Modulation ；以下ＰＷＭと
称する）して、変調された利得制御信号及びバイアス電
圧制御信号を発生する。ＰＷＭ信号はデイジタル信号形
態の一種であり、入力量に対応してパルスの幅が可変と
なる信号である。
通じて入力される利得調節量やバイアス電圧調節量をパ
ルス幅変調（Pulsed Width Modulation ；以下ＰＷＭと
称する）して、変調された利得制御信号及びバイアス電
圧制御信号を発生する。ＰＷＭ信号はデイジタル信号形
態の一種であり、入力量に対応してパルスの幅が可変と
なる信号である。
【００２４】第１ＬＰＦ３０は、マイコン２０が発生す
るＰＷＭ信号形態の利得制御信号を積分して、直流電圧
形態（アナログ形態）の利得制御信号を抵抗Ｒ４を通じ
て第３トランジスタＱ３のベースに供給する。この時、
第３トランジスタＱ３は、第１ＬＰＦ３０から抵抗Ｒ４
を通じてベースに印加される利得制御信号の電圧レベル
に対応して抵抗値を維持し、差動増幅部４０の利得を調
節することになる。
るＰＷＭ信号形態の利得制御信号を積分して、直流電圧
形態（アナログ形態）の利得制御信号を抵抗Ｒ４を通じ
て第３トランジスタＱ３のベースに供給する。この時、
第３トランジスタＱ３は、第１ＬＰＦ３０から抵抗Ｒ４
を通じてベースに印加される利得制御信号の電圧レベル
に対応して抵抗値を維持し、差動増幅部４０の利得を調
節することになる。
【００２５】第２ＬＰＦ３１は、マイコン２０が発生す
るＰＷＭ信号形態のバイアス電圧制御信号を積分して、
積分された直流電圧形態（アナログ形態）のバイアス電
圧制御信号を抵抗Ｒ５を通じて第４トランジスタＱ４の
ベースに供給する。そうすると、第４トランジスタＱ４
は第２ＬＰＦ３１から抵抗Ｒ５を通じてベースに印加さ
れるバイアス電圧制御信号の電圧レベルに対応して抵抗
値を維持し、作動増幅部４０のバイアス電圧として作用
する接続点２５上の分割電圧Ｖref を調節する。
るＰＷＭ信号形態のバイアス電圧制御信号を積分して、
積分された直流電圧形態（アナログ形態）のバイアス電
圧制御信号を抵抗Ｒ５を通じて第４トランジスタＱ４の
ベースに供給する。そうすると、第４トランジスタＱ４
は第２ＬＰＦ３１から抵抗Ｒ５を通じてベースに印加さ
れるバイアス電圧制御信号の電圧レベルに対応して抵抗
値を維持し、作動増幅部４０のバイアス電圧として作用
する接続点２５上の分割電圧Ｖref を調節する。
【００２６】
【発明の効果】本発明により、入力信号の直流レベルに
対し最適なバイアスレベルを調節でき、入力信号の利得
を正確に制御できる利得調節型増幅装置を提供できる。
対し最適なバイアスレベルを調節でき、入力信号の利得
を正確に制御できる利得調節型増幅装置を提供できる。
【００２７】すなわち、本発明では、差動増幅器の入力
端子として使用しない他方の入力端子の電圧を、入力端
子として使用される差動増幅器の一方の入力端子に引き
込まれる入力信号に応じて適切に調節して、小さい電圧
レベルの入力信号の歪曲が防止できる利点があり、ま
た、デイジタル形態の信号で利得を調節するのでユーザ
の所望の利得の出力信号が得られる利点がある。
端子として使用しない他方の入力端子の電圧を、入力端
子として使用される差動増幅器の一方の入力端子に引き
込まれる入力信号に応じて適切に調節して、小さい電圧
レベルの入力信号の歪曲が防止できる利点があり、ま
た、デイジタル形態の信号で利得を調節するのでユーザ
の所望の利得の出力信号が得られる利点がある。
【図１】従来の利得調節型増幅装置の回路図である。
【図２】本実施例の利得調節型増幅装置の構成を示す図
である。
である。
１０…キーマトリツクス、２０…マイコン、３０…第１
ＬＰＦ、３１…第２ＬＰＦ、４０…差動増幅部、５０…
命令入力部、Ｑ１〜Ｑ４…第１〜第４トランジスタ、Ｒ
１〜Ｒ５…抵抗、Ｄ１…ダイオード
ＬＰＦ、３１…第２ＬＰＦ、４０…差動増幅部、５０…
命令入力部、Ｑ１〜Ｑ４…第１〜第４トランジスタ、Ｒ
１〜Ｒ５…抵抗、Ｄ１…ダイオード
Claims (6)
- 【請求項１】 両入力端子の一方に入力信号を流入する
入力ラインが接続され、他方にバイアスレベルを提供す
るバイアスレベル調節手段が接続される差動増幅手段
と、 該差動増幅手段の電流量及び／又はバイアスレベルをア
ナログ信号に基づいて調節する調節手段と、 ユーザの指定する利得調節命令及びバイアス調節命令を
それぞれデイジタル形態の利得調節信号及びバイアス調
節信号に変換して出力する命令入力手段と、 該命令入力手段からのデイジタル形態の利得調節信号及
びバイアス調節信号をアナログ信号に変換して、前記調
節手段に提供するＤ／Ａ変換手段とを備えることを特徴
とする利得調節型増幅装置。 - 【請求項２】 前記調節手段は能動抵抗を有し、前記命
令入力手段の出力である利得調節信号がＰＷＭ信号であ
ることを特徴とする請求項１記載の利得調節型増幅装
置。 - 【請求項３】 前記Ｄ／Ａ変換手段が積分器を含むこと
を特徴とする請求項２記載の利得調節型増幅装置。 - 【請求項４】 両入力端子の一方に入力信号を流入する
ための入力ラインが接続され、他方にアナログ信号に基
づいて可変のバイアスレベルを提供するバイアスレベル
調節手段が接続される差動増幅手段と、 該差動増幅手段の電流量をアナログ信号に基づいて調節
する電流量調節手段と、 ユーザの指定する利得調節命令及びバイアス調節命令を
それぞれデイジタル形態の利得調節信号及びバイアス調
節信号に変換して出力する命令入力手段と、 該命令入力手段からのデイジタル利得調節信号をアナロ
グ信号に変換して、前記電流量調節手段に提供する第１
のＤ／Ａ変換手段と、 前記命令入力手段からのデイジタル形態のバイアス調節
信号をアナログ信号に変換して、前記バイアスレベル調
節手段に提供する第２のＤ／Ａ変換手段とを備えること
を特徴とする利得調節型増幅装置。 - 【請求項５】 前記電流量調節手段及びバイアスレベル
調節手段はそれぞれ能動抵抗を有し、前記利得調節信号
及びバイアス調節信号がＰＷＭ信号であることを特徴と
する請求項４記載の利得調節型増幅装置。 - 【請求項６】 前記第１，第２のＤ／Ａ変換手段がそれ
ぞれ積分器を含むことを特徴とする請求項５記載の利得
調節型増幅装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1585/1991 | 1991-01-30 | ||
| KR1019910001585A KR920015697A (ko) | 1991-01-30 | 1991-01-30 | 이득제어장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204766A true JPH06204766A (ja) | 1994-07-22 |
| JP2808567B2 JP2808567B2 (ja) | 1998-10-08 |
Family
ID=19310496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3190161A Expired - Fee Related JP2808567B2 (ja) | 1991-01-30 | 1991-07-30 | 利得調節型増幅装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5153528A (ja) |
| JP (1) | JP2808567B2 (ja) |
| KR (1) | KR920015697A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022069430A (ja) * | 2020-10-23 | 2022-05-11 | インフィニオン テクノロジーズ アクチエンゲゼルシャフト | 負性抵抗マージンテストを備えた発振回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652544A (en) * | 1994-11-09 | 1997-07-29 | Crest Audio Inc. | Apparatus and method for programming an amplifier |
| US5652542A (en) * | 1994-11-09 | 1997-07-29 | Crest Audio, Inc. | Digital signal processor for amplifier |
| GB2396263B (en) * | 2001-07-11 | 2005-02-02 | Ericsson Telefon Ab L M | Amplifier device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5628511A (en) * | 1979-08-16 | 1981-03-20 | Sony Corp | Gain control circuit |
| JPS56128020A (en) * | 1980-03-12 | 1981-10-07 | Nippon Atom Ind Group Co Ltd | Conversion gain stabilization method of analog-digital converting circuit |
| JPS586442A (ja) * | 1981-07-03 | 1983-01-14 | Nippon Steel Corp | 鋼管リングの拡管試験装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4818051A (en) * | 1987-08-10 | 1989-04-04 | Us West Advanced Technologies, Inc. | Optical bus |
-
1991
- 1991-01-30 KR KR1019910001585A patent/KR920015697A/ko not_active Application Discontinuation
- 1991-07-15 US US07/730,006 patent/US5153528A/en not_active Expired - Fee Related
- 1991-07-30 JP JP3190161A patent/JP2808567B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5628511A (en) * | 1979-08-16 | 1981-03-20 | Sony Corp | Gain control circuit |
| JPS56128020A (en) * | 1980-03-12 | 1981-10-07 | Nippon Atom Ind Group Co Ltd | Conversion gain stabilization method of analog-digital converting circuit |
| JPS586442A (ja) * | 1981-07-03 | 1983-01-14 | Nippon Steel Corp | 鋼管リングの拡管試験装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022069430A (ja) * | 2020-10-23 | 2022-05-11 | インフィニオン テクノロジーズ アクチエンゲゼルシャフト | 負性抵抗マージンテストを備えた発振回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5153528A (en) | 1992-10-06 |
| JP2808567B2 (ja) | 1998-10-08 |
| KR920015697A (ko) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4744881B2 (ja) | バイアス制御を伴う電力増幅器 | |
| JPH05102758A (ja) | 外部バイアスを利用した光帯域線形利得調節増幅器 | |
| JP2808567B2 (ja) | 利得調節型増幅装置 | |
| US4929908A (en) | Gain controllable amplifier circuit | |
| CA1164962A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| KR101258281B1 (ko) | 전압-전류 변환기 및 변환하기 위한 방법 | |
| JPS6051806B2 (ja) | 可聴周波増幅器 | |
| JPH0712128B2 (ja) | 増幅器 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPS631768B2 (ja) | ||
| US7196569B1 (en) | Feedback compensation for logarithmic amplifiers | |
| JPS59103571A (ja) | スイツチングレギユレ−タ回路 | |
| JP3091047B2 (ja) | 光信号増幅回路 | |
| JPH0326565B2 (ja) | ||
| EP0028229B1 (en) | A balanced amplifier output stage | |
| JP2874429B2 (ja) | 記録電流増幅回路 | |
| JPH0339933Y2 (ja) | ||
| JP2834337B2 (ja) | 定電圧回路および電源回路 | |
| JPH0648980Y2 (ja) | Ａｌｃ回路 | |
| JPH10135833A (ja) | Ａ／ｄ変換デバイス | |
| JPS5834809Y2 (ja) | Ａｇｃ回路 | |
| JP2621418B2 (ja) | 電話機 | |
| JP2519561Y2 (ja) | フォトｉｃ | |
| SU1713083A1 (ru) | Выходной каскад усилител мощности | |
| JPS6246326Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960723 |
|
| LAPS | Cancellation because of no payment of annual fees |