JPH10135833A - Ａ／ｄ変換デバイス - Google Patents
Ａ／ｄ変換デバイスInfo
- Publication number
- JPH10135833A JPH10135833A JP9289627A JP28962797A JPH10135833A JP H10135833 A JPH10135833 A JP H10135833A JP 9289627 A JP9289627 A JP 9289627A JP 28962797 A JP28962797 A JP 28962797A JP H10135833 A JPH10135833 A JP H10135833A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- differential
- input terminal
- converter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/20—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating powers, roots, polynomes, mean square values, standard deviation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/72—Circuits for processing colour signals for reinsertion of DC and slowly varying components of colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】
【課題】 直流成分のレベルを雑音を発生することなく
制御し、Ａ／Ｄ変換デバイスの性能を向上させる。 【解決手段】 Ａ／Ｄ変換デバイスはＡ／Ｄ変換器
（８）及び直流成分を自動調整する制御モジュールを具
えている。このモジュールは、Ａ／Ｄ変換器（８）の入
力端子におけるアナログ信号（11）と、変換器（８）の
ラダー抵抗回路（９）に供給される電圧に基づいて発生
される基準電圧（10）とを比較するアナログ比較器
（５）を具えている。直流成分の制御が、Ａ／Ｄ変換器
に供給される信号に雑音を導入しないようにするために
本発明では制御モジュールの比較器（５）が、ゼロを中
心とする所定範囲の差動制御信号に対して低減出／入力
利得を有する非線形レスポンスを呈するようにする。
制御し、Ａ／Ｄ変換デバイスの性能を向上させる。 【解決手段】 Ａ／Ｄ変換デバイスはＡ／Ｄ変換器
（８）及び直流成分を自動調整する制御モジュールを具
えている。このモジュールは、Ａ／Ｄ変換器（８）の入
力端子におけるアナログ信号（11）と、変換器（８）の
ラダー抵抗回路（９）に供給される電圧に基づいて発生
される基準電圧（10）とを比較するアナログ比較器
（５）を具えている。直流成分の制御が、Ａ／Ｄ変換器
に供給される信号に雑音を導入しないようにするために
本発明では制御モジュールの比較器（５）が、ゼロを中
心とする所定範囲の差動制御信号に対して低減出／入力
利得を有する非線形レスポンスを呈するようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ入力電圧
受電用のアナログ入力端子と、前記アナログ入力電圧を
変換して得られるディジタル信号供給用のディジタル出
力端子とを有しているＡ／Ｄ変換デバイスであって：前
記デバイスの入力端子に接続されると共に蓄積コンデン
サを介して固定の直流電源にも接続されるアナログ入力
端子及び前記デバイスの出力端子を構成する出力端子を
有しているＡ／Ｄ変換器と；予定した固定値を有する信
号である第１信号と、前記変換器の入力信号を表わす信
号である第２信号とにより構成される制御信号と称する
差動信号を入力端子にて受信するアナログ比較器を有
し、前記蓄積コンデンサの端子における電圧を調整する
信号を出力端子に供給し、且つ前記アナログ入力電圧が
或る基準しきい値を有する場合に作動する制御モジュー
ルと；を具えているＡ／Ｄ変換デバイスに関するもので
ある。
受電用のアナログ入力端子と、前記アナログ入力電圧を
変換して得られるディジタル信号供給用のディジタル出
力端子とを有しているＡ／Ｄ変換デバイスであって：前
記デバイスの入力端子に接続されると共に蓄積コンデン
サを介して固定の直流電源にも接続されるアナログ入力
端子及び前記デバイスの出力端子を構成する出力端子を
有しているＡ／Ｄ変換器と；予定した固定値を有する信
号である第１信号と、前記変換器の入力信号を表わす信
号である第２信号とにより構成される制御信号と称する
差動信号を入力端子にて受信するアナログ比較器を有
し、前記蓄積コンデンサの端子における電圧を調整する
信号を出力端子に供給し、且つ前記アナログ入力電圧が
或る基準しきい値を有する場合に作動する制御モジュー
ルと；を具えているＡ／Ｄ変換デバイスに関するもので
ある。
【０００２】斯種のデバイスは、特に画像をディジタル
的に処理する装置に用いられる。制御モジュールは、供
給される信号中の直流成分を自動調整するのに用いられ
る。
的に処理する装置に用いられる。制御モジュールは、供
給される信号中の直流成分を自動調整するのに用いられ
る。
【０００３】
【従来の技術】冒頭にて述べたようなＡ／Ｄ変換デバイ
スは米国特許第５，３７１，５５２号から既知である。
この米国特許に記載されているデバイスにおける制御モ
ジュールはＡ／Ｄ変換器の入力端子におけるアナログ信
号と、前記変換器のラダー抵抗回路に供給される電圧に
基づいて発生させる基準電圧とを比較するアナログ比較
器を具えている。
スは米国特許第５，３７１，５５２号から既知である。
この米国特許に記載されているデバイスにおける制御モ
ジュールはＡ／Ｄ変換器の入力端子におけるアナログ信
号と、前記変換器のラダー抵抗回路に供給される電圧に
基づいて発生させる基準電圧とを比較するアナログ比較
器を具えている。
【０００４】
【発明が解決しようとする課題】本発明の目的は斯種の
Ａ／Ｄ変換デバイスの性能を向上させることにある。
Ａ／Ｄ変換デバイスの性能を向上させることにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、前記制御モジュールの比較器が、ゼロを中
心とする所定範囲の差動制御信号に対して低減出／入力
利得を有する非線形レスポンスを呈するようにする。
するために、前記制御モジュールの比較器が、ゼロを中
心とする所定範囲の差動制御信号に対して低減出／入力
利得を有する非線形レスポンスを呈するようにする。
【０００６】このようにすれば、供給される信号中の直
流成分を制御してもこの信号中に殆ど雑音が導入されな
いという利点がある。
流成分を制御してもこの信号中に殆ど雑音が導入されな
いという利点がある。
【０００７】ディジタル装置には、利得の低減又は増大
と等価の効果を得るために、出力値を可変数によりディ
ジタル的に逓倍するか、又は様々な値の電流源を切り替
えるディジタル比較器を具えるようにすることができ
る。しかし、このようなディジタル装置では、制御が不
連続となるために、Ａ／Ｄ変換に不安定性が導入される
恐れがある。
と等価の効果を得るために、出力値を可変数によりディ
ジタル的に逓倍するか、又は様々な値の電流源を切り替
えるディジタル比較器を具えるようにすることができ
る。しかし、このようなディジタル装置では、制御が不
連続となるために、Ａ／Ｄ変換に不安定性が導入される
恐れがある。
【０００８】本発明の好適例によれば、前記制御モジュ
ールが：前記差動制御信号を構成する前記第１及び第２
信号から、互いに直流オフセットされる２つの差動信号
を発生し、これらの差動信号のうちの一方を“高”信号
と称し、且つ他方を“低”信号と称し、これらの各信号
が、前記差動制御信号を構成する前記第１及び第２信号
にそれぞれ対応する第１及び第２信号によって構成され
るようにする差動信号発生手段と；前記高差動信号を構
成する前記第１信号と前記低差動信号を構成する前記第
２信号との差項と、前記高差動信号を構成する前記第２
信号と前記低差動信号を構成する前記第１信号との差項
との２つの項の和の関数として制御電流を発生する制御
電流発生手段と；前記制御電流の関数としての利得を有
し、前記差動制御信号を増幅する差動増幅器とを具える
ようにする。
ールが：前記差動制御信号を構成する前記第１及び第２
信号から、互いに直流オフセットされる２つの差動信号
を発生し、これらの差動信号のうちの一方を“高”信号
と称し、且つ他方を“低”信号と称し、これらの各信号
が、前記差動制御信号を構成する前記第１及び第２信号
にそれぞれ対応する第１及び第２信号によって構成され
るようにする差動信号発生手段と；前記高差動信号を構
成する前記第１信号と前記低差動信号を構成する前記第
２信号との差項と、前記高差動信号を構成する前記第２
信号と前記低差動信号を構成する前記第１信号との差項
との２つの項の和の関数として制御電流を発生する制御
電流発生手段と；前記制御電流の関数としての利得を有
し、前記差動制御信号を増幅する差動増幅器とを具える
ようにする。
【０００９】さらに本発明の好適例によれば、前記２つ
のオフセット差動信号を発生する手段が、前記差動制御
信号を構成する前記第１及び第２信号の各々に対して、
“ホロワ”タイプの第１及び第２段を具え、これらの各
段に細分化負荷を設け、前記高差動信号を構成する前記
第１信号及び前記低差動信号を構成する前記第１信号を
前記第１ホロワ段の細分化負荷の両端子から取出し、前
記高差動信号を構成する前記第２信号及び前記低差動信
号を構成する前記第２信号を前記第２ホロワ段の細分化
負荷の両端子から取出すようにし、且つ前記制御電流発
生手段が２つの差動トランジスタ対を具え、これらの各
対が第１及び第２トランジスタを具え、第１対の第１ト
ランジスタのベースが前記高差動信号を構成する第１信
号を受信し、前記第１対の第２トランジスタのベースが
前記低差動信号を構成する第２信号を受信し、前記第２
対の第１トランジスタのベースが前記高差動信号を構成
する第２信号を受信し、且つ前記第２対の第２トランジ
スタのベースが前記低差動信号を構成する第１信号を受
信し、前記２対の第１／第２トランジスタのコレクタ電
流を一緒に加えるようにし、前記差動増幅器が差動対の
トランジスタを具え、該増幅器の入力端子が前記差動制
御信号を受信し、前記差動対における２個のトランジス
タの相互接続したエミッタが、電流ミラーによって再生
したりする前記制御電流を受信するようにし、且つ前記
差動対の２つのトランジスタが各々負荷トランジスタに
よって装荷され、これら２つの負荷トランジスタが電流
ミラーを構成し、前記差動増幅器が電流出力端子を有
し、且つ前記蓄積コンデンサのプレートがこの電流出力
端子に接続されるようにする。
のオフセット差動信号を発生する手段が、前記差動制御
信号を構成する前記第１及び第２信号の各々に対して、
“ホロワ”タイプの第１及び第２段を具え、これらの各
段に細分化負荷を設け、前記高差動信号を構成する前記
第１信号及び前記低差動信号を構成する前記第１信号を
前記第１ホロワ段の細分化負荷の両端子から取出し、前
記高差動信号を構成する前記第２信号及び前記低差動信
号を構成する前記第２信号を前記第２ホロワ段の細分化
負荷の両端子から取出すようにし、且つ前記制御電流発
生手段が２つの差動トランジスタ対を具え、これらの各
対が第１及び第２トランジスタを具え、第１対の第１ト
ランジスタのベースが前記高差動信号を構成する第１信
号を受信し、前記第１対の第２トランジスタのベースが
前記低差動信号を構成する第２信号を受信し、前記第２
対の第１トランジスタのベースが前記高差動信号を構成
する第２信号を受信し、且つ前記第２対の第２トランジ
スタのベースが前記低差動信号を構成する第１信号を受
信し、前記２対の第１／第２トランジスタのコレクタ電
流を一緒に加えるようにし、前記差動増幅器が差動対の
トランジスタを具え、該増幅器の入力端子が前記差動制
御信号を受信し、前記差動対における２個のトランジス
タの相互接続したエミッタが、電流ミラーによって再生
したりする前記制御電流を受信するようにし、且つ前記
差動対の２つのトランジスタが各々負荷トランジスタに
よって装荷され、これら２つの負荷トランジスタが電流
ミラーを構成し、前記差動増幅器が電流出力端子を有
し、且つ前記蓄積コンデンサのプレートがこの電流出力
端子に接続されるようにする。
【００１０】本発明の他の好適例では、前記Ａ／Ｄ変換
器のアナログ入力端子をコンデンサを介して前記デバイ
スのアナログ入力端子に接続すると共に抵抗を介して基
準電圧受電用の基準入力端子に接続し、且つ前記Ａ／Ｄ
変換器のアナログ入力端子と前記デバイスのアナログ入
力端子との間に第２差動増幅器を配置し、該第２差動増
幅器が前記デバイスの入力端子に接続される第１入力端
子と、前記蓄積コンデンサを介して電源端子に接続され
る第２入力端子と、前記Ａ／Ｄ変換器の入力端子に接続
される出力端子とを有するようにする。
器のアナログ入力端子をコンデンサを介して前記デバイ
スのアナログ入力端子に接続すると共に抵抗を介して基
準電圧受電用の基準入力端子に接続し、且つ前記Ａ／Ｄ
変換器のアナログ入力端子と前記デバイスのアナログ入
力端子との間に第２差動増幅器を配置し、該第２差動増
幅器が前記デバイスの入力端子に接続される第１入力端
子と、前記蓄積コンデンサを介して電源端子に接続され
る第２入力端子と、前記Ａ／Ｄ変換器の入力端子に接続
される出力端子とを有するようにする。
【００１１】さらに他の好適例では、前記Ａ／Ｄ変換器
に、所定の電位差を受けて、２つの抵抗間の各接続点
に、前記変換器のアナログ入力端子にて受信される信号
との比較の目的で前記変換器によって用いられるラダー
基準電圧を供給するラダー抵抗回路を設け、前記制御信
号が前記ラダー基準電圧の少なくとも１つに基づいて処
理され、例えば制御信号を構成する信号の１つをラダー
基準電圧の１つとする。
に、所定の電位差を受けて、２つの抵抗間の各接続点
に、前記変換器のアナログ入力端子にて受信される信号
との比較の目的で前記変換器によって用いられるラダー
基準電圧を供給するラダー抵抗回路を設け、前記制御信
号が前記ラダー基準電圧の少なくとも１つに基づいて処
理され、例えば制御信号を構成する信号の１つをラダー
基準電圧の１つとする。
【００１２】
【発明の実施の形態】図１に示したＡ／Ｄ変換デバイス
は、アナログ入力電圧受信用の“ＲＧＢ”にて示したア
ナログ入力端子を有している。アナログ入力電圧は、例
えばテレビジョン受信機又はコンピュータのモニタにお
ける画像のカラー成分の１つとする。このタイプの用途
ととっては信号の周波数が数メガヘルツに達し、８ビッ
トの精度の変換器が満足する。黒レベルと称する直流成
分のレベルを良好に制御することが重要である。本発明
による変換器によれば、このような制御を何等厄介な雑
音を発生することなく行なうことができる。
は、アナログ入力電圧受信用の“ＲＧＢ”にて示したア
ナログ入力端子を有している。アナログ入力電圧は、例
えばテレビジョン受信機又はコンピュータのモニタにお
ける画像のカラー成分の１つとする。このタイプの用途
ととっては信号の周波数が数メガヘルツに達し、８ビッ
トの精度の変換器が満足する。黒レベルと称する直流成
分のレベルを良好に制御することが重要である。本発明
による変換器によれば、このような制御を何等厄介な雑
音を発生することなく行なうことができる。
【００１３】Ａ／Ｄ変換デバイスはアナログ入力電圧の
変換により得られるディジタル信号供給用の“Out ”に
て示したディジタル出力端子を有している。
変換により得られるディジタル信号供給用の“Out ”に
て示したディジタル出力端子を有している。
【００１４】デバイスの入力端子“ＲＧＢ”はＡ／Ｄ変
換器８のアナログ入力端子１１に接続する。この場合、
この接続は結合コンデンサ１７及び増幅器１を経て行わ
れ、増幅器１の分岐については後に詳細に説明する。変
換器８の出力端子はデバイスの出力端子(Out) を構成す
る。
換器８のアナログ入力端子１１に接続する。この場合、
この接続は結合コンデンサ１７及び増幅器１を経て行わ
れ、増幅器１の分岐については後に詳細に説明する。変
換器８の出力端子はデバイスの出力端子(Out) を構成す
る。
【００１５】増幅器１は２つの入力端子を有する差動タ
イプのものとする。デバイスの入力端子ＲＧＢはコンデ
ンサ１７を介して増幅器１の“＋”入力端子に接続す
る。基準電圧受信用の入力端子Ｖref もインピーダンス
整合増幅器３及び抵抗Ｒを介して増幅器１の“＋”入力
端子に接続する。増幅器１の“−”入力端子は蓄積コン
デンサ７を介して固定の直流電源、ここでは接地端子に
接続する。増幅器１の出力端子は別の増幅器２を介して
Ａ／Ｄ変換器８の入力端子に接続する。この増幅器２は
本発明の一部を成すものではなく、これは利得を利得制
御入力１４によって制御でき、デバイスを校正できるタ
イプのものとする。
イプのものとする。デバイスの入力端子ＲＧＢはコンデ
ンサ１７を介して増幅器１の“＋”入力端子に接続す
る。基準電圧受信用の入力端子Ｖref もインピーダンス
整合増幅器３及び抵抗Ｒを介して増幅器１の“＋”入力
端子に接続する。増幅器１の“−”入力端子は蓄積コン
デンサ７を介して固定の直流電源、ここでは接地端子に
接続する。増幅器１の出力端子は別の増幅器２を介して
Ａ／Ｄ変換器８の入力端子に接続する。この増幅器２は
本発明の一部を成すものではなく、これは利得を利得制
御入力１４によって制御でき、デバイスを校正できるタ
イプのものとする。
【００１６】黒レベルを調整するには制御モジュールを
用いる。これは本来構成要素５〜６で構成する。比較器
５は、その入力端子Ｖr とＶi とで差動制御信号を受信
する。この制御信号は入力端子Ｖi に供給される第１信
号と、入力端子Ｖr に供給される第２信号とで構成され
る。入力端子Ｖi に供給される第１信号１１は、Ａ／Ｄ
変換器８の入力信号を表わす信号である。ここでは第１
信号をＡ／Ｄ変換器８の入力信号そのものとする。入力
端子Ｖr に供給される第２信号１０は或る予定値を有す
る信号とする。アナログ入力電圧が或る基準しきい値に
丁度達する瞬時に、比較器５は既知の回路（これは本発
明の要部でなく、図示せず）に接続された入力１５によ
って作動する。この際、比較器がその出力端子に供給す
る信号が、電流発生器６の電流を制御し、この電流は蓄
積コンデンサ７に供給され、このコンデンサを充電又は
放電させる。このように、制御モジュールはコンデンサ
７の端子電圧を調整する。
用いる。これは本来構成要素５〜６で構成する。比較器
５は、その入力端子Ｖr とＶi とで差動制御信号を受信
する。この制御信号は入力端子Ｖi に供給される第１信
号と、入力端子Ｖr に供給される第２信号とで構成され
る。入力端子Ｖi に供給される第１信号１１は、Ａ／Ｄ
変換器８の入力信号を表わす信号である。ここでは第１
信号をＡ／Ｄ変換器８の入力信号そのものとする。入力
端子Ｖr に供給される第２信号１０は或る予定値を有す
る信号とする。アナログ入力電圧が或る基準しきい値に
丁度達する瞬時に、比較器５は既知の回路（これは本発
明の要部でなく、図示せず）に接続された入力１５によ
って作動する。この際、比較器がその出力端子に供給す
る信号が、電流発生器６の電流を制御し、この電流は蓄
積コンデンサ７に供給され、このコンデンサを充電又は
放電させる。このように、制御モジュールはコンデンサ
７の端子電圧を調整する。
【００１７】コンデンサ７と増幅器１の“−”入力端子
との間には増幅器４をホロワ構成で配置して、これによ
り消費電流を極めて小さくすると共にコンデンサ７の両
端子における電圧のドリフトをなくすようにする。Ａ／
Ｄ変換器８には、そのアナログ入力端子にて受信される
信号との比較の目的で、この変換器によって用いられる
はしご型（ラダー）抵抗回路の基準電圧を２つの抵抗間
の各接続点に供給するラダー抵抗回路９を設ける。この
ラダー９は電源電圧ＶＣＣと増幅器１２の出力端子との
間にて分岐し、既知の方法にて配置する２つの入力端子
を有している前記増幅器１２の一方の“＋”入力端子は
ラダー９における或る２つの抵抗間の接続点に接続し、
“−”入力端子は増幅器１３の出力端子に接続し、この
増幅器１３の２つの入力端子は相互接続する。増幅器１
３は増幅器１のコピーであり、この増幅器１３の目的は
増幅器１の寄生オフセット電圧を再生、この場合には補
償することにある。制御信号は前記ラダー基準電圧の１
つに基づいて処理され、制御信号を構成する信号１０は
ラダー９の或る接続点から取出される。従って、信号１
０はこのラダーのラダー基準電圧の１つであり、例えば
それは信号１１における黒レベルに対応する。
との間には増幅器４をホロワ構成で配置して、これによ
り消費電流を極めて小さくすると共にコンデンサ７の両
端子における電圧のドリフトをなくすようにする。Ａ／
Ｄ変換器８には、そのアナログ入力端子にて受信される
信号との比較の目的で、この変換器によって用いられる
はしご型（ラダー）抵抗回路の基準電圧を２つの抵抗間
の各接続点に供給するラダー抵抗回路９を設ける。この
ラダー９は電源電圧ＶＣＣと増幅器１２の出力端子との
間にて分岐し、既知の方法にて配置する２つの入力端子
を有している前記増幅器１２の一方の“＋”入力端子は
ラダー９における或る２つの抵抗間の接続点に接続し、
“−”入力端子は増幅器１３の出力端子に接続し、この
増幅器１３の２つの入力端子は相互接続する。増幅器１
３は増幅器１のコピーであり、この増幅器１３の目的は
増幅器１の寄生オフセット電圧を再生、この場合には補
償することにある。制御信号は前記ラダー基準電圧の１
つに基づいて処理され、制御信号を構成する信号１０は
ラダー９の或る接続点から取出される。従って、信号１
０はこのラダーのラダー基準電圧の１つであり、例えば
それは信号１１における黒レベルに対応する。
【００１８】比較器５を示す三角形の中に図示したよう
に、この比較器はゼロを中心とする差動制御信号の或る
範囲に対して低減出／入力利得を有する非線形のレスポ
ンスを呈する。
に、この比較器はゼロを中心とする差動制御信号の或る
範囲に対して低減出／入力利得を有する非線形のレスポ
ンスを呈する。
【００１９】制御モジュールを図２に示してある。差動
制御信号を構成する第１信号及び第２信号は入力端子Ｖ
i 及びＶr にそれぞれ供給される。互いに直流オフセッ
トされる２つの差動信号が、これら２つの入力端子Ｖi
及びＶr から派生される。一方の信号を“高”信号と称
し、他方の信号を“低”信号と称し、これらの各信号は
第１信号Ｖi 及び第２信号Ｖr にそれぞれ対応する第１
及び第２信号によって構成される。各入力端子Ｖi 及び
Ｖr には、それぞれエミッタホロワとして配置したトラ
ンジスタ１８及び１９によって構成される第１段及び第
２段の入力端子を接続する。これらの各トランジスタ
は、それぞれ電流源３３，３４と直列の抵抗３８，３９
によって構成した細分化負荷を有している。“高”差動
信号１｜Ｈを構成する第１信号及び“低”差動信号１｜
Ｌを構成する第１信号は、第１ホロワ段の負荷を何分の
１かに細分化する抵抗３８の高端子及び低端子からそれ
ぞれ取出される。“高”差動信号２｜Ｈを構成する第２
信号及び“低”差動信号２｜Ｌを構成する第２信号は、
第２ホロワ段の負荷を何分の１かにする抵抗３９の高及
び低端子からそれぞれ取出される。抵抗３８又は３９
は、ダイオード構成に配置されるトランジスタの如き他
のタイプの負荷と置き換えることもできる。
制御信号を構成する第１信号及び第２信号は入力端子Ｖ
i 及びＶr にそれぞれ供給される。互いに直流オフセッ
トされる２つの差動信号が、これら２つの入力端子Ｖi
及びＶr から派生される。一方の信号を“高”信号と称
し、他方の信号を“低”信号と称し、これらの各信号は
第１信号Ｖi 及び第２信号Ｖr にそれぞれ対応する第１
及び第２信号によって構成される。各入力端子Ｖi 及び
Ｖr には、それぞれエミッタホロワとして配置したトラ
ンジスタ１８及び１９によって構成される第１段及び第
２段の入力端子を接続する。これらの各トランジスタ
は、それぞれ電流源３３，３４と直列の抵抗３８，３９
によって構成した細分化負荷を有している。“高”差動
信号１｜Ｈを構成する第１信号及び“低”差動信号１｜
Ｌを構成する第１信号は、第１ホロワ段の負荷を何分の
１かに細分化する抵抗３８の高端子及び低端子からそれ
ぞれ取出される。“高”差動信号２｜Ｈを構成する第２
信号及び“低”差動信号２｜Ｌを構成する第２信号は、
第２ホロワ段の負荷を何分の１かにする抵抗３９の高及
び低端子からそれぞれ取出される。抵抗３８又は３９
は、ダイオード構成に配置されるトランジスタの如き他
のタイプの負荷と置き換えることもできる。
【００２０】２つの各差動信号対には第１トランジスタ
２０及び２３と、第２トランジスタ２１及び２２とをそ
れぞれ設ける。第１対の第１トランジスタ２０のベース
は第１高信号１｜Ｈを受信すると共に第２トランジスタ
２１のベースは第２低信号２｜Ｌを受信し、第２対の第
１トランジスタ２３のベースは第２高信号２｜Ｈを受信
すると共に第２トランジスタ２２のベースは第１低信号
１｜Ｌを受信する。
２０及び２３と、第２トランジスタ２１及び２２とをそ
れぞれ設ける。第１対の第１トランジスタ２０のベース
は第１高信号１｜Ｈを受信すると共に第２トランジスタ
２１のベースは第２低信号２｜Ｌを受信し、第２対の第
１トランジスタ２３のベースは第２高信号２｜Ｈを受信
すると共に第２トランジスタ２２のベースは第１低信号
１｜Ｌを受信する。
【００２１】前記２対のうちの第２トランジスタ２１，
２２のコレクタは、電流発生トランジスタ２５及びトラ
ンジスタ２４を具えている電流ミラーに接続し、トラン
ジスタ２４はダイオード構成に配置して、そのアノード
が電源端子ＶＣＣに接続され、カソードが電流源３６を
介して大地に接続されるようにする。ダイオード２４に
流れる電流は電流源３６からの電流から成り、これには
トランジスタ２１又は２２から補足電流が加えられたり
する。トランジスタ２５の電流は、トランジスタ２９及
び３０によって構成される電流ミラーに“再現”され
る。
２２のコレクタは、電流発生トランジスタ２５及びトラ
ンジスタ２４を具えている電流ミラーに接続し、トラン
ジスタ２４はダイオード構成に配置して、そのアノード
が電源端子ＶＣＣに接続され、カソードが電流源３６を
介して大地に接続されるようにする。ダイオード２４に
流れる電流は電流源３６からの電流から成り、これには
トランジスタ２１又は２２から補足電流が加えられたり
する。トランジスタ２５の電流は、トランジスタ２９及
び３０によって構成される電流ミラーに“再現”され
る。
【００２２】上記補足電流は次の２つの項の和の関数と
なる。即ち、その一方の項は、高差動信号の要素である
第１高信号１｜Ｈと、低差動信号の要素である第２低信
号２｜Ｌとの差であり；他方の項は、高差動信号の要素
である第２高信号２｜Ｈと、低差動信号の要素である第
１低信号１｜Ｌとの差である。
なる。即ち、その一方の項は、高差動信号の要素である
第１高信号１｜Ｈと、低差動信号の要素である第２低信
号２｜Ｌとの差であり；他方の項は、高差動信号の要素
である第２高信号２｜Ｈと、低差動信号の要素である第
１低信号１｜Ｌとの差である。
【００２３】入力端子Ｖi 及びＶr に供給する信号を逆
にする場合には、各対の第１トランジスタ２０，２３の
コレクタをトランジスタ２４に接続しなければならない
ことになる。制御信号を増幅する差動増幅器はトランジ
スタ２６及び２７により構成する。この増幅器の利得
は、これを構成するトランジスタのエミッタに供給され
る電流の関数となる。制御電流と称するこの電流は、電
流ミラー２４，２５と２９，３０とによって再生される
電流である。増幅器２６，２７の出力は、ドレイン−ソ
ース通路がトランジスタ２６及び２７のコレクタと電源
ＶＣＣとの間に挿入される２個のＭＯＳ−ＦＥＴトラン
ジスタ３１，３２から成る電流ミラーによって既知の方
法にて構成する。この出力によって供給される電流によ
りコンデンサ７（図１におけるコンデンサと同じであ
る）を充電又は放電させることができる。電源ＶＣＣと
トランジスタ２６，２７のエミッタとの間を、ベースが
イネーブル制御端子ＶC に接続されるトランジスタ２８
によって分路する。トランジスタ２８は回路を不作動に
する電流を取出すことができ、入力ＶC は図１における
制御入力１５に相当する。
にする場合には、各対の第１トランジスタ２０，２３の
コレクタをトランジスタ２４に接続しなければならない
ことになる。制御信号を増幅する差動増幅器はトランジ
スタ２６及び２７により構成する。この増幅器の利得
は、これを構成するトランジスタのエミッタに供給され
る電流の関数となる。制御電流と称するこの電流は、電
流ミラー２４，２５と２９，３０とによって再生される
電流である。増幅器２６，２７の出力は、ドレイン−ソ
ース通路がトランジスタ２６及び２７のコレクタと電源
ＶＣＣとの間に挿入される２個のＭＯＳ−ＦＥＴトラン
ジスタ３１，３２から成る電流ミラーによって既知の方
法にて構成する。この出力によって供給される電流によ
りコンデンサ７（図１におけるコンデンサと同じであ
る）を充電又は放電させることができる。電源ＶＣＣと
トランジスタ２６，２７のエミッタとの間を、ベースが
イネーブル制御端子ＶC に接続されるトランジスタ２８
によって分路する。トランジスタ２８は回路を不作動に
する電流を取出すことができ、入力ＶC は図１における
制御入力１５に相当する。
【００２４】動作を例えば抵抗３８又は抵抗３９の両端
子における電圧オフセットが０．６ボルトであるとして
次の３つの特定なケースにつき説明する。 １）先ず、Ｖi ＝Ｖr とする。信号１｜Ｈ及び２｜Ｈは
同じ値、例えば２ボルトであり、信号１｜Ｌ又は２｜Ｌ
も−０．６ボルトだけオフセットした同じ値、即ち１．
４ボルトの値を有する。トランジスタ２０，２１，２
２，２３のベースに供給される電圧は、それぞれ２，
１．４，１．４及び２ボルトである。トランジスタ２０
及び２３はターン・オンされ、トランジスタ２１及び２
２はターン・オフされる。この場合、電流ミラー２４，
２５における電流は電流源３６からの電流だけである。
子における電圧オフセットが０．６ボルトであるとして
次の３つの特定なケースにつき説明する。 １）先ず、Ｖi ＝Ｖr とする。信号１｜Ｈ及び２｜Ｈは
同じ値、例えば２ボルトであり、信号１｜Ｌ又は２｜Ｌ
も−０．６ボルトだけオフセットした同じ値、即ち１．
４ボルトの値を有する。トランジスタ２０，２１，２
２，２３のベースに供給される電圧は、それぞれ２，
１．４，１．４及び２ボルトである。トランジスタ２０
及び２３はターン・オンされ、トランジスタ２１及び２
２はターン・オフされる。この場合、電流ミラー２４，
２５における電流は電流源３６からの電流だけである。
【００２５】２）次いで、１｜Ｈの値が２．３ボルト
で、２｜Ｈの値が１．７ボルト、即ちベース−エミッタ
電圧によりおおよそその程度に低くなるものとする。抵
抗３８又は３９にて常に−０．６ボルトのオフセットが
あるので、信号１｜Ｌの値は１．７ボルトであり、信号
２｜Ｌの値は１．１ボルトであり、またトランジスタ２
０及び２１のベースに供給される電圧の値はそれぞれ
２．３ボルト（１｜Ｈ）及び１．１ボルト（２｜Ｌ）で
あり、トランジスタ２０に全電流が流れる。トランジス
タ２２及び２３のベースに供給される電圧の値は、それ
ぞれ１．７ボルト（１｜Ｌ）及び１．７ボルト（２｜
Ｈ）であり、電流源３７からの電流はトランジスタ２２
と２３との間にて一様に分かれ、或る電流がミラー２
４，２５における電流源３６からの電流に加えられる。
で、２｜Ｈの値が１．７ボルト、即ちベース−エミッタ
電圧によりおおよそその程度に低くなるものとする。抵
抗３８又は３９にて常に−０．６ボルトのオフセットが
あるので、信号１｜Ｌの値は１．７ボルトであり、信号
２｜Ｌの値は１．１ボルトであり、またトランジスタ２
０及び２１のベースに供給される電圧の値はそれぞれ
２．３ボルト（１｜Ｈ）及び１．１ボルト（２｜Ｌ）で
あり、トランジスタ２０に全電流が流れる。トランジス
タ２２及び２３のベースに供給される電圧の値は、それ
ぞれ１．７ボルト（１｜Ｌ）及び１．７ボルト（２｜
Ｈ）であり、電流源３７からの電流はトランジスタ２２
と２３との間にて一様に分かれ、或る電流がミラー２
４，２５における電流源３６からの電流に加えられる。
【００２６】３）逆の値の場合、即ち、１｜Ｈの値が
１．７ボルトで、２｜Ｈの値が２．３ボルトの場合に
は、電流源３５からの電流がトランジスタ２０と２１と
の間にて分かれ、この分割電流も電流源３６からの電流
に加えられる。
１．７ボルトで、２｜Ｈの値が２．３ボルトの場合に
は、電流源３５からの電流がトランジスタ２０と２１と
の間にて分かれ、この分割電流も電流源３６からの電流
に加えられる。
【００２７】従って、ゼロを中心とする或る範囲の差動
制御信号の場合、即ちＶi とＶr の値が近い場合には、
トランジスタ２６，２７の対における電流が電流源３６
からそれぞれの電流ミラーによってコピーされる電流と
なることは明らかである。差動制御信号がゼロでなくな
り、即ちＶi がＶr から一方又は他方向にずれると、Ｖ
i とＶr との差の方向に応じてトランジスタ２１に流れ
るか、又はトランジスタ２２に流れる電流がトランジス
タ対２６，２７における電流に加えられ、従ってこのト
ランジスタ対２６，２７の利得が大きくなる。このよう
な回路によって、差動増幅器５の利得を表わす特性の勾
配が、制御信号の約１５ｍＶの電圧範囲内で漸次変化す
るようにする。
制御信号の場合、即ちＶi とＶr の値が近い場合には、
トランジスタ２６，２７の対における電流が電流源３６
からそれぞれの電流ミラーによってコピーされる電流と
なることは明らかである。差動制御信号がゼロでなくな
り、即ちＶi がＶr から一方又は他方向にずれると、Ｖ
i とＶr との差の方向に応じてトランジスタ２１に流れ
るか、又はトランジスタ２２に流れる電流がトランジス
タ対２６，２７における電流に加えられ、従ってこのト
ランジスタ対２６，２７の利得が大きくなる。このよう
な回路によって、差動増幅器５の利得を表わす特性の勾
配が、制御信号の約１５ｍＶの電圧範囲内で漸次変化す
るようにする。
【００２８】本発明の恩恵、即ち比較器を非線形とする
ことを享受しつつ、本発明は幾多の変更を加えることが
できる。整合インピーダンス３は不可欠のものでなく、
抵抗Ｒを電源電圧に直接接続することもできる。増幅器
４又は２も本発明に不可欠のものではない。さらに、ク
ランプ直列回路と称される他の回路では、蓄積コンデン
サを入力端子ＲＧＢと増幅器２の入力端子（増幅器１は
ない）との間に直列に配置する。この場合には、制御モ
ジュールの出力端子を蓄積コンデンサと増幅器２の入力
端子との間の共通接続点に接続する。この場合には制御
モジュールを逆に作用させる必要がある。
ことを享受しつつ、本発明は幾多の変更を加えることが
できる。整合インピーダンス３は不可欠のものでなく、
抵抗Ｒを電源電圧に直接接続することもできる。増幅器
４又は２も本発明に不可欠のものではない。さらに、ク
ランプ直列回路と称される他の回路では、蓄積コンデン
サを入力端子ＲＧＢと増幅器２の入力端子（増幅器１は
ない）との間に直列に配置する。この場合には、制御モ
ジュールの出力端子を蓄積コンデンサと増幅器２の入力
端子との間の共通接続点に接続する。この場合には制御
モジュールを逆に作用させる必要がある。
【図１】テレビジョン用途向けのＡ／Ｄ変換デバイスの
線図である。
線図である。
【図２】集積回路形態にて実現する制御モジュールの詳
細回路図である。
細回路図である。
１ 差動増幅器 ２ 増幅器 ３ インピーダンス整合増幅器 ４ 増幅器 ５ アナログ比較器 ６ 電流発生器 ７ 蓄積コンデンサ ８ Ａ／Ｄ変換器 ９ ラダー抵抗回路 １２，１３ 増幅器
Claims (10)
- 【請求項１】 アナログ入力電圧受電用のアナログ入力
端子と、前記アナログ入力電圧を変換して得られるディ
ジタル信号供給用のディジタル出力端子とを有している
Ａ／Ｄ変換デバイスであって：前記デバイスの入力端子
に接続されると共に蓄積コンデンサを介して固定の直流
電源にも接続されるアナログ入力端子及び前記デバイス
の出力端子を構成する出力端子を有しているＡ／Ｄ変換
器と；予定した固定値を有する信号である第１信号と、
前記変換器の入力信号を表わす信号である第２信号とに
より構成される制御信号と称する差動信号を入力端子に
て受信するアナログ比較器を有し、前記蓄積コンデンサ
の端子における電圧を調整する信号を出力端子に供給
し、且つ前記アナログ入力電圧が或る基準しきい値を有
する場合に作動する制御モジュールと；を具えているＡ
／Ｄ変換デバイスにおいて、前記制御モジュールのアナ
ログ比較器が、ゼロを中心とする所定範囲の前記差動制
御信号に対して低減出／入力利得を有する非線形レスポ
ンスを呈することを特徴とするＡ／Ｄ変換デバイス。 - 【請求項２】 前記制御モジュールが： ・前記差動制御信号を構成する前記第１及び第２信号か
ら、互いに直流オフセットされる２つの差動信号を発生
し、これらの差動信号のうちの一方を“高”信号と称
し、且つ他方を“低”信号と称し、これらの各信号が、
前記差動制御信号を構成する前記第１及び第２信号にそ
れぞれ対応する第１及び第２信号によって構成されるよ
うにする差動信号発生手段と、 ・前記高差動信号を構成する前記第１信号と前記低差動
信号を構成する前記第２信号との差項と、前記高差動信
号を構成する前記第２信号と前記低差動信号を構成する
前記第１信号との差項との２つの項の和の関数として制
御電流を発生する制御電流発生手段と、 ・前記制御電流の関数としての利得を有し、前記差動制
御信号を増幅する差動増幅器と、を具えていることを特
徴とする請求項１に記載のＡ／Ｄ変換デバイス。 - 【請求項３】 前記２つのオフセット差動信号を発生す
る手段が、前記差動制御信号を構成する前記第１及び第
２信号の各々に対して、“ホロワ”タイプの第１及び第
２段を具え、これらの各段に細分化負荷を設け、前記高
差動信号を構成する前記第１信号及び前記低差動信号を
構成する前記第１信号を前記第１ホロワ段の細分化負荷
の両端子から取出し、前記高差動信号を構成する前記第
２信号及び前記低差動信号を構成する前記第２信号を前
記第２ホロワ段の細分化負荷の両端子から取出すように
したことを特徴とする請求項２に記載のＡ／Ｄ変換デバ
イス。 - 【請求項４】 前記制御電流発生手段が２つの差動トラ
ンジスタ対を具え、これらの各対が第１及び第２トラン
ジスタを具え、第１対の第１トランジスタのベースが前
記高差動信号を構成する第１信号を受信し、前記第１対
の第２トランジスタのベースが前記低差動信号を構成す
る第２信号を受信し、前記第２対の第１トランジスタの
ベースが前記高差動信号を構成する第２信号を受信し、
且つ前記第２対の第２トランジスタのベースが前記低差
動信号を構成する第１信号を受信し、前記２対の第１／
第２トランジスタのコレクタ電流を一緒に加えるように
したことを特徴とする請求項２に記載のＡ／Ｄ変換デバ
イス。 - 【請求項５】 前記差動増幅器が差動対のトランジスタ
を具え、該増幅器の入力端子が前記差動制御信号を受信
し、前記差動対における２個のトランジスタの相互接続
したエミッタが、電流ミラーによって再生したりする前
記制御電流を受信するようにしたことを特徴とする請求
項２に記載のＡ／Ｄ変換デバイス。 - 【請求項６】 前記差動対の２つのトランジスタが各々
負荷トランジスタによって装荷され、これら２つの負荷
トランジスタが電流ミラーを構成し、前記差動増幅器が
電流出力端子を有し、且つ前記蓄積コンデンサのプレー
トがこの電流出力端子に接続されるようにしたことを特
徴とする請求項５に記載のＡ／Ｄ変換デバイス。 - 【請求項７】 前記Ａ／Ｄ変換器のアナログ入力端子を
コンデンサを介して前記デバイスのアナログ入力端子に
接続すると共に抵抗を介して基準電圧受電用の基準入力
端子に接続したことを特徴とする請求項１〜６のいずれ
か一項に記載のＡ／Ｄ変換デバイス。 - 【請求項８】 前記Ａ／Ｄ変換器のアナログ入力端子と
前記デバイスのアナログ入力端子との間に第２差動増幅
器を配置し、該第２差動増幅器が前記デバイスの入力端
子に接続される第１入力端子と、前記蓄積コンデンサを
介して電源端子に接続される第２入力端子と、前記Ａ／
Ｄ変換器の入力端子に接続される出力端子とを有してい
ることを特徴とする請求項１〜７のいずれか一項に記載
のＡ／Ｄ変換デバイス。 - 【請求項９】 前記Ａ／Ｄ変換器に、所定の電位差を受
けて、２つの抵抗間の各接続点に、前記変換器のアナロ
グ入力端子にて受信される信号との比較の目的で前記変
換器によって用いられるラダー基準電圧を供給するラダ
ー抵抗回路を設け、前記制御信号が前記ラダー基準電圧
の少なくとも１つに基づいて処理されるようにしたこと
を特徴とする請求項１〜８のいずれか一項に記載のＡ／
Ｄ変換デバイス。 - 【請求項１０】 前記制御信号を構成する信号のうちの
１つの信号を前記ラダー基準電圧の１つとすることを特
徴とする請求項９に記載のＡ／Ｄ変換デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9613066A FR2755323A1 (fr) | 1996-10-25 | 1996-10-25 | Dispositif de conversion analogique/numerique |
| FR9613066 | 1996-10-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10135833A true JPH10135833A (ja) | 1998-05-22 |
Family
ID=9497048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9289627A Pending JPH10135833A (ja) | 1996-10-25 | 1997-10-22 | Ａ／ｄ変換デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5982311A (ja) |
| EP (1) | EP0838902A1 (ja) |
| JP (1) | JPH10135833A (ja) |
| FR (1) | FR2755323A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2832579A1 (fr) * | 2001-11-19 | 2003-05-23 | St Microelectronics Sa | Dispositif de calibrage pour un etage d'entree video |
| US8872691B1 (en) * | 2013-05-03 | 2014-10-28 | Keysight Technologies, Inc. | Metastability detection and correction in analog to digital converter |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2396463A1 (fr) * | 1977-06-30 | 1979-01-26 | Ibm France | Circuit pour compenser les decalages du zero dans les dispositifs analogiques et application de ce circuit a un convertisseur analogique-numerique |
| US4585961A (en) * | 1984-01-19 | 1986-04-29 | At&T Bell Laboratories | Semiconductor integrated circuit for squaring a signal with suppression of the linear component |
| JPS63267064A (ja) * | 1987-04-24 | 1988-11-04 | Hitachi Ltd | クランプ回路 |
| DE3744076C2 (de) * | 1987-12-24 | 1995-05-11 | Broadcast Television Syst | Verfahren und Schaltung zur Schwarzwertregelung eines Videosignals |
| EP0341326A1 (de) * | 1988-05-09 | 1989-11-15 | ANT Nachrichtentechnik GmbH | Verfahren zur Wiederherstellung des Gleichspannungswertes bei Videosignalen sowie Anordnung |
| GB2228643B (en) * | 1989-02-28 | 1993-05-19 | Sony Corp | Video signal clamping |
| US5371552A (en) * | 1991-10-31 | 1994-12-06 | North American Philips Corporation | Clamping circuit with offset compensation for analog-to-digital converters |
| US5319450A (en) * | 1992-04-14 | 1994-06-07 | Fuji Photo Film Co., Ltd. | Circuitry for cancelling offsets of multiplexed color video signals |
-
1996
- 1996-10-25 FR FR9613066A patent/FR2755323A1/fr active Pending
-
1997
- 1997-10-14 EP EP97203201A patent/EP0838902A1/fr not_active Withdrawn
- 1997-10-22 JP JP9289627A patent/JPH10135833A/ja active Pending
- 1997-10-23 US US08/956,816 patent/US5982311A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2755323A1 (fr) | 1998-04-30 |
| EP0838902A1 (fr) | 1998-04-29 |
| US5982311A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430625A (en) | Power amplifier | |
| US7477106B2 (en) | Power amplifier with bias control | |
| EP0618673B1 (en) | A differential amplification circuit wherein a DC level at an output terminal is automatically adjusted | |
| KR100431256B1 (ko) | 디지털/아날로그 변환기 | |
| US4560920A (en) | Voltage to current converting circuit | |
| US4445054A (en) | Full-wave rectifying circuit | |
| KR987001154A (ko) | 증폭기 | |
| JPH0577206B2 (ja) | ||
| JP3359770B2 (ja) | トランジスタ高周波電力増幅器 | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| CA1164962A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| JPH10135833A (ja) | Ａ／ｄ変換デバイス | |
| JP3127878B2 (ja) | クランプ回路 | |
| US6590437B2 (en) | Logarithmic amplifier | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JPH10150329A (ja) | Ｄ級電力増幅器 | |
| JP2896029B2 (ja) | 電圧電流変換回路 | |
| JP2808567B2 (ja) | 利得調節型増幅装置 | |
| US6369638B2 (en) | Power drive circuit | |
| JPH0613821A (ja) | 差動回路 | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP2982326B2 (ja) | 直流帰還増幅器 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JPH0697725B2 (ja) | 増幅器回路 |