DE3744076C2 - Verfahren und Schaltung zur Schwarzwertregelung eines Videosignals - Google Patents
Verfahren und Schaltung zur Schwarzwertregelung eines VideosignalsInfo
- Publication number
- DE3744076C2 DE3744076C2 DE19873744076 DE3744076A DE3744076C2 DE 3744076 C2 DE3744076 C2 DE 3744076C2 DE 19873744076 DE19873744076 DE 19873744076 DE 3744076 A DE3744076 A DE 3744076A DE 3744076 C2 DE3744076 C2 DE 3744076C2
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- control
- register
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
- H04N5/185—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit for the black level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Schwarzwertregelung
eines zu digitalisierenden Videosignals durch Gleichspannungsversatzregelung
zwischen Ein- und Ausgang eines
Verstärkers in Abhängigkeit einer Stellspannung, welche durch
Vergleich des digitalisierten Videosignals mit einem
digitalen Sollwert gebildet wird.
In der EP 0 178 044 A2 ist bereits ein A/D-Wandler für Videosignale
beschrieben, bei welchem entsprechend dem eingangs
genannten Verfahren eine Schwarzwertregelung durch
Gleichspannungsversatzregelung vor der A/D-Wandlung des
Videosignals stattfindet. Bei dieser bekannten "Proportional-
Regelung" wird aus der gemessenen Abweichung vom Soll-Wert
direkt der Korrekturwert gebildet. Das hat den Nachteil, daß
ein bleibender Restfehler entsteht.
Zur Vermeidung dieses Nachteiles ist aus der US 4,562,471 eine
Schaltung zum Pegelabgleich eines Analogsignals gemäß dem
eingangs genannten Verfahren bekannt, wobei mehrere
Abtastwerte des digitalisierten Videosignals während der
Austastlücken akkumuliert und gemittelt werden, das Ergebnis
der Mittelung dann vom Sollwert abgezogen wird, und danach das die
Regelabweichung darstellende Differenzwertsignal zur Bildung
eines neuen Korrekturwertes dem bisherigen Korrekturwert
hinzugefügt wird. Der neue Korrekturwert wird vor D/A-Wandlung
bis zum nächsten Sollwertvergleich registriert und steht
danach als Stellspannung für den Verstärker zur Verfügung.
Wenn der das Videosignal digitalisierende A/D-Wandler hierbei
übersteuert wird, d. h. nicht in seinem Dynamikbereich
arbeitet (z. B. nach einem Wechsel der Signalquelle oder beim
Einschalten der Betriebsspannung), dann kann ein von der Über-
oder Unterschreitung der Bereichsgrenzen des A/D-Wandlers
abhängiger Digitalwert erzeugt werden. Das hat aber den
Nachteil, daß bei der bekannten Schaltung zwei Arbeitsschritte
bis zu einer stabilen Betriebsweise, d. h. für die Erzeugung
eines im Arbeitsbereich des D/A-Wandlers liegenden Digitalwertes,
benötigt werden: in einem ersten Schritt eine
Grobabstimmung und in einem zweiten Schritt eine Feinabstimmung
mit Hilfe der Mittelung.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde,
ein Verfahren der eingangs genannten Art unter Vermeidung
bekannter Nachteile anzugeben, bei welchem der Schwarzwert
nach der Digitalisierung des Videosignals immer durch ein
bestimmtes Digitalwort darstellbar ist.
Das erfindungsgemäße Verfahren hat den Vorteil, daß aus der
Messung der Abweichung vom Soll-Wert die Änderung des
Korrekturwertes berechnet wird, wodurch die Entstehung eines
Restfehlers vermieden wird. Als weiterer Vorteil ist
anzusehen, daß der Gleichspannungswert am Eingang des A/D-
Wandlers in die Mitte zwischen zwei Schwellen gelegt wird, so
daß das niederwertigste Bit (LSB) des A/D-Wandlers nicht
oszilliert, und Flackereffekte vermieden werden. Ein weiterer
Vorteil besteht darin, daß ein Potential-Überlauf am Eingang
des D/A-Wandlers detektiert wird, so daß zur stabilen
Betriebsweise nicht mehrere Einstellschritte benötigt werden.
Weiterhin ist eine nichtlineare Bewertung der digital
gemessenen Abweichung vorteilhaft, wodurch die Verarbeitung
bei verrauschten Eingangssignalen verbessert wird.
In den Unteransprüchen sind eine vorteilhafte Schaltung zur
Durchführung des erfindungsgemäßen Verfahrens sowie deren
Weiterbildungen beschrieben.
Ausführungsbeispiele der Erfindung sind in der Zeichnung
dargestellt und in der nachfolgenden Beschreibung näher
erläutert. Es zeigen:
Fig. 1 ein erstes Blockschaltbild zur Durchführung des
erfindungsgemäßen Verfahrens,
Fig. 2 ein zweites, verbessertes Blockschaltbild.
In Fig. 1 liegt an Klemme 1 ein zu digitalisierendes
und bereits über eine in der Figur nicht dargestellte
Klemmschaltung geführtes Videosignal, welches über
einen Verstärker 2 zur Schwarzwertregelung an den
Analog-Eingang eines A/D-Wandlers 3 geleitet ist. Am
Digital-Ausgang des A/D-Wandlers 3 ist dann ein digitales
Videosignal mit n Bit (z. B. n = 8) abnehmbar, welches
an der Ausgangsklemme 4 zur weiteren Verarbeitung zur Ver
fügung steht.
Am Digital-Ausgang des A/D-Wandlers 3 ist außerdem eine
Regelschleife angeschlossen, deren Ausgang mit einem
Stelleingang 6 des Verstärkers 2 für eine die Schwarz
wertregelung bewirkende Gleichspannungsversatzregelung
zwischen Ein- und Ausgang des Verstärkers 2 verbunden ist.
Dazu werden die unteren k Bit (z.B. k = 5) des digitali
sierten Videosignals einem Akkumulator 7 zugeführt,
welcher aus einem Addierer 11 und einem Register 12
besteht. Die Wahl von k wird von der maximal vor
kommenden Abweichung der Gleichspannungslage am A/D-
Wandlereingang bestimmt.
Der Akkumulator 7 hat die Aufgabe, 2z-Abtastwerte aufzu
summieren. Die Wortbreite des Akkumulators beträgt also
k+z. Dazu ist der Ausgang des Registers 12 mit einem
zweiten Eingang des Addierers 11 verbunden. Dieses
Aufsummieren dient dem Zweck, eine höhere Genauigkeit
zu erreichen als mit dem A/D-Wandler 3 möglich ist.
Nähert sich nämlich die Eingangsspannung einer Schalt
schwelle des A/D-Wandlers 3, so liefert er am Ausgang
- bedingt durch Rauschen usw. - teilweise das Datenwort,
das der Eingangsspannung oberhalb der Schwelle entspricht
und teilweise das Datenwort, das der Spannung unterhalb
der Schwelle zugeordnet ist. Die Häufigkeitsverteilung
zwischen den beiden Werten wird bestimmt durch den
Abstand der Eingangsspannung von der Schaltschwelle.
Durch die erfindungsgemäße Mittelung ist es nun möglich,
die Eingangsspannungslage genauer als auf ein LSB des
A/D-Wandlers 3 zu bestimmen.
Diese Mittelung wird zu Beginn des Klemmvorganges, also
in der Austastlücke, gestartet, nachdem zuvor das
Register 12 gelöscht wurde. Dieser Vorgang wird durch
einen dem Register 12 von einer Ablaufsteuerschaltung 13
zugeführten Impuls bewirkt. Die Ablaufsteuerschaltung
13 wird dabei über Klemme 14 mit Klemmimpulsen AK
angesteuert. Außerdem liegt über Klemme 15 die Takt
frequenz fC2 an. Der Ausgang des Registers 12 ist mit
dem negativen Eingang eines Subtrahierers 16 verbunden,
an dessen positivem Eingang der digitale Soll-Wert
der Klemmspannung anliegt. Hierbei wird also das Ergebnis
der Mittelung vom Soll-Wert des Klemmwerts abgezogen.
Damit steht die Abweichung der Eingangsspannung des
A/D-Wandlers 3 vom Soll-Wert zur Verfügung. Der Vorteil
dabei ist, daß durch die Mittelung die Abweichung
genauer als die Schwellenbreite des A/D-Wandlers 3 zur
Verfügung steht. Nur so kann eine Regelung ohne Restfehler
und ohne Springen der Ausgangsdaten zwischen zwei Werten
während des Schwarzwertes realisiert werden.
Im Subtrahierer 16 wird also die Differenz aus dem
digitalen Soll-Wert und dem Ergebnis der Mittelung
berechnet. Das Ergebnis repräsentiert die Regelab
weichung, welche sodann nichtlinear bewertet wird.
Dazu sind die Ausgänge des Subtrahierers 16 mit den
Eingängen einer eine nichtlineare Kennlinie dar
stellenden Digitalschaltung 17 verbunden. Durch die
Steilheit dieser nichtlinearen Kennlinie wird die
Zeitkonstante der Regelung bestimmt. Dadurch kann
auch die Zeitkonstante in Abhängigkeit der Regel
abweichung verändert werden. Dies ermöglicht eine
wesentliche Verbesserung bezüglich Einschwing
charakteristik, Genauigkeit und Verhalten bei
verrauschten Eingangssignalen.
Diese nichtlinear bewertete Regelabweichung wird
sodann den ersten Eingängen einer weiteren Addier
stufe 18 zugeführt, an deren zweiten Eingängen
der bisherige Korrekturwert anliegt. Zur Berechnung
des neuen Korrekturwertes wird die Summe aus diesem
alten Korrekturwert und der bewerteten Regelabweichung
in der Addierstufe 18 gebildet. Die Ausgänge der
Addierstufe 18 sind einerseits an die ersten Eingänge einer
Umschalteinrichtung 19 angeschlossen, an deren weiteren Ein
gängen zum einen der Wert Null und zum anderen der Wert 2l-1
anliegen und andererseits mit einem Überlaufdetektor 21 verbunden,
dessen Ausgänge an die Steuereingänge der Umschalteinrichtung 19
angeschlossen sind.
Mit Hilfe dieses Überlaufdetektors 21 wird das Ergebnis der
Addition von bewerteter Abweichung und altem Korrekturwert auf
Bereichsüberschreitungen hin untersucht. Findet nun ein Überlauf
- meist zu Beginn des Regelvorgangs - statt, wird je nach
Richtung des Überlaufs entweder der Wert Null oder der Wert
der höchsten darstellbaren Zahl (2l-1) weitergeleitet. Nach
Abschluß dieser Auswertung wird dieser neu berechnete Korrektur
wert in ein nachfolgendes Register 22 übernommen und steht nach
D/A-Wandlung im D/A-Wandler 23 als Regelspannung zur Regelung
des Gleichspannungsversatzes zwischen Ein- und Ausgang des
Verstärkers 2 zur Verfügung.
Das Register 22 wird dabei ebenso wie das Register 12 von der
Ablaufsteuerschaltung 13 angesteuert, so daß die Registrierung
des jeweils neuesten Korrekturwertes noch innerhalb der
Austastlücke erfolgt und abgeschlossen wird. Wie bereits
ausgeführt, dient der Verstärker 2 als Stellglied für die
Klemmung des Videosignals, wobei der Gleichspannungsversatz
des Verstärkers durch den D/A-Wandler 23 gesteuert wird. Der
D/A-Wandler 23 erhält seine Daten mit der Wortbreite l von
dem Register 22, das den jeweils aktuellen Korrekturwert für
den Gleichspannungsversatz enthält. Die Wortbreite l muß größer
als k sein, wobei es zweckmäßig ist, l = k+z zu wählen.
Durch die digitale Auswertung und Speicherung kann das
Klemmpotential des Videosignals über beliebig lange Zeiten
konstant gehalten werden. Es ist also möglich, wenn nur
Langzeitdriften durch die Klemmung kompensiert werden sollen,
z.B. einmal während jedes Teilbildes oder noch seltener zu
klemmen, ohne Dachschräge zu erhalten. Außerdem ist es auch
möglich, durch Sperren der Klemmimpulse (z.B. während eines
Ausfalls des Eingangssignals) das Klemmpotential beliebig
lange zu speichern.
Im Blockschaltbild gemäß Fig. 2 sind einige Funktionen
des erfindungsgemäßen Verfahrens zusammengefaßt bzw.
durch andere Bauteile realisiert. In Fig. 1 vorkommende
gleiche Bauteile sind hierbei mit gleichen Bezugszeichen
versehen. Am Ausgang des A/D-Wandlers 3 ist ein D-Register 27
mit Tri-state-Ausgang angeschlossen, welches von der
Ablaufsteuerschaltung 13 mit Hilfe der zugeführten Klemm
impulse AK gesetzt wird. Die Ausgänge des D-Registers 27
sind mit ersten Eingängen eines Addierers 28 verbunden,
an die außerdem die Ausgänge eines weiteren D-Registers
29 über eine Treiberschaltung 31 angeschlossen sind. Mit
den zweiten Eingängen der Addierstufe 28 sind die Ausgänge
eines programmierbaren Logikbausteins 32 verbunden.
In diesem Logikbaustein 32 ist die Bildung der Differenz
(durch die Stufe 16 in Fig. 1), die Formung der nicht
linearen Kennlinie (wie durch Schaltung 17 in Fig. 1),
die Überlauferkennung (entsprechend dem Detektor 21 und
der Umschalteinrichtung 19 gemäß Fig. 1) realisiert.
Außerdem kann durch den Einbau einer Signalrückführung
die Funktionen der Addierer 11 und 18 in Fig. 1 durch
die gemeinsame Addierstufe 28 dargestellt werden.
Die Ablaufsteuerung der internen Vorgänge der Regel
schleife wird von einem Steuerwerk 13 durchgeführt,
welches aus einem mit Klemmimpulsen gestarteten Zähler
33 sowie einem nachgeschalteten programmierbaren
Speicher 34 (PROM) besteht.
Der Regelvorgang mit der Schaltung gemäß Fig. 2 läuft
dann wie folgt ab. Zunächst wird das Ausgangsregister im
Logikbaustein 32 gelöscht. Danach wird der Baustein 32
als normales Register verwendet und der Ausgang des Registers
27 aktiviert; der Ausgang der Treiberschaltung 31 ist
hochohmig. So werden die 2z (=8) Werte akkumuliert. Dabei
wird bei der Übernahme des Ergebnisses in den Logikbaustein 32
die Differenz zum Sollwert gebildet. Danach wird der Ausgang
des Registers 27 wieder ausgeschaltet. Am Eingang A des
Addierers 28 liegt durch die Widerstände 26 nun Null an,
d.h. das Datenwort am Ausgang des Logikbausteins 32 wird
unverändert an seinen Eingang durchgereicht. Im nächsten
Schritt wird nun die nichtlineare Bewertung der Regelabweichung
durchgeführt. Anschließend wird die Treiberschaltung 31
aktiviert, so daß am Eingang A des Addierers 28 der alte
Korrekturwert und am Eingang B die bewertete Regelabweichung
anliegt. Der Logikbaustein 32 prüft das Ergebnis der Addition
auf Bereichsüberschreitung und reicht entweder das Ergebnis
durch oder setzt 255 (=28-1) bzw. Null ein. Der neue
Korrekturwert wird danach in das Register 29 übernommen,
wo er bis zum nächsten Regelvorgang gespeichert bleibt. Der
Korrekturwert wird gleichzeitig im D/A-Wandler 23 in eine
Analogspannung gewandelt, die den Gleichspannungsversatz des
Verstärkers 2 nachsteuert.
Um die Wortbreite zu begrenzen und damit den Aufwand
zu minimieren, wird die Wortbreite k zu 5 Bit gewählt,
damit können Abweichungen bis zu 16 LSB nach oben bzw.
unten detektiert werden. Sind die Abweichungen größer,
treten Vieldeutigkeiten auf. Da der D/A-Wandler 23
nur innerhalb der unteren 32 LSB das Potential steuern
muß, sind pro Abtastwert des A/D-Wandlers 3 ungefähr
acht Zwischenschritte möglich, was für die Funktion voll
ausreichend ist. Der D/A-Wandler 23 steuert nur eine
Gleichspannung, ist also bezüglich der Geschwindigkeit
unkritisch.
Claims (7)
1. Verfahren zur Schwarzwertregelung eines zu digitalisierenden
Videosignals durch Gleichspannungsversatzregelung zwischen
Ein- und Ausgang eines Verstärkers (2) in Abhängigkeit einer
Stellspannung, welche durch Vergleich des digitalisierten
Videosignals mit einem digitalen Sollwert gebildet wird, wobei
zunächst mehrere Abtastwerte des digitalisierten Videosignals
während der Austastlücken akkumuliert und gemittelt werden,
das Ergebnis der Mittelung dann vom Sollwert abgezogen wird,
danach das die Regelabweichung darstellende
Differenzwertsignal zur bildung eines neuen Korrekturwertes
dem bisherigen Korrekturwert hinzugefügt wird, sodann der neue
Korrekturwert vor D/A-Wandlung bis zum nächsten
Sollwertvergleich registriert wird und danach als
Stellspannung für den Verstärker zur Verfügung steht, dadurch
gekennzeichnet, daß das die Regelabweichung darstellende
Differenzwertsignal vor der Bildung eines neuen
Korrekturwertes nichtlinear bewertet wird, und daß der neue
Korrekturwert vor Registrierung bezüglich Bereichsüberschreitungen
durch Überlaufkontrolle untersucht wird.
2. Schaltung zur Durchführung des Verfahrens nach Anspruch
1 mit einem im Videosignalweg angeordneten Verstärker
(2) zur Gleichspannungsversatzregelung und einem A/D-
Wandler (3), an dessen Ausgang das digitale Videosignal
abnehmbar ist, dadurch gekennzeichnet, daß der Ausgang
des A/D-Wandlers (3) mit dem Eingang eines Akkumulators
(7) verbunden ist, daß eine Subtrahierstufe (16) vorgesehen
ist, deren negativer Eingang mit dem Ausgang des Akkumulators
(7) verbunden ist und an deren positivem Eingang der
digitale Sollwert anliegt, daß der Ausgang der Subtrahier
stufe (16) über eine eine nichtlineare Kennlinie dar
stellende Digitalschaltung (17) an den ersten Eingang
einer Addierstufe (18) angeschlossen ist, an deren zweiten
Eingang der bisherige Korrekturwert anliegt, daß am
Ausgang der Addierstufe (18) einerseits ein Überlaufdetektor (21) und andererseits eine von diesem gesteuerte Umschalteinrichtung
(19) vorgesehen sind, mit welcher bei Feststellung eines
Überlaufs entweder eine Null oder die höchste darstellbare
Zahl weitergeleitet wird, daß der Ausgang der Umschalteinrichtung (19)
mit einem Korrekturwert
register (22) verbunden ist, dessen Ausgang einerseits
an den zweiten Eingang der Addierstufe (18) und
andererseits an den Eingang eines D/A-Wandlers (23)
angeschlossen ist und daß der Ausgang des D/A-Wandlers
(23) mit dem Stelleingang (6) für die Gleichspannungs
lage des Verstärkers (2) verbunden ist.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet,
daß der Akkumulator (7) aus einer Addierstufe (11)
mit nachgeschaltetem Register (12) besteht, wobei der
erste Eingang der Addierstufe mit dem Ausgang des
A/D-Wandlers (3) und der zweite Eingang mit dem
Ausgang des Registers (12) verbunden ist.
4. Schaltung nach Anspruch 2 und 3, dadurch gekennzeichnet,
daß eine Ablaufsteuerschaltung (13) vorgesehen ist, an
deren Eingang die Klemmimpulse (AK) sowie der Systemtakt
(fC 2) anliegen und deren Ausgänge jeweils an den Steuer
takteingang der Register (12, 22) angeschlossen sind.
5. Schaltung nach Anspruch 4, dadurch gekennzeichnet,
daß die Ablaufsteuerschaltung (13) aus einem Zähler (33),
welchem die Klemmimpulse (AK) zugeführt sind, und einem
programmierbaren Speicher (PROM) (34) besteht, welcher
die Steuertaktimpulse für die Register (12 bzw. 27,
22 bzw. 29 u. 31) abgibt.
6. Schaltung nach Anspruch 5, dadurch gekennzeichnet,
daß der programmierbare Speicher (34) weitere Steuer
signale abgibt, welche den Steuereingängen eines die
Funktionen Differenzbildung, Formung der nichtlinearen
Kennlinie, Überlauferkennung und entsprechende Digital
wertsteuerung enthaltenden programmierbaren Logikbausteins
(32) zugeführt sind.
7. Schaltung nach Anspruch 6, dadurch gekennzeichnet,
daß der Signaleingang des programmierbaren Logikbausteins
(32) mit dem Ausgang einer Addierstufe (28) verbunden ist,
deren erster Eingang einerseits über ein D-Register (27)
an den Ausgang des A/D-Wandlers (3) und andererseits
an den Ausgang des Korrekturwertregisters (29) ange
schlossen ist, und deren zweiter Eingang mit dem Ausgang
des programmierbaren Logikbausteins (32) verbunden ist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873744076 DE3744076C2 (de) | 1987-12-24 | 1987-12-24 | Verfahren und Schaltung zur Schwarzwertregelung eines Videosignals |
FR8811398A FR2625397A1 (fr) | 1987-12-24 | 1988-08-31 | Procede et circuit de reglage de niveau de noir d'un signal video pour la mise en oeuvre d'un procede |
GB8830122A GB2212692B (en) | 1987-12-24 | 1988-12-23 | Method and circuit for the black level control of a video signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19873744076 DE3744076C2 (de) | 1987-12-24 | 1987-12-24 | Verfahren und Schaltung zur Schwarzwertregelung eines Videosignals |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3744076A1 DE3744076A1 (de) | 1989-07-13 |
DE3744076C2 true DE3744076C2 (de) | 1995-05-11 |
Family
ID=6343586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873744076 Expired - Fee Related DE3744076C2 (de) | 1987-12-24 | 1987-12-24 | Verfahren und Schaltung zur Schwarzwertregelung eines Videosignals |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE3744076C2 (de) |
FR (1) | FR2625397A1 (de) |
GB (1) | GB2212692B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2661060B1 (fr) * | 1990-04-11 | 1996-02-23 | Telediffusion Fse | Dispositif de suppression de bruit de clampage d'un signal de tv en reception. |
JPH0449780A (ja) * | 1990-06-18 | 1992-02-19 | Victor Co Of Japan Ltd | ビデオ信号クランプ回路 |
JP3047927B2 (ja) * | 1991-04-09 | 2000-06-05 | 三菱電機株式会社 | 映像信号クランプ回路 |
DE4244867C2 (de) * | 1991-04-09 | 1996-01-18 | Mitsubishi Electric Corp | Videosignal-Klemmschaltung |
DE4215668C2 (de) * | 1992-05-13 | 2003-06-12 | Thomson Brandt Gmbh | Klemmschaltung für ein digitales Videosignal |
JPH066809A (ja) * | 1992-06-16 | 1994-01-14 | Toshiba Corp | 画像信号処理装置 |
US5659355A (en) * | 1994-10-31 | 1997-08-19 | Eastman Kodak Company | CCD dark mean level correction circuit employing digital processing and analog subtraction requiring no advance knowledge of dark mean level |
FR2755323A1 (fr) * | 1996-10-25 | 1998-04-30 | Philips Electronics Nv | Dispositif de conversion analogique/numerique |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2524748A1 (fr) * | 1982-04-02 | 1983-10-07 | Thomson Csf | Circuit numerique d'alignement de niveau d'un signal analogique |
US4562741A (en) * | 1984-04-20 | 1986-01-07 | Craig Hosterman | Pressure relief valve with pressure indicating means |
JPS6139625A (ja) * | 1984-07-28 | 1986-02-25 | Victor Co Of Japan Ltd | アナログ/デイジタル変換装置 |
JPS62230168A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | デジタルテレビジヨン信号処理回路 |
-
1987
- 1987-12-24 DE DE19873744076 patent/DE3744076C2/de not_active Expired - Fee Related
-
1988
- 1988-08-31 FR FR8811398A patent/FR2625397A1/fr not_active Withdrawn
- 1988-12-23 GB GB8830122A patent/GB2212692B/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3744076A1 (de) | 1989-07-13 |
GB2212692A (en) | 1989-07-26 |
FR2625397A1 (fr) | 1989-06-30 |
GB8830122D0 (en) | 1989-02-22 |
GB2212692B (en) | 1992-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2434517C2 (de) | ||
AT398506B (de) | Signalverarbeitungsschaltung | |
DE3202339C2 (de) | Digitale elektrische Längen- oder Winkelmeßeinrichtung | |
DE3224485A1 (de) | Motordrehzahl-regelungssystem | |
DE3643160C2 (de) | Nullpunkteinstellung für ein Kombinations-PCM-Chip | |
DE3744076C2 (de) | Verfahren und Schaltung zur Schwarzwertregelung eines Videosignals | |
DE2216123A1 (de) | Verfahren und Anordnung zur Analog Digital Umsetzung unter mehrfacher Inte gration | |
DE3240853C2 (de) | Schaltung zur Umwandlung eines Informationssignals in ein rechteckförmiges Signal | |
DE2945200C2 (de) | Verfahren und Schaltungsvorrichtung zur Erzeugung von Sägezahnimpulsen sowie Verwendung derartiger Schaltungsvorrichtungen in Ultraschall-Meßgeräten | |
DE3490308C1 (de) | Verfahren und Schaltungsanordnung zur vom Frequenzbereich des zu erfassenden Signals unabhaengigen signalwertgemaessen Abtastung | |
DE3200895A1 (de) | Verfahren und vorrichtung zur schwaechung eines digitalen signals | |
DE3028334C2 (de) | Verfahren zum Beseitigen oder Unterdrücken von akustischen Störsignalen bei für den Wiedergabevorgang aufzubereitenden Audioprogrammen | |
DE3132978C2 (de) | ||
DE3931133C2 (de) | ||
EP0204897A1 (de) | Verfahren und Einrichtung zur Regelung des Tastverhältnisses eines elektrischen Signals | |
EP1156299B1 (de) | Messumformer für potentiometrische Positionssensoren und Verfahren zur Parametrierung | |
DE2506325A1 (de) | Anordnung zur steuerung von luftbildaufnahmekameras | |
EP0177803B1 (de) | Verfahren und Anordnung zum hochauflösenden Digitalisieren eines Signales | |
EP0149152B1 (de) | Schaltungsanordnung für eine digitale Pegelregelung | |
DE3936932A1 (de) | Triggersignalerzeuger fuer oszilloskope | |
EP0404237B1 (de) | Verfahren und Anordnung zur Rauschunterdrückung eines digitalen Signals | |
DE2526852B1 (de) | Schaltung zur erfassung der steigung einer brennspannungskurve | |
DE3240175A1 (de) | Adaptives analog/digital-konvertersystem | |
DE2733949B2 (de) | Verfahren und elektrische Schaltung zur Erzeugung einer kontinuierlichen Sägezahnspannung | |
DE19841704C2 (de) | Vorrichtung und Verfahren zum Korrigieren der Zitterbewegung eines fokussierten Bildes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS BROADCAST TELEVISION SYSTEMS GMBH, 64347 G |
|
8339 | Ceased/non-payment of the annual fee |