JPS62230168A - デジタルテレビジヨン信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は、デジタルテレビジ璽ン信号処理回路に関す
る。

（従来の技術） テレビジョン放送は一般にＡＭ変調波で伝送される。一
方受信機では、通常受信電圧が３０ｄＢμＶ−１２０ｄ
ＢμＶ程度の範囲にわたって良好な受信状態となること
が要求されている。受信したＡＭ信号は、映像検波段ま
では線形を保つ必要がち９．これを達成するために自動
利得調！Ｉ（ＡＧＯ）回路を介して該検波段に導ひかれ
る。これによシ、映像検波出力の安定化が図られている
。

しかしながら、ＡＧｅｌｌｌｕｌ路は、実際には多少の
不完全性があシ、受信電圧レベルの変動に対して、検波
出力レベルが中心値に対して±３ｄＢ程度の変動を生じ
る。

上記のような映像１Ｍ出刃レベルの変動に対して、これ
までのアナログ映像信号処理方式はそのダイナミックレ
ンジに余裕があるために、以降の信号処理においてクリ
ップを生じることはなく、多少のコントラストの変動を
生じるに過ぎなかった。

ところで、近年はデジタル技術の進展にともない、ベー
スバンドの映像信号をデジタルで処理する回路が開発さ
れている。しかし、デジタル回路においては、上述した
映像検波出力レベルの変動に対して上記アナログ映像信
号処理方式では生じなかったような問題が発生する。

（発明が解決しようとする問題点） デジタル映像回路は、を子化誤差が見立たない程度を考
えて、通常は語長７〜３ｂｉｔのものが使用される、一
方、映像検波出力は、受信電圧レベルの変動に対して最
小レベルと最大レベルとで５ｄＢ程度の変動を生じる。

従って、映像検波出力レベルの設計中心値に合わせて、
８ｂｉｔ人カレンジを一杯とする処理回路を使用すると
、大入力時には上記変動があった場合クリップしてしま
い、再生画像には白つぶれの現象が生じる。また、映像
検波出力レベルの想定される最大値を８ビット人カレン
ジとする処理回路を使用すると、検波出力レベルの最小
値では量子化分Ｍｔｆニーの１ビット分が有効に使用さ
れないことになる。従って、これまでのアナログ映像回
路を単にデジタル回路におきかえただけでは上記のよう
な不具合がある。

そこでこの発明では、映像検波出力レベルの変動があっ
ても、デジタル回路の有効利用を維持しながら画質劣化
の要因を無くし得るデジタルテレビジロン信号処理回路
を提供することを目的とする。

〔発明の槽底〕

（問題点を解決するだめの手段） この発明では、映像検波器とアナログデジタル変換器と
の間に、新たに可変利得制御回路を設け、デジタル映像
信号の同期パルスレベルを一定に保つようにフィードバ
ックルーズを設けるとともに、デジタル映像信号の最大
値が許容値を越えないように前記フィードバックループ
で使用されている基準信号の修正手段を設けたものであ
る。

（作　用） 上記の手段によって、デジタル映像信号の同期部分のレ
ベルが一定に保たれ、かつ映像信号の最大レベルも常に
所望のレンジ内に修正されることになる。

（実施例） 以下この発明の実施例を図面を参照して説明する。第１
図はこの発明の一実施例であシ、入力端子１１の映倫中
間周波は、映像検波回路１２で検波され、ここで得られ
たアナログ映像信号ＡＶは、可変利得制御回路１３に供
給される。この可変利得制御回路１３で利得制御を受け
たアナログ映像信号は、クランプ回路１４においてペデ
スタルレベルが所定値になるように直流再生される。

直流再生されたアナログ映像信号は、アナログデジタル
変換回路１５にてデジタル映像信号ＤＶに変換されて出
力端子１６に導出される。

デジタル映像信号ＤＶは、同期分離回路１７に供給され
るとともに、スイッチ回路１８の入力部にも導かれる。

同期分離回路１７では同期パルスの分離が行なわれ、こ
の同期パルスの期間にスイッチ回路１８を導通させる。

これによって、スイッチ回路１８からは、同期パルス（
デジタル）が抽出され、比較器１９の一方の入力部に供
給される。この比較器１９の他方の入力部には、基準レ
ベル発生器２０で発生した基準レベルが加算器２１を介
して供給される。従って、同期パルスのレベルと基準レ
ベルとの差分が比較器１９から得られ、この差分は、累
積加算回路２２に供給される。この累積加算回路２２の
出力は、デジタルアナログ変換器２３の出力は、利得制
御信号として可変利得制御回路１３の制御端子に供給さ
れる。

上記のように、比較器１９、累積加算回路２２、デジタ
ルアナログ変換器２３によるフィードバックループは、
デジタル映像信号の同期パルスレベルと％基準レベルＲ
Ｅが一致するように働く。これによシ、映像検波出力の
レベル変動が吸収され。

デジタル映像信号が安屋化される。

次に、上記デジタル映像信号は、そのレンジ内に必要な
伝送情報を含む必要がある。しかし同期パルスのレベル
値は、全ての中継局も含めた放送局で完全に規定されて
いるものではなく、またビデオテープレコーダからの再
生信号のような場合、機種間でレベル差がある。このよ
うな場合、アナログデジタル変換器１５の入力が過大と
なり白レベル飽オロを生じる、 そこで本回路では、更にデジタル映像信号ＤＶを比較器
２４の一方の入力部に導き、との正のピークレベルと最
大許容値とを比較し、デジタル映像信号のレベルが大き
い場合は、基準レベルＲＥを修正し得るようにしている
、 即ち、比較器２４の出力は、連続判定回路２５に供給さ
れる。比較器２４は、デジタル映像信号１）Ｖのレベル
が最大許容値を越えている場合にその検出信号を得る。

この検出信号２４は、連続判定回路２５において、所定
の計測サイクルでＮ回連続しているか否かが判定される
。Ｎ回連続していた場合、連続判定回路２５は、パルス
Ｐを出力する。このパルスＰは、選択器２６に供給され
る。

この選択器２６は、パルスＰと、係数器２８（係数Ｋ（
０＜Ｋ＜１）の出力のうち大きい方を選択して遅延回路
２７に供給される。従って、パルスＰが連続して発生し
た場合、第２図のように係数器２８の係数に応じて遅延
回路２７の出力Ｃ８は増大し、パルスＰの間隔が大きけ
れば、遅延回路２５の遅延量と係数Ｋによつて決まる時
定数で減少する。

遅延回路２７の出力Ｃ８は、係数器２９を介して加算回
路２１に供給される。係数器２９の係数は−Ｋ（０＜Ｋ
＜１）である。この結果、上記の回路は、アナログデジ
タル変換器１５が飽和し。

白ピークレベルがつぶれるようなレンジ幅のアナログ映
像信号（映像検波ｔｉ４力）があると、係数器２９の出
力によって基準信号ＲＥが減少きれ、これによってフィ
ードバックループが働きアナログ映像信号のレベルが小
さくなる方向に制御される。

従って、デジタル映像信号の白ピークレベルがつぶれる
ことなく、画質を艮好な状態に維持するこ　　。

とができる。

〔発明の効果〕

以上説明したようにこの発明は、映稼検波出カレベルの
変動によシ、デジタル映像信号の情報欠落が生じるのを
防止し得％良好な画質を得るのに寄与するデジタルテレ
ビジョン信号処理回路を提供できる。

【図面の簡単な説明】 第１図はこの発明の一実施例を示す回路図、第２図は第
１図の回路の一部の動作説明のために示した信号波形図
である。 Ｉ３・・・可変利得制御回路、１４・・・クランプ回路
、Ｊ５・・・アナログデジタル変換器、１８・・・スイ
ッチ回路、１９．２４・・・比較器、２０・・・基準レ
ベル発生器、２ノ・・・加算回路、２２・・・累積加算
回路、２３・・・デジタルアナログ変換器、２５・・・
連続判定回路、２６・・・選択器、２７・・・遅延回路
、２８゜２９・・・係数器。

Claims (1)

1. 【特許請求の範囲】 映像検波回路からのアナログ映像信号を利得制御してア
   ナログデジタル変換回路に供給するための可変利得制御
   回路と、 前記アナログデジタル変換回路で得られたデジタル映像
   信号の所定の周期部を抽出し、この周期部レベルと基準
   レベルとを比較して誤差信号を得て該同期部レベルと基
   準レベルとが一定の関係となるように前記可変利得制御
   回路の利得を制御する手段と、 前記デジタル映像信号のピークレベルと最大許容値とを
   比較し、該ピークレベルが最大許容値を所定期間越えた
   場合に前記基準レベルを減少させる方向に修正する手段
   とを具備したことを特徴とするデジタルテレビジョン信
   号処理回路。