DE3744076A1 - Verfahren und schaltung zur schwarzwertregelung eines videosignals - Google Patents

Description

Stand der Technik

Die Erfindung geht aus von einem Verfahren zur Schwarz­ wertregelung eines zu digitalisierenden Videosignals durch Gleichspannungsversatzregelung zwischen Ein- und Ausgang eines Verstärkers nach der Gattung des Hauptanspruchs.

In der EP 01 78 044 A2 ist bereits ein A/D-Wandler für Videosignale beschrieben, bei welchem entsprechend dem eingangs genannten Verfahren eine Schwarzwert­ regelung durch Gleichspannungsversatzregelung vor der A/D-Wandlung des Videosignals stattfindet. Bei dieser bekannten "Proportional-Regelung" wird aus der gemessenen Abweichung vom Soll-Wert direkt der Korrekturwert gebildet. Das hat den Nachteil, daß ein bleibender Restfehler entsteht.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art unter Vermeidung bekannter Nachteile anzugeben, bei welchem der Schwarzwert nach der Digitalisierung des Videosignals immer durch ein bestimmtes Digitalwort darstellbar ist.

Vorteile der Erfindung

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß aus der Messung der Abweichung vom Soll-Wert die Änderung des Korrekturwertes berechnet wird, wodurch die Ent­ stehung eines Restfehlers vermieden wird. Als weiterer Vorteil ist anzusehen, daß durch die Mittelung mehrerer Abtastwerte eine höhere Genauigkeit des A/D-Wandlers simuliert werden kann. Damit ist es möglich, daß der Gleichspannungswert am Eingang des A/D-Wandlers in die Mitte zwischen zwei Schwellen gelegt wird, so daß das niederwertigste Bit (LSB) des A/D-Wandlers nicht oszilliert, und Flackereffekte vermieden werden.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist eine nichtlineare Bewertung der digital gemessenen Abweichung, wodurch die Ver­ arbeitung bei verrauschten Eingangssignalen verbessert wird.

In weiteren Unteransprüchen sind eine vorteilhafte Schaltung zur Durchführung des erfindungsgemäßen Verfahrens sowie deren Weiterbildungen beschrieben.

Zeichnung

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen:

Fig. 1 ein erstes Blockschaltbild zur Durchführung des erfindungsgemäßen Verfahrens,

Fig. 2 ein zweites verbessertes Blockschaltbild.

In Fig. 1 liegt an Klemme 1 ein zu digitalisierendes und bereits über eine in der Figur nicht dargestellte Klemmschaltung geführtes Videosignal, welches über einen Verstärker 2 zur Schwarzwertregelung an den Analog-Eingang eines A/D-Wandlers 3 geleitet ist. Am Digital-Ausgang des A/D-Wandlers 3 ist dann ein digitales Videosignal mit n Bit (z. B. n = 8) abnehmbar, welches an der Ausgangsklemme 4 zur weiteren Verarbeitung zur Ver­ fügung steht.

Am Digital-Ausgang des A/D-Wandlers 3 ist außerdem eine Regelschleife angeschlossen, deren Ausgang mit einem Stelleingang 6 des Verstärkers 2 für eine die Schwarz­ wertregelung bewirkende Gleichspannungsversatzregelung zwischen Ein- und Ausgang des Verstärkers 2 verbunden ist. Dazu werden die unteren k Bit (z.B. k = 5) des digitali­ sierten Videosignals einem Akkumulator 7 zugeführt, welcher aus einem Addierer 11 und einem Register 12 besteht. Die Wahl von k wird von der maximal vor­ kommenden Abweichung der Gleichspannungslage am A/D- Wandlereingang bestimmt.

Der Akkumulator 7 hat die Aufgabe, 2 ^z -Abtastwerte aufzu­ summieren. Die Wortbreite des Akkumulators beträgt also k+z. Dazu ist der Ausgang des Registers 12 mit einem zweiten Eingang des Addierers 11 verbunden. Dieses Aufsummieren dient dem Zweck, eine höhere Genauigkeit zu erreichen als mit dem A/D-Wandler 3 möglich ist. Nähert sich nämlich die Eingangsspannung einer Schalt­ schwelle des A/D-Wandlers 3, so liefert er am Ausgang - bedingt durch Rauschen usw. - teilweise das Datenwort, das der Eingangsspannung oberhalb der Schwelle entspricht und teilweise das Datenwort, das der Spannung unterhalb der Schwelle zugeordnet ist. Die Häufigkeitsverteilung zwischen den beiden Werten wird bestimmt durch den Abstand der Eingangsspannung von der Schaltschwelle. Durch die erfindungsgemäße Mittelung ist es nun möglich, die Eingangsspannungslage genauer als auf ein LSB des A/D-Wandlers 3 zu bestimmen.

Diese Mittelung wird zu Beginn des Klemmvorganges, also in der Austastlücke, gestartet, nachdem zuvor das Register 12 gelöscht wurde. Dieser Vorgang wird durch einen dem Register 12 von einer Ablaufsteuerschaltung 13 zugeführten Impuls bewirkt. Die Ablaufsteuerschaltung 13 wird dabei über Klemme 14 mit Klemmimpulsen A _K angesteuert. Außerdem liegt über Klemme 15 die Takt­ frequenz f _C2 an. Der Ausgang des Registers 12 ist mit dem negativen Eingang eines Subtrahierers 16 verbunden, an dessen positivem Eingang der digitale Soll-Wert der Klemmspannung anliegt. Hierbei wird also das Ergebnis der Mittelung vom Soll-Wert des Klemmwerts abgezogen. Damit steht die Abweichung der Eingangsspannung des A/D-Wandlers 3 vom Soll-Wert zur Verfügung. Der Vorteil dabei ist, daß durch die Mittelung die Abweichung genauer als die Schwellenbreite des A/D-Wandlers 3 zur Verfügung steht. Nur so kann eine Regelung ohne Restfehler und ohne Springen der Ausgangsdaten zwischen zwei Werten während des Schwarzwertes realisiert werden.

Im Subtrahierer 16 wird also die Differenz aus dem digitalen Soll-Wert und dem Ergebnis der Mittelung berechnet. Das Ergebnis repräsentiert die Regelab­ weichung, welche sodann nichtlinear bewertet wird. Dazu sind die Ausgänge des Subtrahierers 16 mit den Eingängen einer eine nichtlineare Kennlinie dar­ stellendenDigitalschaltung 17 verbunden. Durch die Steilheit dieser nichtlinearen Kennlinie wird die Zeitkonstante der Regelung bestimmt. Dadurch kann auch die Zeitkonstante in Abhängigkeit der Regel­ abweichung verändert werden. Dies ermöglicht eine wesentliche Verbesserung bezüglich Einschwing­ charakteristik, Genauigkeit und Verhalten bei verrauschten Eingangssignalen.

Diese nichtlinear bewertete Regelabweichung wird sodann den ersten Eingängen einer weiteren Addier­ stufe 18 zugeführt, an deren zweiten Eingängen der bisherige Korrekturwert anliegt. Zur Berechnung des neuen Korrekturwertes wird die Summe aus diesem alten Korrekturwert und der bewerteten Regelabweichung in der Addierstufe 18 gebildet. Die Ausgänge der Addierstufe 18 sind einerseits an die ersten Eingänge einer Umschalteinrichtung 19 angeschlossen, an deren weiteren Ein­ gängen zum einen der Wert Null und zum anderen der Wert 2 ^l-1 anliegen und andererseits mit einem Überlaufdetektor 21 verbunden, dessen Ausgänge an die Steuereingänge der Umschalteinrichtung 19 angeschlossen sind.

Mit Hilfe dieses Überlaufdetektors 21 wird das Ergebnis der Addition von bewerteter Abweichung und altem Korrekturwert auf Bereichsüberschreitungen hin untersucht. Findet nun ein Überlauf - meist zu Beginn des Regelvorgangs - statt, wird je nach Richtung des Überlaufs entweder der Wert Null oder der Wert der höchsten darstellbaren Zahl (2 ^l-1) weitergeleitet. Nach Abschluß dieser Auswertung wird dieser neu berechnete Korrektur­ wert in ein nachfolgendes Register 22 übernommen und steht nach D/A-Wandlung im D/A-Wandler 23 als Regelspannung zur Regelung des Gleichspannungsversatzes zwischen Ein- und Ausgang des Verstärkers 2 zur Verfügung.

Das Register 22 wird dabei ebenso wie das Register 12 von der Ablaufsteuerschaltung 13 angesteuert, so daß die Registrierung des jeweils neuesten Korrekturwertes noch innerhalb der Austastlücke erfolgt und abgeschlossen wird. Wie bereits ausgeführt, dient der Verstärker 2 als Stellglied für die Klemmung des Videosignals, wobei der Gleichspannungsversatz des Verstärkers durch den D/A-Wandler 23 gesteuert wird. Der D/A-Wandler 23 erhält seine Daten mit der Wortbreite l von dem Register 22, das den jeweils aktuellen Korrekturwert für den Gleichspannungsversatz enthält. Die Wortbreite l muß größer als k sein, wobei es zweckmäßig ist, l = k+z zu wählen.

Durch die digitale Auswertung und Speicherung kann das Klemmpotential des Videosignals über beliebig lange Zeiten konstant gehalten werden. Es ist also möglich, wenn nur Langzeitdriften durch die Klemmung kompensiert werden sollen, z.B. einmal während jedes Teilbildes oder noch seltener zu klemmen, ohne Dachschräge zu erhalten. Außerdem ist es auch möglich, durch Sperren der Klemmimpulse (z.B. während eines Ausfalls des Eingangssignals) das Klemmpotential beliebig lange zu speichern.

Im Blockschaltbild gemäß Fig. 2 sind einige Funktionen des erfindungsgemäßen Verfahrens zusammengefaßt bzw. durch andere Bauteile realisiert. In Fig. 1 vorkommende gleiche Bauteile sind hierbei mit gleichen Bezugszeichen versehen. Am Ausgang des A/D-Wandlers 3 ist ein D-Register 27 mit Tri-state-Ausgang angeschlossen, welches von der Ablaufsteuerschaltung 13 mit Hilfe der zugeführten Klemm­ impulse A _K gesetzt wird. Die Ausgänge des D-Registers 27 sind mit ersten Eingängen eines Addierers 28 verbunden, an die außerdem die Ausgänge eines weiteren D-Registers 29 über eine Treiberschaltung 31 angeschlossen sind. Mit den zweiten Eingängen der Addierstufe 28 sind die Ausgänge eines programmierbaren Logikbausteins 32 verbunden.

In diesem Logikbaustein 32 ist die Bildung der Differenz (durch die Stufe 16 in Fig. 1), die Formung der nicht­ linearen Kennlinie (wie durch Schaltung 17 in Fig. 1), die Überlauferkennung (entsprechend dem Detektor 21 und der Umschalteinrichtung 19 gemäß Fig. 1) realisiert. Außerdem kann durch den Einbau einer Signalrückführung die Funktionen der Addierer 11 und 18 in Fig. 1 durch die gemeinsame Addierstufe 28 dargestellt werden.

Die Ablaufsteuerung der internen Vorgänge der Regel­ schleife wird von einem Steuerwerk 13 durchgeführt, welches aus einem mit Klemmimpulsen gestarteten Zähler 33 sowie einem nachgeschalteten programmierbaren Speicher 34 (PROM) besteht.

Der Regelvorgang mit der Schaltung gemäß Fig. 2 läuft dann wie folgt ab. Zunächst wird das Ausgangsregister im Logikbaustein 32 gelöscht. Danach wird der Baustein 32 als normales Register verwendet und der Ausgang des Registers 27 aktiviert; der Ausgang der Treiberschaltung 31 ist hochohmig. So werden die 2 ^z (=8) Werte akkumuliert. Dabei wird bei der Übernahme des Ergebnisses in den Logikbaustein 32 die Differenz zum Sollwert gebildet. Danach wird der Ausgang des Registers 27 wieder ausgeschaltet. Am Eingang A des Addierers 28 liegt durch die Widerstände 26 nun Null an, d.h. das Datenwort am Ausgang des Logikbausteins 32 wird unverändert an seinen Eingang durchgereicht. Im nächsten Schritt wird nun die nichtlineare Bewertung der Regelabweichung durchgeführt. Anschließend wird die Treiberschaltung 31 aktiviert, so daß am Eingang A des Addierers 28 der alte Korrekturwert und am Eingang B die bewertete Regelabweichung anliegt. Der Logikbaustein 32 prüft das Ergebnis der Addition auf Bereichsüberschreitung und reicht entweder das Ergebnis durch oder setzt 255 (= 2⁸-1) bzw. Null ein. Der neue Korrekturwert wird danach in das Register 29 übernommen, wo er bis zum nächsten Regelvorgang gespeichert bleibt. Der Korrekturwert wird gleichzeitig im D/A-Wandler 23 in eine Analogspannung gewandelt, die den Gleichspannungsversatz des Verstärkers 2 nachsteuert.

Um die Wortbreite zu begrenzen und damit den Aufwand zu minimieren, wird die Wortbreite k zu 5 Bit gewählt, damit können Abweichungen bis zu 16 LSB nach oben bzw. unten detektiert werden. Sind die Abweichungen größer, treten Vieldeutigkeiten auf. Da der D/A-Wandler 23 nur innerhalb der unteren 32 LSB das Potential steuern muß, sind pro Abtastwert des A/D-Wandlers 3 ungefähr acht Zwischenschritte möglich, was für die Funktion voll ausreichend ist. Der D/A-Wandler 23 steuert nur eine Gleichspannung, ist also bezüglich der Geschwindigkeit unkritisch.

Claims (11)

1. Verfahren zur Schwarzwertregelung eines zu digitali­ sierenden Videosignals durch Gleichspannungsversatz­ regelung zwischen Ein- und Ausgang eines Verstärkers (2), wobei das Videosignal nach der Digitalisierung während der Austastlücken mit einem digitalen Sollwert verglichen und das dabei gebildete Differenzwertsignal nach Analogumwandlung als Stellspannung dem Stelleingang des Verstärkers (2) zugeführt wird, dadurch gekennzeichnet, daß vor dem Sollwertvergleich mehrere Abtastwerte des digitalisierten Videosignals während der Austastlücken akkumuliert und gemittelt werden, daß das Ergebnis der Mittelung dann vom Sollwert abgezogen wird, daß das die Regelabweichung darstellende Differenzwertsignal zur Bildung eines neuen Korrekturwertes dem bisherigen Korrekturwert hinzugefügt wird, und daß der neue Korrekturwert vor D/A-Wandlung bis zum nächsten Soll­ wertvergleich registriert wird und danach als Stell­ spannung für den Verstärker zur Verfügung steht.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das die Regelabweichung darstellende Differenz­ wertsignal vor der Bildung eines neuen Korrekturwertes nichtlinear bewertet wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der neue Korrekturwert vor Registrierung bezüglich Bereichsüberschreitungen durch Überlaufkontrolle untersucht wird.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dauer der Abtastung des Videosignals innerhalb der Austastlücken durch eine Ablaufsteuerung der Registrierung der Signalwerte sowohl bei der Akkumulation als auch vor der D/A-Wandlung bestimmt wird.

5. Schaltung zur Durchführung des Verfahrens nach Anspruch 1 bis 4 mit einem im Videosignalweg angeordneten Verstärker (2) zur Gleichspannungsversatzregelung und einem A/D- Wandler (3), an dessen Ausgang das digitale Videosignal abnehmbar ist, dadurch gekennzeichnet, daß der Ausgang des A/D-Wandlers (3) mit dem Eingang eines Akkumulators (7) verbunden ist, daß eine Subtrahierstufe (16) vorgesehen ist, deren negativer Eingang mit dem Ausgang des Akkumulators (7) verbunden ist und an deren positivem Eingang der digitale Sollwert anliegt, daß der Ausgang der Subtrahier­ stufe (16) über eine eine nichtlineare Kennlinie dar­ stellende Digitalschaltung (17) an den ersten Eingang einer Addierstufe (18) angeschlossen ist, an deren zweiten Eingang der bisherige Korrekturwert anliegt, daß der Ausgang der Addierstufe (18) mit einem Korrekturwert­ register (22) verbunden ist, dessen Ausgang einerseits an den zweiten Eingang der Addierstufe (18) und andererseits an den Eingang eines D/A-Wandlers (23) angeschlossen ist und daß der Ausgang des D/A-Wandlers (23) mit dem Stelleingang (6) für die Gleichspannungs­ lage des Verstärkers (2) verbunden ist.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß zwischen Ausgang der Addierstufe (18) und Register (22) einerseits ein Überlaufdetektor (21) und anderer­ seits eine von diesem gesteuerte Umschalteinrichtung (19) vorgesehen ist, mit welcher bei Feststellung eines Überlaufs entweder eine Null oder die höchste darstell­ bare Zahl weitergeleitet wird.

7. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß der Akkumulator (7) aus einer Addierstufe (11) mit nachgeschaltetem Register (12) besteht, wobei der erste Eingang der Addierstufe mit dem Ausgang des A/D-Wandlers (3) und der zweite Eingang mit dem Ausgang des Registers (12) verbunden ist.

8. Schaltung nach Anspruch 5 und 7, dadurch gekennzeichnet, daß eine Ablaufsteuerschaltung (13) vorgesehen ist, an deren Eingang die Klemmimpulse (A _K ) sowie der Systemtakt (f _{C 2}) anliegen und deren Ausgänge jeweils an den Steuer­ takteingang der Register (12, 22) angeschlossen sind.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Ablaufsteuerschaltung (13) aus einem Zähler (33), welchem die Klemmimpulse (A _K ) zugeführt sind, und einem programmierbaren Speicher (PROM) (34) besteht, welcher die Steuertaktimpulse für die Register (12 bzw. 27, 22 bzw. 29 u. 31) abgibt.

10. Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß der programmierbare Speicher (34) weitere Steuer­ signale abgibt, welche den Steuereingängen eines die Funktionen Differenzbildung, Formung der nichtlinearen Kennlinie, Überlauferkennung und entsprechende Digital­ wertsteuerung enthaltenden programmierbaren Logikbausteins (32) zugeführt sind.

11. Schaltung nach Anspruch 10, dadurch gekennzeichnet, daß der Signaleingang des programmierbaren Logikbausteins (32) mit dem Ausgang einer Addierstufe (28) verbunden ist, deren erster Eingang einerseits über ein D-Register (27) an den Ausgang des A/D-Wandlers (3) und andererseits an den Ausgang des Korrekturwertregisters (29) ange­ schlossen ist, und deren zweiter Eingang mit dem Ausgang des programmierbaren Logikbausteines (32) verbunden ist.