JPH06204333A - 半導体デバイス分離構造 - Google Patents

半導体デバイス分離構造

Info

Publication number
JPH06204333A
JPH06204333A JP5236709A JP23670993A JPH06204333A JP H06204333 A JPH06204333 A JP H06204333A JP 5236709 A JP5236709 A JP 5236709A JP 23670993 A JP23670993 A JP 23670993A JP H06204333 A JPH06204333 A JP H06204333A
Authority
JP
Japan
Prior art keywords
trench
region
locos
layer
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5236709A
Other languages
English (en)
Inventor
Sudhir K Madan
ケイ．マダン サッドハー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH06204333A publication Critical patent/JPH06204333A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【目的】 半導体デバイス能動領域（２４）を他の近接
能動領域から分離するための分離構造を得る。 【構成】 本分離構造はバーズビーク構造（２６ａ）、
（２６ｂ）を含むＬＯＣＯＳ構造（２６）を組み合わせ
て利用している。トレンチ（３４）がＬＯＣＯＳ構造
（２６）を貫通して形成される。トレンチ（３４）の側
壁に沿ってチャネルストップ打ち込み領域（４０）が形
成される。トレンチプラグ（４６）がトレンチを埋める
ために用いられる。従って、本分離構造はトレンチ分離
構造の分離能力を利用しているが、ＬＯＣＯＳ構造を使
用してトレンチ側壁を能動領域から分離しているため、
通常トレンチ側壁に沿って生ずる漏れ電流を避けること
ができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的には電子デバイス
に関するものであり、更に詳細には進歩したトレンチ分
離構造とそのような構造を作製するための方法とに関す
るものである。
【０００２】
【従来の技術】電子システムにおける最も重要な努力
は、半導体基板の与えられたエリア中へ益々多くの能動
デバイスを組み込もうとする絶え間ない努力である。こ
の努力のなかには半導体デバイスの最小寸法を縮小する
ことも含まれる。それに加えて、隣接する半導体デバイ
ス間の間隔を縮小することもまた、半導体基板の能動表
面の密度を増大させる助けとなる。もし半導体デバイス
が半導体基板上で互いにあまりに接近し過ぎると寄生容
量や電流が発生し、そのために回路全体としての動作性
能が低下することになる。そうであるから、半導体デバ
イスを互いに接近して配置でき、しかも隣接する半導体
デバイス間を電気的に分離するための構造と方法とに関
して多大な努力が払われてきた。
【０００３】過去において広く用いられてきた分離方法
の１つは局部的シリコン酸化技術（ＬＯＣＯＳ）であ
る。ＬＯＣＯＳ法と結果の構造を用いる場合は、能動的
な半導体基板の表面が半導体表面の能動領域間で酸化さ
れ、隣接するデバイスの電気的な相互作用が妨げられ
る。ＬＯＣＯＳ法の有効性はデバイスがより接近してく
るにつれて、ＬＯＣＯＳ構造の下側の隣接デバイス間を
流れる寄生電流のために大幅な劣化を来す。この電流
は”パンチスルー”電流と呼ばれ、ＬＯＣＯＳ構造下の
バルク半導体中を流れる。
【０００４】過去に用いられてきた分離の別の方法はト
レンチ分離である。この方法を用いると、半導体基板の
隣接能動領域間にトレンチ（溝）がエッチされる。深い
トレンチのほうが上述のパンチスルー電流を阻止するの
に効果的である。しかし、半導体デバイスに近接してト
レンチを配置することはデバイスそれ自体の内に漏れ電
流の問題を引き起こす。例えば、電界効果トランジスタ
を分離するために用いられるトレンチは、トレンチの側
壁に沿ってトランジスタのチャネルを横切る導通経路を
生成し、それによってトランジスタ特性を劣化させる。
この電流経路はトレンチの側壁の表面に沿っての漏れ電
流による。このことから、トレンチは隣接するデバイス
間のパンチスルー電流を効果的に解消することはできる
が、それによって分離しようとしているデバイスの特性
を劣化させる可能性がある。
【０００５】従って、隣接する能動半導体デバイスの電
子的な相互作用を阻止でき、しかもデバイスそれ自体の
特性を劣化させることのない分離の構造と方法とに対す
る需要が存在する。
【０００６】
【発明の概要】本発明の教えるところに従えば、従来の
分離方式に付随する問題を本質的に解消もしくは低減す
る分離構造が開示される。
【０００７】本発明の１つの実施例に従えば、半導体層
中の第１と第２の能動領域間に前記第１と第２の能動領
域を電気的に分離することを目的として形成される１つ
の分離構造が開示されており、前記半導体層は外側表面
を有し、前記分離構造は：
【０００８】前記外側表面上に形成されたＬＯＣＯＳ構
造であって、前記第１の能動領域に隣接して設けられた
第１のバーズビーク（ｂｉｒｄ’ｓ ｂｅａｋ）構造
と、前記第２の能動領域に隣接して設けられた第２のバ
ーズビーク構造とを含むＬＯＣＯＳ構造、および
【０００９】前記第１と第２のバーズビーク構造間の前
記ＬＯＣＯＳ構造を貫通して前記半導体層中に形成され
たトレンチ中に形成されたトレンチプラグであって、前
記トレンチが前記トレンチプラグと前記半導体層との界
面を定義する側壁を有するようになったトレンチプラ
グ、を含んでいる。
【００１０】本発明と本発明の特長をより完全にするた
めに、以下に図面を参照した詳細な説明を行う。図面に
おいて、同様な部品には同じ参照符号を付した。
【００１１】
【実施例】図１ａ−図１ｇはトレンチ分離とＬＯＣＯＳ
構造とのメリットを組み合わせた構造とその構造を形成
する方法を示す。
【００１２】図１ａを参照すると、ｐ形半導体基板１０
が外側表面１２を有するように示されている。図示され
た実施例はｐ形基板を用いているが、本発明の教えると
ころはｎ形基板にも同様に適用できる。表面１２上に３
００オングストロームオーダーの深さにパッド酸化物層
１４が形成される。パッド酸化物層１４から外方向へ深
さ１，０００オングストロームのオーダーに窒化物層１
６が堆積される。窒化物層１６から外方向へ５，０００
オングストロームオーダーの深さに厚い酸化物層１８が
堆積される。
【００１３】図１ｂを参照すると、厚い酸化物層１８の
外側表面がパターン加工され、開口がエッチされてパッ
ド酸化物１４の外側表面の部分が露出され、図１ｂに示
すように領域２０と２２が定義される。領域２０と２２
は、本発明の教えるところに従って形成される分離構造
が配置されるエリアを定義する。領域２０と２２の中に
形成される分離構造は半導体基板１０の能動領域２４を
周囲のデバイスから分離する。領域２２は本質的に領域
２０よりも広い。この幅の差異は、本発明の教えるとこ
ろに従って形成される分離構造が、本発明の同じ新規な
プロセスと構造とを用いてもいろいろな幅に形成できる
ことを示す目的でここに図示されている。図１ａ−図１
ｇに示された幅は単に本発明の重要な技術的特長を示す
目的のために示されたのであって、ここに開示された本
発明の方法と構造とを特定の構造や寸法に限定するもの
と解釈されるべきではないことを理解されたい。
【００１４】図１ｃを参照すると、シリコンの局部的酸
化プロセス（ＬＯＣＯＳ）を用いてＬＯＣＯＳ構造２６
と２８がそれぞれ図１ｃに示されるように領域２０と２
２内に形成される。ＬＯＣＯＳ構造２６と２８の形成に
よって、２６ａ、２６ｂ、２８ａ、および２８ｂで示す
ようにバーズビーク構造が生じ、それらは領域２０と２
２の外側エリア上の窒化物層１６の下側へ侵入する。バ
ーズビーク構造２６ａ、２６ｂ、２８ａ、および２８ｂ
は図１ｃに示すように領域２０と２２の周囲を取り囲む
窒化物層１６と厚い酸化物層１６の外向きの湾曲を引き
起こす。
【００１５】図１ｄを参照すると、図１ｃに示された構
造の外側表面構造を覆って二酸化シリコン層（層全体は
示されていない）が一様に堆積される。この層は、例え
ば従来の反応性イオンエッチング法を用いて異方性エッ
チされ、図１ｄに示されるように、領域２０内の対向す
る側壁上へ酸化物スペーサ構造３０ａと３０ｂ、領域２
２内の対向する側壁上へ酸化物スペーサ構造３０ｃと３
０ｄを形成する。
【００１６】次にフォトレジスト層（層全体は示されて
いない）がこの構造全体を覆って一様に取り付けられパ
ターン加工されて、領域２２内に本質的に中心を持ち、
ＬＯＣＯＳ構造２８の外側表面上に取り付けられたマス
ク構造３２が形成される。マスク構造３２はＬＯＣＯＳ
構造２８の露出された外側表面を分割するように働き、
それによってＬＯＣＯＳ表面２８の露出された表面はマ
スク構造３２のいずれの側においてもスペーサ３０ａと
３０ｂ間のＬＯＣＯＳ構造２６の露出された部分の寸法
と本質的に同一となる。この間隔は、後の工程で形成さ
れるトレンチが同じ幅となって本発明の分離構造に用い
られるトレンチの効果的で一様な生成と埋め込みとを許
容することを保証するために重要である。
【００１７】図１ｄに示された表面構造は異方性エッチ
されて図１ｅに示す表面構造となる。異方性エッチング
は層１８の一部およびスペーサ３０ａ、３０ｂ、３０
ｃ、および３０ｄの一部を除去する。更に加えて、異方
性エッチングは領域２０内にトレンチ３４を、領域２２
内にはトレンチ３６と３８を形成するように働く。トレ
ンチ３４、３６、および３８の深さは５，０００オング
ストロームオーダーである。ＬＯＣＯＳ構造２６と２８
の深さは３，０００オングストロームオーダーである。
バーズビーク構造２６ａ、２６ｂ、２８ａ、および２８
ｂはトレンチ３４、３６、および３８の側壁から横へ
１，０００オングストロームオーダーだけ侵入してい
る。トレンチ３４、３６、および３８の幅は３，０００
オングストロームオーダーである。ここに述べた寸法は
単に本発明の教えるところを示す目的で提示されたもの
であって、本発明の教えるところから外れることなしに
本発明の任意の特定応用に対して大幅に変更しても構わ
ないということは理解されたい。異方性エッチングによ
ってトレンチ３４、３６、および３８が形成された後、
トレンチ３４、３６、および３８の側壁中へｐ形のドー
パントが導入されて図１ｅに示されるように、チャネル
ストップ領域４０、４２、および４４が形成される。こ
のドーパントはトレンチ３４、３６、および３８の側壁
中へ打ち込みされても、固体源材料から拡散させても、
あるいはその他既知の方法によって導入させてもよい。
チャネルストップ領域４０、４２、および４４は隣接す
るｎチャネルデバイスからのキャリアが、本発明の分離
構造によって分離された能動領域間を移動することを妨
げる働きをする。
【００１８】図１ｆを参照すると、図１ｅの表面構造を
覆って、トレンチ３４、３６、および３８を完全に埋め
るに十分な厚さまで酸化物層が堆積される。分離領域２
２は別々のトレンチ３６と３８に分割されて、この段階
でこれらのトレンチが一様かつ完全に埋められることが
確実に行われるようにしている。もし幅が大幅に異なる
トレンチが形成されて、それらを埋めようとすれば、幅
の広いトレンチ中にボイドが発生し得る。従って、分離
領域２２を埋めるために必要とされる構造のようなより
大きな分離構造が必要な時は、それらの領域をより小さ
いトレンチに分割することがそれらのトレンチを一様に
埋めることを保証する。二酸化シリコン層が十分な厚さ
に堆積された後に、構造全体がエッチされ、層１４の外
側表面が再び露出される。この工程はまず、酸化物層を
エッチし、次にリン酸を用いて窒化物層１６を剥離する
ことによって実行される。この時点で、図１ｆに示され
るような領域６０を形成するために、従来のスルーフィ
ールド・チャネルストップ打ち込み工程を用いることが
できる。領域６０はＬＯＣＯＳバーズビーク領域２６
ａ、２６ｂ、２８ａ、および２８ｂに沿っての任意の疑
似的な漏れ電流を抑制するように働く。このエッチング
によって図１ｆに示されるように、トレンチ３４、３
６、および３８中にそれぞれ露出したトレンチプラグ４
６、４８、および５０が残される。本発明の教えるとこ
ろを実施する別の方法に従えば、これらのトレンチはま
た、まずトレンチの側壁を覆う酸化物層を堆積させ、次
に多結晶シリコンの厚い層によってトレンチを完全に埋
めることによって埋めることもできる。多結晶シリコン
の厚い層は次にエッチバックされて、それの外側表面が
窒化物層１６の外側表面のすぐそばまでくるようにされ
る。続いて、多結晶シリコン層の外側表面は、その外側
表面をシールように酸化させることができる。トレンチ
を埋めるために用いることができるその他の材料には、
未ドープの酸化物、ドープされた酸化物、およびそれら
の組み合わせが含まれる。ドープされた酸化物のいくつ
かの例として、リン珪酸ガラス（ＰＳＧ）とホウ素リン
珪酸ガラス（ＢＰＳＧ）が挙げられる。
【００１９】これに続くプロセス技術を用いれば、能動
領域２４中に、チャネル構造、図１ｇに示されるドレイ
ン領域５２のようなドレイン構造、およびソース構造等
の能動デバイスが作製できる。従来の方法を用いれば、
能動領域中のチャネル構造は基板を覆って形成され、ゲ
ート酸化物層によって能動領域から分離された多結晶シ
リコンゲート構造を利用できる。ドレイン領域５２のよ
うな領域はｎ+ 領域を含むことができる。このように作
製されるこれらおよびその他の能動デバイスは、能動領
域２４近くの他の能動デバイスから、分離領域２０と２
２中に形成される分離構造によって分離される。これら
の領域中に形成される分離構造は、ＬＯＣＯＳ構造の分
離能力とトレンチ構造の分離能力とを組み合わせて有し
ている。例えば、トレンチプラグ４６とチャネルストッ
プ領域４０によって形成されるトレンチ構造は、浮遊キ
ャリアが移動する経路長を物理的に長くすることによっ
てｎ+ 領域５２と隣接する能動領域との間のパンチスル
ー電流を阻止する。バーズビーク領域２６ｂとチャネル
ストップ打ち込み領域６０は、ｎ+ 領域５２をトレンチ
３４の側壁から分離する。この分離によって、例えばド
レイン領域５２と関連するソース領域との間に発生す
る、トレンチ３４の側壁からの漏れ電流が抑制される。
従って、本発明の分離構造はトレンチ分離構造の分離能
力を組み入れているが、既述のＬＯＣＯＳ構造を用いて
トレンチ構造をデバイスから分離することによってトレ
ンチ構造に近接して形成されたデバイスの劣化を回避し
ている。
【００２０】本発明の教えるところを実施する更に別の
方法に従えば、もし窒化物層１６を十分に厚く形成する
ことができれば酸化物層１８の使用は省くことができ
る。更に、スペーサ３０ａ、３０ｂ、３０ｃ、および３
０ｄの使用は随意であって、特別な用途においては必要
ない。同様に、スルーフィールド打ち込み領域６０の形
成も随意であって、すべての用途において必要というわ
けではない。本発明はＬＯＣＯＳ分離を用いて説明して
きた。しかし、その他の類似の分離方式、例えばポリバ
ッファＬＯＣＯＳ（ＰＢＬ）、フレームＬＯＣＯＳ、フ
レーム・ポリバッファＬＯＣＯＳ、その他の類似技術も
また効果的に採用できる。
【００２１】本発明について詳細に説明してきたが、特
許請求の範囲によってのみ定義される本発明の本質と範
囲から離れることなしに、ここに述べた本発明の教える
ところに関して各種の変更や修正が可能であることを理
解されるべきである。
【００２２】以上の説明に関して更に以下の項を開示す
る。 （１）第１と第２の能動領域を互いに電気的に分離する
目的で、前記第１と第２の能動領域の間の半導体層中に
形成される分離構造であって、前記半導体層が外側表面
を有し、前記分離構造が：前記外側表面上に形成された
ＬＯＣＯＳ構造であって、前記第１の能動領域に隣接し
て形成された第１のバーズビーク構造と、前記第２の能
動領域に隣接して形成された第２のバーズビーク構造と
を含むＬＯＣＯＳ構造、および前記第１と第２のバーズ
ビーク構造間の前記ＬＯＣＯＳ構造を貫通して前記半導
体層中に形成されたトレンチ中に形成されたトレンチプ
ラグであって、前記トレンチが前記トレンチプラグと前
記半導体層との界面を定義する側壁を有しているトレン
チプラグ、を含んでいる分離構造。
【００２３】（２）第１項記載の分離構造であって、更
に前記トレンチの前記側壁に隣接して半導体層中に形成
されたチャネルストップ領域を含む分離構造。
【００２４】（３）第２項記載の分離構造であって、前
記半導体層が予め定められた伝導形を有し、前記チャネ
ルストップ領域が前記第１の予め定められた伝導形に対
応する不純物を含んでいる分離構造。
【００２５】（４）第２項記載の分離構造であって、前
記チャネルストップ領域が前記半導体層中へ不純物の打
ち込みを行うことによって形成されるようになった分離
構造。
【００２６】（５）第２項記載の分離構造であって、前
記チャネルストップ領域が前記半導体中への固体源材料
を用いた不純物拡散によって形成されるようになった分
離構造。
【００２７】（６）第１項記載の分離構造であって、前
記半導体層がシリコンを含み、前記ＬＯＣＯＳ構造が二
酸化シリコンを含んでいる分離構造。
【００２８】（７）第１項記載の分離構造であって、前
記トレンチプラグが酸化物を含んでいる分離構造。
【００２９】（８）第１項記載の分離構造であって、前
記トレンチプラグが酸化物を含む領域とリン珪酸ガラス
を含む領域とを含んでいる分離構造。
【００３０】（９）第１項記載の分離構造であって、前
記トレンチプラグが酸化物を含む領域とホウ素リン珪酸
ガラスを含む領域とを含んでいる分離構造。
【００３１】（１０）第１項記載の分離構造であって、
前記トレンチプラグが多結晶半導体材料の領域と前記半
導体材料の酸化物を含む領域とを含んでいる分離領域。
【００３２】（１１）第１項記載の分離構造であって、
前記トレンチプラグが第１のトレンチ中に形成された第
１のトレンチプラグを含み、更に、前記第１と第２のバ
ーズビーク構造間の前記半導体層中で前記第１のトレン
チに近接する前記ＬＯＣＯＳ構造を貫通して形成された
第２のトレンチ中に設けられた第２のトレンチプラグを
含んでいる分離構造。
【００３３】（１２）第１と第２の能動領域を互いに電
気的に分離する目的で、前記第１と第２の能動領域の間
の半導体層中に形成される分離構造であって、前記半導
体層が外側表面を有し、前記分離構造が：前記外側表面
上に形成されたＬＯＣＯＳ構造であって、前記第１の能
動領域に隣接して形成された第１のバーズビーク構造
と、前記第２の能動領域に隣接して形成された第２のバ
ーズビーク構造とを含むＬＯＣＯＳ構造、前記第１と第
２のバーズビーク構造間の前記ＬＯＣＯＳ構造を貫通し
て前記半導体層中に形成されたトレンチ中に形成された
トレンチプラグであって、前記トレンチが前記トレンチ
プラグと前記半導体層との界面を定義する側壁を有して
いるトレンチプラグ、および前記半導体層中に前記トレ
ンチの前記側壁に隣接して形成されたチャネルストップ
打ち込み領域であって、前記半導体層が予め定められた
伝導形を有するシリコンを含み、前記チャネルストップ
領域が前記第１の予め定められた伝導形に対応する不純
物を含み、前記ＬＯＣＯＳ構造と前記トレンチプラグが
二酸化シリコンを含んでいるチャネルストップ打ち込み
領域、を含んでいる分離構造。
【００３４】（１３）第１２項記載の分離構造であっ
て、前記チャネルストップ領域が前記半導体層中へ不純
物を打ち込むことによって形成されるようになった分離
構造。
【００３５】（１４）第１２項記載の分離構造であっ
て、前記チャネルストップ構造が前記半導体層中への固
体源材料を用いた不純物拡散によって形成されるように
なった分離構造。
【００３６】（１５）第１２項記載の分離構造であっ
て、前記トレンチプラグが多結晶半導体材料の領域と前
記半導体材料の酸化物を含む領域とを含んでいる分離構
造。
【００３７】（１６）第１２項記載の分離構造であっ
て、前記トレンチプラグが酸化物を含む領域とリン珪酸
ガラスを含む領域とを含んでいる分離構造。
【００３８】（１７）第１２項記載の分離構造であっ
て、前記トレンチプラグが酸化物を含む領域とホウ素リ
ン珪酸ガラスを含む領域とを含んでいる分離構造。
【００３９】（１８）第１２項記載の分離構造であっ
て、前記トレンチプラグが第１のトレンチ中に形成され
た第１のトレンチプラグを含み、更に、前記第１と第２
のバーズビーク構造間の前記半導体層中で前記第１のト
レンチに近接する前記ＬＯＣＯＳ構造を貫通して形成さ
れた第２のトレンチ中に設けられた第２のトレンチプラ
グを含んでいる分離構造。
【００４０】（１９）半導体層中に第１と第２の能動領
域を互いに電気的に分離する目的で前記第１と第２の能
動領域間に分離構造を形成する方法であって、前記半導
体層が外側表面を有し、前記方法が：前記第１の能動領
域に隣接して設けられた第１のバーズビーク構造と前記
第２の能動領域に隣接して設けられた第２のバーズビー
ク構造とを含むＬＯＣＯＳ構造を前記外側表面上に形成
すること、前記第１と第２のバーズビーク構造間の前記
ＬＯＣＯＳ構造を貫通して前記半導体層中へトレンチを
形成すること、および前記トレンチ中にトレンチプラグ
を形成することであって、前記トレンチが前記トレンチ
プラグと前記半導体層との界面を定義する側壁を含むよ
うにトレンチプラグを形成すること、の工程を含む方
法。
【００４１】（２０）第１９項記載の方法であって、更
に前記トレンチの側壁に隣接して前記半導体層中にチャ
ネルストップ領域を形成する工程を含む方法。
【００４２】（２１）第２０項記載の方法であって、前
記チャネルストップ領域を形成する工程が前記半導体層
中への固体源材料を用いた不純物拡散工程を含んでいる
方法。
【００４３】（２２）第１９項記載の方法であって、前
記半導体層が予め定められた伝導形を有し、前記チャネ
ルストップ領域を形成する工程が、前記第１の予め定め
られた伝導形に対応する不純物を打ち込む工程を含んで
いる方法。
【００４４】（２３）第１９項記載の方法であって、前
記トレンチプラグを形成する工程が、多結晶半導体材料
の領域と前記半導体材料の酸化物を含む領域とを形成す
る工程を含んでいる方法。
【００４５】（２４）第１９項記載の方法であって、前
記トレンチプラグを形成する工程が、酸化物を含む領域
とリン珪酸ガラスを含む領域とを形成する工程を含んで
いる方法。
【００４６】（２５）第１９項記載の方法であって、前
記トレンチプラグを形成する工程が、酸化物を含む領域
とホウ素リン珪酸ガラスを含む領域とを形成する工程を
含んでいる方法。
【００４７】（２６）第１９項記載の方法であって、前
記トレンチプラグを形成する工程が、第１のトレンチ中
に第１のトレンチプラグを形成する工程を含み、更に、
前記第１と第２のバーズビーク構造間の前記半導体層中
に、前記第１のトレンチに近接した前記ＬＯＣＯＳ構造
を貫通して第２のトレンチを形成し、前記第２のトレン
チ中に設けられる第２のトレンチプラグを形成する工程
を含んでいる方法。
【００４８】（２７）第１と第２の能動領域間の半導体
層中に前記第１と第２の能動領域を互いに電気的に分離
する目的で分離構造を形成する方法であって、前記半導
体層が外側表面を有し、前記方法が：前記外側表面上に
パッド酸化物層を形成すること、前記パッド酸化物層か
ら外方向へ窒化物層を形成すること、前記窒化物層から
外方向へ厚い酸化物層を形成すること、前記厚い酸化物
層と前記窒化物層とを貫通して開口をエッチし、前記パ
ッド酸化物層の一部を露出させること、前記露出された
パッド酸化物層の一部を用いて、前記第１の能動領域に
隣接して設けられる第１のバーズビーク構造と前記第２
の能動領域に隣接して設けられる第２のバーズビーク構
造とを含むＬＯＣＯＳ構造を形成すること、前記ＬＯＣ
ＯＳ構造を貫通して前記半導体層中へ、部分的に前記第
１と第２のバーズビーク構造間に形成されるトレンチを
エッチングすること、前記トレンチの側壁に隣接する前
記半導体層中へ不純物を導入することによってチャネル
ストップ領域を形成すること、前記トレンチ中にトレン
チプラグを形成すること、および前記厚い酸化物層と窒
化物層の残存部を除去すること、の工程を含んでいる方
法。
【００４９】（２８）第２７項記載の方法であって、前
記チャネルストップ領域を形成する工程が前記半導体層
中へ不純物を打ち込む工程を含んでいる方法。
【００５０】（２９）第２７項記載の方法であって、前
記チャネルストップ領域を形成する工程が前記半導体層
中への固体源材料を用いた不純物拡散工程を含んでいる
方法。
【００５１】（３０）第２７項記載の方法であって、更
に、トレンチをエッチングする前記工程に先だって、前
記窒化物層および厚い酸化物層の残存部に隣接して前記
ＬＯＣＯＳ構造から外方向へスペーサ構造を形成する工
程を含む方法。
【００５２】（３１）第２７項記載の方法であって、前
記トレンチプラグを形成する工程が、多結晶半導体材料
の領域と前記半導体材料の酸化物を含む領域とを形成す
る工程を含んでいる方法。
【００５３】（３２）第２７項記載の方法であって、前
記トレンチプラグを形成する工程が、酸化物を含む領域
とリン珪酸ガラスを含む領域とを形成する工程を含んで
いる方法。
【００５４】（３３）第２７項記載の方法であって、前
記トレンチプラグを形成する工程が、酸化物を含む領域
とホウ素リン珪酸ガラスを含む領域とを形成する工程を
含んでいる方法。
【００５５】（３４）第２７項記載の方法であって、前
記トレンチプラグを形成する工程が、第１のトレンチ中
に第１のトレンチプラグを形成する工程を含み、更に、
前記第１と第２のバーズビーク構造間の前記半導体層中
に、前記第１のトレンチに近接した前記ＬＯＣＯＳ構造
を貫通して第２のトレンチを形成し、前記第２のトレン
チ中に設けられる第２のトレンチプラグを形成する工程
を含んでいる方法。
【００５６】（３５）能動領域２４の他の近接能動領域
から分離するための分離構造が開示されている。本分離
構造はバーズビーク構造２６ａ，２６ｂを含むＬＯＣＯ
Ｓ構造２６を組み合わせて利用している。トレンチ３４
がＬＯＣＯＳ構造２６を貫通して形成される。トレンチ
３４の側壁に沿ってチャネルストップ打ち込み領域４０
が形成される。トレンチプラグ４６がトレンチを埋める
ために用いられる。従って、本分離構造はトレンチ分離
構造の分離能力を利用しているが、ＬＯＣＯＳ構造を使
用してトレンチ側壁を能動領域から分離しているため、
通常トレンチ側壁に沿って生ずる漏れ電流を避けること
ができる。
【図面の簡単な説明】
【図１】ａないしｇは本発明のトレンチ分離構造を形成
する方法を示す模式断面図。
【符号の説明】
１０ 半導体基板 １２ 外側表面 １４ パッド酸化物層 １６ 窒化物層 １８ 厚い酸化物層 ２０，２２ 領域 ２４ 能動領域 ２６，２８ ＬＯＣＯＳ構造 ２６ａ，２６ｂ，２８ａ，２８ｂ バーズビーク構
造 ３０ａ，３０ｂ，３０ｃ，３０ｄ スペーサ構造 ３２ マスク構造 ３４，３６，３８ トレンチ ４０，４２，４４ チャネルストップ領域 ４６，４８，５０ トレンチプラグ ５２ ｎ+ 領域 ６０ チャネルストップ打ち込み領域

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 第１と第２の能動領域を互いに電気的に
    分離する目的で、前記第１と第２の能動領域の間の半導
    体層中に形成される分離構造であって、前記半導体層が
    外側表面を有し、前記分離構造が：前記外側表面上に形
    成されたＬＯＣＯＳ構造であって、前記第１の能動領域
    に隣接して形成された第１のバーズビーク構造と、前記
    第２の能動領域に隣接して形成された第２のバーズビー
    ク構造とを含むＬＯＣＯＳ構造、および前記第１と第２
    のバーズビーク構造間の前記ＬＯＣＯＳ構造を貫通して
    前記半導体層中に形成されたトレンチ中に形成されたト
    レンチプラグであって、前記トレンチが前記トレンチプ
    ラグと前記半導体層との界面を定義する側壁を有してい
    るトレンチプラグ、を含んでいる分離構造。
JP5236709A 1992-09-23 1993-09-22 半導体デバイス分離構造 Pending JPH06204333A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US949656 1992-09-23
US07/949,656 US5350941A (en) 1992-09-23 1992-09-23 Trench isolation structure having a trench formed in a LOCOS structure and a channel stop region on the sidewalls of the trench

Publications (1)

Publication Number Publication Date
JPH06204333A true JPH06204333A (ja) 1994-07-22

Family

ID=25489376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5236709A Pending JPH06204333A (ja) 1992-09-23 1993-09-22 半導体デバイス分離構造

Country Status (2)

Country Link
US (2) US5350941A (ja)
JP (1) JPH06204333A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080484A (ja) * 2004-09-10 2006-03-23 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
KR0123751B1 (ko) * 1993-10-07 1997-11-25 김광호 반도체장치 및 그 제조방법
JPH07326659A (ja) 1994-06-02 1995-12-12 Hitachi Ltd 半導体集積回路装置の製造方法
US5665633A (en) * 1995-04-06 1997-09-09 Motorola, Inc. Process for forming a semiconductor device having field isolation
US5861339A (en) * 1995-10-27 1999-01-19 Integrated Device Technology, Inc. Recessed isolation with double oxidation
JPH09181163A (ja) * 1995-11-13 1997-07-11 Texas Instr Inc <Ti> 丸い角を備えたトレンチ分離構造体を有する半導体装置の製造法
KR100192178B1 (ko) * 1996-01-11 1999-06-15 김영환 반도체 소자의 아이솔레이션 방법
US5679602A (en) * 1996-01-29 1997-10-21 United Microelectronics Corporation Method of forming MOSFET devices with heavily doped local channel stops
US6198136B1 (en) * 1996-03-19 2001-03-06 International Business Machines Corporation Support chips for buffer circuits
US5780353A (en) * 1996-03-28 1998-07-14 Advanced Micro Devices, Inc. Method of doping trench sidewalls before trench etching
US5861104A (en) * 1996-03-28 1999-01-19 Advanced Micro Devices Trench isolation with rounded top and bottom corners and edges
US5904543A (en) * 1996-03-28 1999-05-18 Advanced Micro Devices, Inc Method for formation of offset trench isolation by the use of disposable spacer and trench oxidation
US5646063A (en) * 1996-03-28 1997-07-08 Advanced Micro Devices, Inc. Hybrid of local oxidation of silicon isolation and trench isolation for a semiconductor device
US6097072A (en) * 1996-03-28 2000-08-01 Advanced Micro Devices Trench isolation with suppressed parasitic edge transistors
US5742090A (en) * 1996-04-04 1998-04-21 Advanced Micro Devices, Inc. Narrow width trenches for field isolation in integrated circuits
US5874317A (en) * 1996-06-12 1999-02-23 Advanced Micro Devices, Inc. Trench isolation for integrated circuits
US5777370A (en) * 1996-06-12 1998-07-07 Advanced Micro Devices, Inc. Trench isolation of field effect transistors
KR980006363A (ko) * 1996-06-27 1998-03-30 김주용 반도체 장치 및 그 제조방법
US5885856A (en) * 1996-08-21 1999-03-23 Motorola, Inc. Integrated circuit having a dummy structure and method of making
US6033969A (en) * 1996-09-30 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a shallow trench isolation that has rounded and protected corners
US5830789A (en) * 1996-11-19 1998-11-03 Integrated Device Technology, Inc. CMOS process forming wells after gate formation
US5920787A (en) * 1997-01-16 1999-07-06 Vlsi Technology, Inc. Soft edge induced local oxidation of silicon
US5910018A (en) * 1997-02-24 1999-06-08 Winbond Electronics Corporation Trench edge rounding method and structure for trench isolation
JPH10303291A (ja) * 1997-04-25 1998-11-13 Nippon Steel Corp 半導体装置及びその製造方法
US6184105B1 (en) 1997-05-22 2001-02-06 Advanced Micro Devices Method for post transistor isolation
JP3331910B2 (ja) 1997-06-20 2002-10-07 日本電気株式会社 半導体装置及びその製造方法
US5981356A (en) * 1997-07-28 1999-11-09 Integrated Device Technology, Inc. Isolation trenches with protected corners
US6566224B1 (en) 1997-07-31 2003-05-20 Agere Systems, Inc. Process for device fabrication
US6004864A (en) * 1998-02-25 1999-12-21 Taiwan Semiconductor Manufacturing Company Ltd. Ion implant method for forming trench isolation for integrated circuit devices
US6117748A (en) * 1998-04-15 2000-09-12 Worldwide Semiconductor Manufacturing Corporation Dishing free process for shallow trench isolation
JP2000138372A (ja) 1998-11-02 2000-05-16 Hitachi Ltd 半導体装置およびその製造方法
US6060348A (en) * 1998-11-02 2000-05-09 Vanguard International Semiconducter Corporation Method to fabricate isolation by combining locos and shallow trench isolation for ULSI technology
US6194772B1 (en) * 1999-05-12 2001-02-27 United Microelectronics Corp. High-voltage semiconductor device with trench structure
US6369434B1 (en) 1999-07-30 2002-04-09 International Business Machines Corporation Nitrogen co-implantation to form shallow junction-extensions of p-type metal oxide semiconductor field effect transistors
US6521493B1 (en) 2000-05-19 2003-02-18 International Business Machines Corporation Semiconductor device with STI sidewall implant
US6817903B1 (en) 2000-08-09 2004-11-16 Cypress Semiconductor Corporation Process for reducing leakage in an integrated circuit with shallow trench isolated active areas
US6281063B1 (en) * 2000-10-17 2001-08-28 United Microelectronics Corp. Method for manufacturing trench isolation
KR100382722B1 (ko) * 2000-11-09 2003-05-09 삼성전자주식회사 트렌치 소자분리막 및 그 제조방법
US6599798B2 (en) * 2001-07-24 2003-07-29 Infineon Technologies Ag Method of preparing buried LOCOS collar in trench DRAMS
US7166455B2 (en) * 2002-03-13 2007-01-23 The Brigham And Women's Hospital, Inc. Method for overexpression of zwitterionic polysaccharides
US6902867B2 (en) * 2002-10-02 2005-06-07 Lexmark International, Inc. Ink jet printheads and methods therefor
TWI222720B (en) * 2003-09-19 2004-10-21 Promos Technologies Inc DRAM process and structure
US7291541B1 (en) 2004-03-18 2007-11-06 National Semiconductor Corporation System and method for providing improved trench isolation of semiconductor devices
US7129149B1 (en) 2004-06-07 2006-10-31 Integrated Device Technology, Inc. Method for forming shallow trench isolation structure with anti-reflective liner
US7176104B1 (en) 2004-06-08 2007-02-13 Integrated Device Technology, Inc. Method for forming shallow trench isolation structure with deep oxide region
US7679130B2 (en) * 2005-05-10 2010-03-16 Infineon Technologies Ag Deep trench isolation structures and methods of formation thereof
JP4916444B2 (ja) * 2005-08-26 2012-04-11 株式会社日立製作所 半導体装置の製造方法
US7358191B1 (en) * 2006-03-24 2008-04-15 Spansion Llc Method for decreasing sheet resistivity variations of an interconnect metal layer
JP4191203B2 (ja) * 2006-05-01 2008-12-03 エルピーダメモリ株式会社 半導体装置及びその製造方法
US8471346B2 (en) * 2009-02-27 2013-06-25 Infineon Technologies Ag Semiconductor device including a cavity
JP6273200B2 (ja) 2011-07-12 2018-01-31 ザ・ブリガーム・アンド・ウーメンズ・ホスピタル・インコーポレーテッド 脂質含有ｐｓａ組成物、その単離の方法および使用の方法
US9917018B2 (en) 2012-12-04 2018-03-13 Synopsys, Inc. Method and apparatus with channel stop doped devices
EP3337321A4 (en) 2015-08-19 2019-07-17 President and Fellows of Harvard College LIPIDED PSA COMPOSITIONS AND METHOD
WO2018014012A1 (en) 2016-07-15 2018-01-18 President And Fellows Of Harvard College Glycolipid compositions and methods of use

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2562326B1 (fr) * 1984-03-30 1987-01-23 Bois Daniel Procede de fabrication de zones d'isolation electrique des composants d'un circuit integre
US4569701A (en) * 1984-04-05 1986-02-11 At&T Bell Laboratories Technique for doping from a polysilicon transfer layer
US4656730A (en) * 1984-11-23 1987-04-14 American Telephone And Telegraph Company, At&T Bell Laboratories Method for fabricating CMOS devices
US4958213A (en) * 1987-12-07 1990-09-18 Texas Instruments Incorporated Method for forming a transistor base region under thick oxide
US4835115A (en) * 1987-12-07 1989-05-30 Texas Instruments Incorporated Method for forming oxide-capped trench isolation
JPH0775243B2 (ja) * 1989-02-22 1995-08-09 株式会社東芝 半導体装置の製造方法
US4952524A (en) * 1989-05-05 1990-08-28 At&T Bell Laboratories Semiconductor device manufacture including trench formation
JPH0324762A (ja) * 1989-06-22 1991-02-01 Hitachi Ltd 半導体集積回路装置
JPH0358484A (ja) * 1989-07-27 1991-03-13 Toshiba Corp 半導体装置とその製造方法
US5106777A (en) * 1989-09-27 1992-04-21 Texas Instruments Incorporated Trench isolation process with reduced topography
US5223736A (en) * 1989-09-27 1993-06-29 Texas Instruments Incorporated Trench isolation process with reduced topography
US5130268A (en) * 1991-04-05 1992-07-14 Sgs-Thomson Microelectronics, Inc. Method for forming planarized shallow trench isolation in an integrated circuit and a structure formed thereby

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080484A (ja) * 2004-09-10 2006-03-23 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法

Also Published As

Publication number Publication date
US5468676A (en) 1995-11-21
US5350941A (en) 1994-09-27

Similar Documents

Publication Publication Date Title
JPH06204333A (ja) 半導体デバイス分離構造
US5406111A (en) Protection device for an intergrated circuit and method of formation
US5384280A (en) Method of manufacturing a semiconductor device isolated by a trench
US5959333A (en) Reduction of dopant diffusion by the co-implantation of impurities into the transistor gate conductor
EP0164449B1 (en) Process for producing a semiconductor integrated circuit device including a misfet
US4987093A (en) Through-field implant isolated devices and method
US6232649B1 (en) Bipolar silicon-on-insulator structure and process
US5904535A (en) Method of fabricating a bipolar integrated structure
US5164801A (en) A p channel mis type semiconductor device
US5286672A (en) Method for forming field oxide regions
KR100233286B1 (ko) 반도체 장치 및 그 제조방법
EP0272491B1 (en) Deep trench isolation with surface contact to substrate
US5124775A (en) Semiconductor device with oxide sidewall
US4890147A (en) Through-field implant isolated devices and method
US6150219A (en) Method for fabricating a high bias device
US5821145A (en) Method for isolating elements in a semiconductor device
US5705440A (en) Methods of fabricating integrated circuit field effect transistors having reduced-area device isolation regions
US4943536A (en) Transistor isolation
JP3061025B2 (ja) 半導体装置の製造方法
JP2982759B2 (ja) 半導体装置の製造方法
KR930000197B1 (ko) 필드산화막 형성방법
KR100281272B1 (ko) 반도체소자의 소자분리 절연막 형성방법
JP3060948B2 (ja) 半導体装置の製造方法
JPH04103127A (ja) 半導体装置の素子の分離方法
JPS6119111B2 (ja)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040513

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040813

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060407