JPH0620005B2 - 抵抗体のトリミング装置 - Google Patents
抵抗体のトリミング装置Info
- Publication number
- JPH0620005B2 JPH0620005B2 JP1318386A JP31838689A JPH0620005B2 JP H0620005 B2 JPH0620005 B2 JP H0620005B2 JP 1318386 A JP1318386 A JP 1318386A JP 31838689 A JP31838689 A JP 31838689A JP H0620005 B2 JPH0620005 B2 JP H0620005B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- trimming
- voltage
- trimming device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、例えばサーマルヘッドの抵抗体をトリミン
グするトリミン装置に関する。
グするトリミン装置に関する。
（ロ）従来の技術 サーマルヘッドの抵抗体をトリミングする技術として、
高電圧をコンデンサに充電し、その後リレーを通して抵
抗体を静電気的なパルスを印加して放電する方法が知ら
れている。厚膜抵抗体に高電圧を印加すると、第３図に
示すように、印加電圧に応じ抵抗値変化率が異なること
が確認されており、上記方法は、この特性を利用したも
のである。この方法を用いて複数の抵抗体をトリミング
する場合、従来は、各抵抗体毎にプローブを接続し直
し、時間順次に行っていた。しかし、このような各抵抗
体毎に１個ずつ行う方法は、サーマルヘッドのように抵
抗素子が多数搭載されているものをトリミングする場合
は、非常に手間がかかるので、より短時間でトリミング
し得るように、本願発明者らは第４図に示すトリミング
装置を開発した。このトリミング装置は、多数の抵抗体
を高速でトリミングするために、高圧電源１に、リレー
２を介してコンデンサ３-1、３-2、…、３-nを並列に接
続し、高圧電源１よりコンデンサ３-1、３-2、…、３-n
に同時に充電している。充電後リレー４をＯＮし、コン
デンサ３-1、３-2、…、３-nの高電圧をリレー４の各接
点４-1、４-2、…、４-nを介してプローブ５-1、５-2、
…、５-nにより、サーマルヘッド６の抵抗体７-1、
７-2、…、７-nに個別に印加し、放電させる。
高電圧をコンデンサに充電し、その後リレーを通して抵
抗体を静電気的なパルスを印加して放電する方法が知ら
れている。厚膜抵抗体に高電圧を印加すると、第３図に
示すように、印加電圧に応じ抵抗値変化率が異なること
が確認されており、上記方法は、この特性を利用したも
のである。この方法を用いて複数の抵抗体をトリミング
する場合、従来は、各抵抗体毎にプローブを接続し直
し、時間順次に行っていた。しかし、このような各抵抗
体毎に１個ずつ行う方法は、サーマルヘッドのように抵
抗素子が多数搭載されているものをトリミングする場合
は、非常に手間がかかるので、より短時間でトリミング
し得るように、本願発明者らは第４図に示すトリミング
装置を開発した。このトリミング装置は、多数の抵抗体
を高速でトリミングするために、高圧電源１に、リレー
２を介してコンデンサ３-1、３-2、…、３-nを並列に接
続し、高圧電源１よりコンデンサ３-1、３-2、…、３-n
に同時に充電している。充電後リレー４をＯＮし、コン
デンサ３-1、３-2、…、３-nの高電圧をリレー４の各接
点４-1、４-2、…、４-nを介してプローブ５-1、５-2、
…、５-nにより、サーマルヘッド６の抵抗体７-1、
７-2、…、７-nに個別に印加し、放電させる。
（ハ）発明が解決しようとする課題 トリミング前のサーマルヘッドの各ドット抵抗体は、抵
抗値のバラツキが大きい。これらをトリミングしようと
すると、ドット別に所望の抵抗値変化率、すなわち最適
印加電圧が要求される。しかしながら、上記した第４図
のトリミング装置のように１個の高圧電源で複数個のコ
ンデンサに同時に充電し、パラレル処理した場合、個々
に電圧設定できないため、一律の順次電圧上昇により抵
抗値を下げ目標抵抗値に達したドットからリレーをＯＦ
Ｆし、印加を中止する。そのため、複数ドットの中のト
リミング前の最高抵抗値のドットの処理時間が並列処理
の時間となり、最も遅い方に引っ張られ、生産性は悪い
という問題がある。
抗値のバラツキが大きい。これらをトリミングしようと
すると、ドット別に所望の抵抗値変化率、すなわち最適
印加電圧が要求される。しかしながら、上記した第４図
のトリミング装置のように１個の高圧電源で複数個のコ
ンデンサに同時に充電し、パラレル処理した場合、個々
に電圧設定できないため、一律の順次電圧上昇により抵
抗値を下げ目標抵抗値に達したドットからリレーをＯＦ
Ｆし、印加を中止する。そのため、複数ドットの中のト
リミング前の最高抵抗値のドットの処理時間が並列処理
の時間となり、最も遅い方に引っ張られ、生産性は悪い
という問題がある。
この発明は、上記問題点に着目してなされたものであっ
て、高精度でしかも複数の抵抗体に対し高速でトリミン
グをなし得る抵抗体のトリミング装置を提供することを
目的としている。
て、高精度でしかも複数の抵抗体に対し高速でトリミン
グをなし得る抵抗体のトリミング装置を提供することを
目的としている。
（ニ）課題を解決するための手段及び作用 この発明の抵抗体のトリミング装置は、トリミングすべ
き複数の抵抗体に対応して設けられる複数のコンデンサ
回路のコンデンサに、高圧電源より充電し、スイッチン
グ回路を介して、前記コンデンサの高電圧を一斉に、各
抵抗体に印加してトリミングを行うものにおいて、前記
抵抗体に対応する各コンデンサ回路は、互いに並列に接
離可能に配置される複数のコンデンサからなり、各抵抗
体に対応するコンデンサ回路の静電容量を可変設定でき
るように構成している。
き複数の抵抗体に対応して設けられる複数のコンデンサ
回路のコンデンサに、高圧電源より充電し、スイッチン
グ回路を介して、前記コンデンサの高電圧を一斉に、各
抵抗体に印加してトリミングを行うものにおいて、前記
抵抗体に対応する各コンデンサ回路は、互いに並列に接
離可能に配置される複数のコンデンサからなり、各抵抗
体に対応するコンデンサ回路の静電容量を可変設定でき
るように構成している。
コンデンサに充電された電圧を抵抗体に印加してトリミ
ングを行う場合に、第５図に示すように、ある電圧時で
もコンデンサの静電容量値を変えることにより、抵抗値
変化率が変化することが確認されている。この発明のト
リミング装置は、この特性を利用したものであり、高圧
電源から加える電圧は一定でも、各抵抗体に対応するコ
ンデンサの容量を切り替えることにより、各々の抵抗体
が要求する抵抗値変化率となる静電容量値に設定してお
けば、リレーＯＮにより電圧印加で各抵抗体を適性な抵
抗値にトリミングできる。
ングを行う場合に、第５図に示すように、ある電圧時で
もコンデンサの静電容量値を変えることにより、抵抗値
変化率が変化することが確認されている。この発明のト
リミング装置は、この特性を利用したものであり、高圧
電源から加える電圧は一定でも、各抵抗体に対応するコ
ンデンサの容量を切り替えることにより、各々の抵抗体
が要求する抵抗値変化率となる静電容量値に設定してお
けば、リレーＯＮにより電圧印加で各抵抗体を適性な抵
抗値にトリミングできる。
（ホ）実施例 以下、実施例により、この発明をさらに詳細に説明す
る。
る。
第１図は、この発明の一実施例を示す抵抗体のトリミン
グ装置の回路図である。同図において、高圧電源１１
に、リレー１２の各接点１２-1、１２-2、…、１２-nを
介してコンデンサ回路１３-1、１３-2、…、１３-nがそ
れぞれ並列に接続されている。コンデンサ回路１３-1、
１３-2、…、１３-nは、サーマルヘッド１６のトリミン
グすべき抵抗体（ドット）１７-1、１７-2、…、１７-n
に対応して設けられており、各コンデンサ回路１３-1、
１３-2、…、１３-nとリレー接点１２-1、１２-2、…、
１２-nの接続点は、それぞれ個別に、リレー接点１
４-1、１４-2、…、１４-nを介してプローブ１５-1、１
５-2、…、１５-nに接続されている。プローブ１５-1、
１５-2、…、１５-nは、抵抗体１７-1、１７-2、…、１
７-nのトリミングすべき場所に当接されている。
グ装置の回路図である。同図において、高圧電源１１
に、リレー１２の各接点１２-1、１２-2、…、１２-nを
介してコンデンサ回路１３-1、１３-2、…、１３-nがそ
れぞれ並列に接続されている。コンデンサ回路１３-1、
１３-2、…、１３-nは、サーマルヘッド１６のトリミン
グすべき抵抗体（ドット）１７-1、１７-2、…、１７-n
に対応して設けられており、各コンデンサ回路１３-1、
１３-2、…、１３-nとリレー接点１２-1、１２-2、…、
１２-nの接続点は、それぞれ個別に、リレー接点１
４-1、１４-2、…、１４-nを介してプローブ１５-1、１
５-2、…、１５-nに接続されている。プローブ１５-1、
１５-2、…、１５-nは、抵抗体１７-1、１７-2、…、１
７-nのトリミングすべき場所に当接されている。
この実施例トリミング装置の特徴は、コンデンサ回路１
３-1、１３-2、…、１３-nにあり、各コンデンサ回路は
第２図に示すように、４個のコンデンサＣ１、Ｃ２、Ｃ
３、Ｃ４を備えており、これら４個のコンデンサＣ１、
Ｃ２、Ｃ３、Ｃ４は各静電容量比が１０：２０：４０：
８０に選ばれ、リレー接点１８-1、１８-2、…、１８-4
をＯＮ／ＯＦＦして組み合わせることにより、合成静電
容量が１０、２０、３０、４０、５０、６０、７０、８
０、９０、１００、１１０、１２０、１３０、１４０、
１５０と段階的に選択できるように構成されている。
３-1、１３-2、…、１３-nにあり、各コンデンサ回路は
第２図に示すように、４個のコンデンサＣ１、Ｃ２、Ｃ
３、Ｃ４を備えており、これら４個のコンデンサＣ１、
Ｃ２、Ｃ３、Ｃ４は各静電容量比が１０：２０：４０：
８０に選ばれ、リレー接点１８-1、１８-2、…、１８-4
をＯＮ／ＯＦＦして組み合わせることにより、合成静電
容量が１０、２０、３０、４０、５０、６０、７０、８
０、９０、１００、１１０、１２０、１３０、１４０、
１５０と段階的に選択できるように構成されている。
リレー１２、１４、１８の接点のＯＮ／ＯＦＦはＣＰＵ
１９によって制御される。
１９によって制御される。
次に、実施例トリミング装置により、サーマルヘッド１
６の各抵抗体１７-1、１７-2、…、１７-nをトリミング
する場合の動作について説明する。なお各抵抗体１
７-1、１７-2、…、１７-nのトリミング前の抵抗値が既
知で、目標とする抵抗値変化率がデータとして、ＣＰＵ
１９に記憶されているものとする。
６の各抵抗体１７-1、１７-2、…、１７-nをトリミング
する場合の動作について説明する。なお各抵抗体１
７-1、１７-2、…、１７-nのトリミング前の抵抗値が既
知で、目標とする抵抗値変化率がデータとして、ＣＰＵ
１９に記憶されているものとする。
先ず、ＣＰＵ１９は、リレー１２、１４の各リレー接点
をＯＦＦにした状態で各抵抗体１７-1、１７-2、…、１
７-nの目標抵抗値変化率と、高圧電源１１よりの出力電
圧Ｖと第５図の特性よりコンデンサ回路１３-1、１
３-2、…、１３-nのリレー接点１８-1、１８-2、１
８-3、１８-4を各コンデンサ回路毎に個別にＯＮ／ＯＦ
Ｆする。つまり、各ドット別に適切な静電容量をセット
する。
をＯＦＦにした状態で各抵抗体１７-1、１７-2、…、１
７-nの目標抵抗値変化率と、高圧電源１１よりの出力電
圧Ｖと第５図の特性よりコンデンサ回路１３-1、１
３-2、…、１３-nのリレー接点１８-1、１８-2、１
８-3、１８-4を各コンデンサ回路毎に個別にＯＮ／ＯＦ
Ｆする。つまり、各ドット別に適切な静電容量をセット
する。
続いて、リレー１２の各接点１２-1、１２-2、…、１２
-nをＯＮし、高圧電源１１よりの電圧により、各コンデ
ンサ回路１３-1、１３-2、…、１３-nのコンデンサを充
電する。次に、リレー１４の各接点１４-1、１４-2、
…、１４-nをＯＮして、各コンデンサ回路１３-1、１３
-2、…、１３-nのコンデンサに充電された電圧をプロー
ブ１５-1、１５-2、…、１５-nににより、各抵抗体１７
-1、１７-2、…、１７-nに個別に加える。コンデンサ回
路１３-1、１３-2、…、１３-nよりの電圧は変わらない
が、各コンデンサ回路１３-1、１３-2、…、１３-nのそ
れぞれの静電容量値が異なるので、これに応じ、各抵抗
体毎に抵抗値変化率が相違する。つまり、所望の抵抗値
変化率を得ることができる。
-nをＯＮし、高圧電源１１よりの電圧により、各コンデ
ンサ回路１３-1、１３-2、…、１３-nのコンデンサを充
電する。次に、リレー１４の各接点１４-1、１４-2、
…、１４-nをＯＮして、各コンデンサ回路１３-1、１３
-2、…、１３-nのコンデンサに充電された電圧をプロー
ブ１５-1、１５-2、…、１５-nににより、各抵抗体１７
-1、１７-2、…、１７-nに個別に加える。コンデンサ回
路１３-1、１３-2、…、１３-nよりの電圧は変わらない
が、各コンデンサ回路１３-1、１３-2、…、１３-nのそ
れぞれの静電容量値が異なるので、これに応じ、各抵抗
体毎に抵抗値変化率が相違する。つまり、所望の抵抗値
変化率を得ることができる。
この実施例トリミング装置では、各ドット別に適切な静
電容量をセットできるので、より粗く電圧を上昇するこ
とができる。また、コンデンサ回路の静電容量の可変範
囲を広く細かくとれば、その分高精度となることはもち
ろん、１発の高圧パルスで目標抵抗値付近に狙うことも
可能となる。
電容量をセットできるので、より粗く電圧を上昇するこ
とができる。また、コンデンサ回路の静電容量の可変範
囲を広く細かくとれば、その分高精度となることはもち
ろん、１発の高圧パルスで目標抵抗値付近に狙うことも
可能となる。
なお、上記実施例では、コンデンサ回路に４個のコンデ
ンサを備えた例を示したが、コンデンサの個数及び静電
容量の比率は、これに限るものではなく、適宜選択すれ
ばよい。
ンサを備えた例を示したが、コンデンサの個数及び静電
容量の比率は、これに限るものではなく、適宜選択すれ
ばよい。
また、上記実施例では、リレー１８はＣＰＵ１９により
ＯＮ／ＯＦＦしているが、これはディップスイッチ等を
設け、手動で行うようにしてもよい。
ＯＮ／ＯＦＦしているが、これはディップスイッチ等を
設け、手動で行うようにしてもよい。
（ヘ）発明の効果 この発明によれば、使用する高圧電源（電圧値）は１つ
であるが、各ドットに対応して、各コンデンサ回路の静
電容量を種々変更できるので、複数抵抗体の抵抗値変化
が独立して制御でき、精度の高いトリミングを行うこと
ができる。
であるが、各ドットに対応して、各コンデンサ回路の静
電容量を種々変更できるので、複数抵抗体の抵抗値変化
が独立して制御でき、精度の高いトリミングを行うこと
ができる。
また、トリミング前の各ドットの抵抗体バラツキに応じ
たコンデンサの静電容量を設定することにより、少ない
パルス数（少ない工数）でトリミングできる。
たコンデンサの静電容量を設定することにより、少ない
パルス数（少ない工数）でトリミングできる。
第１図は、この発明の一実施例を示す抵抗体のトリミン
グ装置の回路図、第２図は、同トリミング装置のコンデ
ンサ回路の具体回路を示す図、第３図は、抵抗体の印加
電圧と抵抗値変化率との関係を示す特性図、第４図は、
この発明の前提となるトリミング装置を示す回路図、第
５図は、静電容量と抵抗値変化率の関係を示す特性図で
ある。 １１：高圧電源、 １３-1・１３-2・…・１３-n：コンデンサ回路、 Ｃ１・Ｃ２・Ｃ３・Ｃ４：コンデンサ、 １２・１４：リレー、 １７-1・１７-2・…・１７-n：抵抗体。
グ装置の回路図、第２図は、同トリミング装置のコンデ
ンサ回路の具体回路を示す図、第３図は、抵抗体の印加
電圧と抵抗値変化率との関係を示す特性図、第４図は、
この発明の前提となるトリミング装置を示す回路図、第
５図は、静電容量と抵抗値変化率の関係を示す特性図で
ある。 １１：高圧電源、 １３-1・１３-2・…・１３-n：コンデンサ回路、 Ｃ１・Ｃ２・Ｃ３・Ｃ４：コンデンサ、 １２・１４：リレー、 １７-1・１７-2・…・１７-n：抵抗体。
Claims (1)
- 【請求項１】トリミングすべき複数の抵抗体に対応して
設けられる複数のコンデンサ回路のコンデンサに、高圧
電源より充電し、スイッチング回路を介して、前記コン
デンサの高電圧を一斉に、各抵抗体に印加してトリミン
グを行う抵抗体のトリミング装置において、 前記抵抗体に対応する各コンデンサ回路は、互いに並列
に接離可能に配置される複数のコンデンサからなり、各
抵抗体に対応するコンデンサ回路の静電容量を可変設定
できるように構成したことを特徴とする抵抗体のトリミ
ング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318386A JPH0620005B2 (ja) | 1989-12-07 | 1989-12-07 | 抵抗体のトリミング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1318386A JPH0620005B2 (ja) | 1989-12-07 | 1989-12-07 | 抵抗体のトリミング装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4012832A Division JPH0673325B2 (ja) | 1992-01-28 | 1992-01-28 | 抵抗体のトリミング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03179708A JPH03179708A (ja) | 1991-08-05 |
| JPH0620005B2 true JPH0620005B2 (ja) | 1994-03-16 |
Family
ID=18098574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1318386A Expired - Lifetime JPH0620005B2 (ja) | 1989-12-07 | 1989-12-07 | 抵抗体のトリミング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620005B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101019241B1 (ko) * | 2007-07-20 | 2011-03-04 | 도쿄엘렉트론가부시키가이샤 | 검사 장치, 프로브 카드 및 검사 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022154995A (ja) * | 2021-03-30 | 2022-10-13 | セイコーエプソン株式会社 | 液体吐出装置 |
-
1989
- 1989-12-07 JP JP1318386A patent/JPH0620005B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101019241B1 (ko) * | 2007-07-20 | 2011-03-04 | 도쿄엘렉트론가부시키가이샤 | 검사 장치, 프로브 카드 및 검사 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03179708A (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0620005B2 (ja) | 抵抗体のトリミング装置 | |
| JPS623616B2 (ja) | ||
| JPS6382124A (ja) | アナログスイツチ回路 | |
| JPH0673325B2 (ja) | 抵抗体のトリミング装置 | |
| US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little | |
| US6814419B2 (en) | Normalization of head driver current for solid ink jet printhead | |
| JPH05209936A (ja) | 直流レベル発生装置 | |
| US3705991A (en) | Dividing circuit using monostable multivibrator | |
| JP2788132B2 (ja) | サーマルプリントヘッドにおけるパルストリミング装置 | |
| SU855950A1 (ru) | Управл емый мультивибратор | |
| JP2594503Y2 (ja) | 連続制御方式直流安定化電源回路 | |
| US4222100A (en) | Power transition circuit | |
| JPS59120465A (ja) | 圧電型印字ヘツド駆動方式 | |
| JPH03117912A (ja) | パルス発生回路 | |
| JPH06338777A (ja) | ドライバ回路 | |
| JPS57109675A (en) | Driving circuit for heat-sensitive head | |
| JPH05243633A (ja) | 積層圧電アクチュエータ装置 | |
| GB2048596A (en) | Device for switching D-C circuits | |
| JP2632909B2 (ja) | 電解コンデンサのエージング装置 | |
| JPH021006Y2 (ja) | ||
| JPH0114729B2 (ja) | ||
| SU635620A1 (ru) | Реле времени | |
| JP2646124B2 (ja) | レーザトリミングシミュレーション方法 | |
| JPS639307A (ja) | 電流ミラ−回路 | |
| JPH0221829Y2 (ja) |