JPH0673325B2 - 抵抗体のトリミング装置 - Google Patents
抵抗体のトリミング装置Info
- Publication number
- JPH0673325B2 JPH0673325B2 JP4012832A JP1283292A JPH0673325B2 JP H0673325 B2 JPH0673325 B2 JP H0673325B2 JP 4012832 A JP4012832 A JP 4012832A JP 1283292 A JP1283292 A JP 1283292A JP H0673325 B2 JPH0673325 B2 JP H0673325B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- resistor
- resistors
- voltage
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えばサーマルヘッ
ドの抵抗体をトリミングするトリミング装置に関する。
ドの抵抗体をトリミングするトリミング装置に関する。
【０００２】
【従来の技術】サーマルヘッドの抵抗体をトリミングす
る技術として、高電圧をコンデンサに充電し、その後リ
レーを通して抵抗体に静電気的なパルスを印加して放電
する方法が知られている。厚膜抵抗体に高電圧を印加す
ると、図５に示すように、印加電圧に応じ抵抗値変化率
が異なることが確認されており、上記方法は、この特性
を利用したものである。この種のトリミングを行う、従
来の装置は、複数の抵抗体が存在する場合、各抵抗体毎
に時間順次に行っていた。
る技術として、高電圧をコンデンサに充電し、その後リ
レーを通して抵抗体に静電気的なパルスを印加して放電
する方法が知られている。厚膜抵抗体に高電圧を印加す
ると、図５に示すように、印加電圧に応じ抵抗値変化率
が異なることが確認されており、上記方法は、この特性
を利用したものである。この種のトリミングを行う、従
来の装置は、複数の抵抗体が存在する場合、各抵抗体毎
に時間順次に行っていた。
【０００３】
【発明が解決しようとする課題】上記した従来の抵抗体
のトリミング装置は、抵抗体毎に、１個ずつ行うもので
あるから、例えばサーマルヘッドのように抵抗素子が多
数搭載されているものをトリミングする場合には、非常
な手間と時間を要するという問題があった。この発明
は、上記問題点に着目してなされたものであって、たと
え多数の抵抗体をトリミングする場合でも、短時間でト
リミングし得る抵抗体のトリミング装置を提供すること
を目的としている。
のトリミング装置は、抵抗体毎に、１個ずつ行うもので
あるから、例えばサーマルヘッドのように抵抗素子が多
数搭載されているものをトリミングする場合には、非常
な手間と時間を要するという問題があった。この発明
は、上記問題点に着目してなされたものであって、たと
え多数の抵抗体をトリミングする場合でも、短時間でト
リミングし得る抵抗体のトリミング装置を提供すること
を目的としている。
【０００４】
【課題を解決するための手段及び作用】この発明の抵抗
体のトリミング装置は、トリミングすべき複数の抵抗体
に対応して設けられる複数のコンデンサ回路と、高圧電
源と、オン動作により、前記高圧電源の高電圧を前記コ
ンデンサ回路に加えて各コンデンサを充電するための第
１のスイッチッグ回路と、前記複数の抵抗体と前記コン
デンサ回路間に設けられ、オン動作により、コンデンサ
に充電された高電圧を前記抵抗体に一斉に印加するため
の第２のスイッチング回路とから構成されている。
体のトリミング装置は、トリミングすべき複数の抵抗体
に対応して設けられる複数のコンデンサ回路と、高圧電
源と、オン動作により、前記高圧電源の高電圧を前記コ
ンデンサ回路に加えて各コンデンサを充電するための第
１のスイッチッグ回路と、前記複数の抵抗体と前記コン
デンサ回路間に設けられ、オン動作により、コンデンサ
に充電された高電圧を前記抵抗体に一斉に印加するため
の第２のスイッチング回路とから構成されている。
【０００５】このトリミング装置では、第１のスイッチ
ング回路がオンすると、高圧電源から、この第１のスイ
ッチング回路を通して、コンデンサ回路のコンデンサが
充電される。充電後に、第２のスイッチング手段がオン
されると、コンデンサに蓄積されていた高電圧が一斉
に、各抵抗体に印加される。これにより、抵抗体のトリ
ミングが行なわれる。
ング回路がオンすると、高圧電源から、この第１のスイ
ッチング回路を通して、コンデンサ回路のコンデンサが
充電される。充電後に、第２のスイッチング手段がオン
されると、コンデンサに蓄積されていた高電圧が一斉
に、各抵抗体に印加される。これにより、抵抗体のトリ
ミングが行なわれる。
【０００６】
【実施例】以下、実施例により、この発明をさらに詳細
に説明する。図１は、この発明の一実施例を示す抵抗体
のトリミング装置の回路図である。このトリミング装置
は、高圧電源１に、リレー（第１のスイッチング回路）
２を介してコンデンサ３-1、３-2、…、３-nが並列に接
続されている。またコンデンサ３-1、３-2、…、３-nの
一端は、個別にリレー（第２のスイッチング回路）４の
リレー接点４-1、４-2、…、４-nを介して、プローブ５
-1、５-2、…、５-nに接続されている。プローブ５-1、
５-2、…、５-nの先端は、トリミングを行なう際に、抵
抗体７-1、７-2、…、７-nにそれぞれ接触させる。
に説明する。図１は、この発明の一実施例を示す抵抗体
のトリミング装置の回路図である。このトリミング装置
は、高圧電源１に、リレー（第１のスイッチング回路）
２を介してコンデンサ３-1、３-2、…、３-nが並列に接
続されている。またコンデンサ３-1、３-2、…、３-nの
一端は、個別にリレー（第２のスイッチング回路）４の
リレー接点４-1、４-2、…、４-nを介して、プローブ５
-1、５-2、…、５-nに接続されている。プローブ５-1、
５-2、…、５-nの先端は、トリミングを行なう際に、抵
抗体７-1、７-2、…、７-nにそれぞれ接触させる。
【０００７】トリミングを行う際には、先ずリレー２が
オンすると高圧電源１の高電圧が、リレー２の各接点２
-1、２-2、…、２-nを経て、コンデンサ３-1、３-2、
…、３ -nに加えられ、これらコンデンサ３-1、３-2、
…、３-nを充電する。充電後はリレー４の各接点４-1、
４-2、…、４-nをオンし、コンデンサ４-1、４-2、…、
４ -nの高電圧をリレー４の各接点４-1、４-2、…、４-n
を介してプローブ５-1、５ -2、…、５-nにより、サーマ
ルヘッド６の抵抗体７-1、７-2、…、７-nに個別に印加
し、放電させる。
オンすると高圧電源１の高電圧が、リレー２の各接点２
-1、２-2、…、２-nを経て、コンデンサ３-1、３-2、
…、３ -nに加えられ、これらコンデンサ３-1、３-2、
…、３-nを充電する。充電後はリレー４の各接点４-1、
４-2、…、４-nをオンし、コンデンサ４-1、４-2、…、
４ -nの高電圧をリレー４の各接点４-1、４-2、…、４-n
を介してプローブ５-1、５ -2、…、５-nにより、サーマ
ルヘッド６の抵抗体７-1、７-2、…、７-nに個別に印加
し、放電させる。
【０００８】トリミング前のサーマルヘッドの各ドット
抵抗体は、抵抗値のバラツキが大きい。これらをトリミ
ングしようとすると、ドット別に所望の抵抗値変化率、
すなわち最適印加電圧が要求される。そのためこのトリ
ミング装置では、１個の高圧電源で複数個のコンデンサ
に同時充電し、パラレル処理しているので、個々に電圧
設定できないため、一律の順次電圧上昇により抵抗値を
下げ、目標抵抗値に達したドットからリレーをＯＦＦ
し、印加を中止する。
抵抗体は、抵抗値のバラツキが大きい。これらをトリミ
ングしようとすると、ドット別に所望の抵抗値変化率、
すなわち最適印加電圧が要求される。そのためこのトリ
ミング装置では、１個の高圧電源で複数個のコンデンサ
に同時充電し、パラレル処理しているので、個々に電圧
設定できないため、一律の順次電圧上昇により抵抗値を
下げ、目標抵抗値に達したドットからリレーをＯＦＦ
し、印加を中止する。
【０００９】図３はこの発明の他の実施例を示す抵抗体
のトリミング装置の回路図である。同図において、高圧
電源１１に、リレー１２各接点１２-1、１２-2、…、１
２-nを介してコンデンサ回路１３-1、１３-2、…、１３
-nがそれぞれ並列に接続されている。コンデンサ回路１
３-1、１３-2、…、１３-nは、サーマルヘッド１６のト
リミングすべき抵抗体（ドット）１７-1、１７-2、…、
１７-nに対応して設けられており、各コンデンサ回路１
３-1、１３-2、…、１３-nとリレー接点１２-1１２-2、
…、１２-nの各接続点は、それぞれ個別に、リレー接点
１４-1、１４-2、…、１４-nを介してプローブ１５-1、
１５-2、…、１５-nに接続されている。プローブ１
５-1、１５-2、…、１５-nは、抵抗体１７-1、１７-2、
…、１７-nのトリミングすべき場所に当設されている。
のトリミング装置の回路図である。同図において、高圧
電源１１に、リレー１２各接点１２-1、１２-2、…、１
２-nを介してコンデンサ回路１３-1、１３-2、…、１３
-nがそれぞれ並列に接続されている。コンデンサ回路１
３-1、１３-2、…、１３-nは、サーマルヘッド１６のト
リミングすべき抵抗体（ドット）１７-1、１７-2、…、
１７-nに対応して設けられており、各コンデンサ回路１
３-1、１３-2、…、１３-nとリレー接点１２-1１２-2、
…、１２-nの各接続点は、それぞれ個別に、リレー接点
１４-1、１４-2、…、１４-nを介してプローブ１５-1、
１５-2、…、１５-nに接続されている。プローブ１
５-1、１５-2、…、１５-nは、抵抗体１７-1、１７-2、
…、１７-nのトリミングすべき場所に当設されている。
【００１０】この実施例トリミング装置の特徴は、コン
デンサ回路１３-1、１３-2、…、１３-nにあり、各コン
デンサ回路は図４に示すように、４個のコンデンサ
Ｃ1 、Ｃ 2 、Ｃ3 、Ｃ4 を備えており、これら４個のコ
ンデンサＣ1 、Ｃ2 、Ｃ3 、Ｃ4 は各静電容量比が１
０：２０：４０：８０に選ばれ、リレー接点１８-1、１
８-2、１８-nをＯＮ／ＯＦＦして組み合わせることによ
り、合成静電容量が１０、２０、３０、４０、５０、６
０、７０、８０、９０、１００、１１０、１２０、１３
０、１４０、１５０と段階的に選択できるように構成さ
れている。
デンサ回路１３-1、１３-2、…、１３-nにあり、各コン
デンサ回路は図４に示すように、４個のコンデンサ
Ｃ1 、Ｃ 2 、Ｃ3 、Ｃ4 を備えており、これら４個のコ
ンデンサＣ1 、Ｃ2 、Ｃ3 、Ｃ4 は各静電容量比が１
０：２０：４０：８０に選ばれ、リレー接点１８-1、１
８-2、１８-nをＯＮ／ＯＦＦして組み合わせることによ
り、合成静電容量が１０、２０、３０、４０、５０、６
０、７０、８０、９０、１００、１１０、１２０、１３
０、１４０、１５０と段階的に選択できるように構成さ
れている。
【００１１】リレー１２、１４、１８の接点のＯＮ／Ｏ
ＦＦはＣＰＵ１９によって制御されている。次に実施例
トリミング装置により、サーマルヘッド１６の各抵抗体
１７-1、１７-2、…、１７-nをトリミングする場合の動
作について説明する。なお、各抵抗体１７-1、１７-2、
…、１７-nのトリミング前の抵抗値が既知で、目標とす
る抵抗値変化率がデータとして、ＣＰＵ１９に記憶され
ているものとする。
ＦＦはＣＰＵ１９によって制御されている。次に実施例
トリミング装置により、サーマルヘッド１６の各抵抗体
１７-1、１７-2、…、１７-nをトリミングする場合の動
作について説明する。なお、各抵抗体１７-1、１７-2、
…、１７-nのトリミング前の抵抗値が既知で、目標とす
る抵抗値変化率がデータとして、ＣＰＵ１９に記憶され
ているものとする。
【００１２】先ず、ＣＰＵ１９は、リレー１２、１４の
各リレー接点をＯＦＦにした状態で各抵抗体１７-1、１
７-2、…、１７-nの目標抵抗値変化率と、高圧電源１１
よりの出力電圧Ｖと図２の特性よりコンデンサ回路１３
-1、１３-2、…、１３-nのリレー接点１８-1、１８-2、
１８-3、１８-4を各コンデンサ回路毎に個別にＯＮ／Ｏ
ＦＦする。つまり、各ドット別に適切な静電容量をセッ
トする。
各リレー接点をＯＦＦにした状態で各抵抗体１７-1、１
７-2、…、１７-nの目標抵抗値変化率と、高圧電源１１
よりの出力電圧Ｖと図２の特性よりコンデンサ回路１３
-1、１３-2、…、１３-nのリレー接点１８-1、１８-2、
１８-3、１８-4を各コンデンサ回路毎に個別にＯＮ／Ｏ
ＦＦする。つまり、各ドット別に適切な静電容量をセッ
トする。
【００１３】続いて、リレー１２の各接点１２-1、１２
-2、…、１２-nをＯＮし、高圧電源１１よりの電圧によ
り、各コンデンサ回路１３-1、１３-2、…、１３-nのコ
ンデンサを充電する。次に、リレー１４の各接点１
４-1、１４-2、…、１４-nのをＯＮして、各コンデンサ
回路１３-1、１３-2、…、１３-nのコンデンサに充電さ
れた電圧をプローブ１５-1、１５-2、…、１５-nによ
り、各抵抗体１７-1、１７-2、…、１７-nに個別に加え
る。コンデンサ回路１３-1、１３-2、…、１３-nよりの
電圧は変わらないが、各コンデンサ回路１３-1、１
３-2、…、１３-nのそれぞれの静電容量値が異なるの
で、これに応じ、各抵抗体毎に抵抗値変化率が相違す
る。つまり、所望の抵抗値変化率を得ることができる。
-2、…、１２-nをＯＮし、高圧電源１１よりの電圧によ
り、各コンデンサ回路１３-1、１３-2、…、１３-nのコ
ンデンサを充電する。次に、リレー１４の各接点１
４-1、１４-2、…、１４-nのをＯＮして、各コンデンサ
回路１３-1、１３-2、…、１３-nのコンデンサに充電さ
れた電圧をプローブ１５-1、１５-2、…、１５-nによ
り、各抵抗体１７-1、１７-2、…、１７-nに個別に加え
る。コンデンサ回路１３-1、１３-2、…、１３-nよりの
電圧は変わらないが、各コンデンサ回路１３-1、１
３-2、…、１３-nのそれぞれの静電容量値が異なるの
で、これに応じ、各抵抗体毎に抵抗値変化率が相違す
る。つまり、所望の抵抗値変化率を得ることができる。
【００１４】この実施例トリミング装置では、各ドット
別に適切な静電容量をセットできるので、より粗く電圧
を上昇することができる。また、コンデンサ回路の静電
容量の可変範囲を広く細かくとれば、その分高精度とな
ることはもちろん、１発の高圧パルスで目標抵抗値付近
に狙うことも可能となる。なお、上記実施例では、コン
デンサ回路に４個のコンデンサを備えた例を示したが、
コンデンサの個数及び静電容量の比率は、これに限るも
のではなく、適宜選択すればよい。
別に適切な静電容量をセットできるので、より粗く電圧
を上昇することができる。また、コンデンサ回路の静電
容量の可変範囲を広く細かくとれば、その分高精度とな
ることはもちろん、１発の高圧パルスで目標抵抗値付近
に狙うことも可能となる。なお、上記実施例では、コン
デンサ回路に４個のコンデンサを備えた例を示したが、
コンデンサの個数及び静電容量の比率は、これに限るも
のではなく、適宜選択すればよい。
【００１５】また、上記実施例では、リレー１８はＣＰ
Ｕ１９によりＯＮ／ＯＦＦしているが、これはディップ
スイッチ等を設け、手動で行うようにしてもよい。
Ｕ１９によりＯＮ／ＯＦＦしているが、これはディップ
スイッチ等を設け、手動で行うようにしてもよい。
【００１６】
【発明の効果】この発明によれば、複数の抵抗体をトリ
ミングするのに、高圧電源からの高電圧を、第１のスイ
ッチング回路を経て、複数のコンデンサを同時に充電
し、充電後に、第２のスイッチング回路を経て、各コン
デンサの電圧を各抵抗体に一斉に印加するので、抵抗体
数が多い場合でも、比較的短時間でかつ容易にトリミン
グを行うことができる。
ミングするのに、高圧電源からの高電圧を、第１のスイ
ッチング回路を経て、複数のコンデンサを同時に充電
し、充電後に、第２のスイッチング回路を経て、各コン
デンサの電圧を各抵抗体に一斉に印加するので、抵抗体
数が多い場合でも、比較的短時間でかつ容易にトリミン
グを行うことができる。
【図１】この発明の一実施例トリミング装置を示す回路
図である。
図である。
【図２】静電容量と抵抗値変化率の関係を示す特性図で
ある。
ある。
【図３】この発明の他の実施例を示す抵抗体のトリミン
グ装置の回路図である。
グ装置の回路図である。
【図４】同実施例トリミング装置のコンデンサ回路の具
体回路を示す図である。
体回路を示す図である。
【図５】抵抗体の印加電圧と抵抗値変化率との関係を示
す特性図である
す特性図である
１、１１
高圧電源 ３-1、３-2、…、３-n コンデン
サ ２、４、１２、１４
リレー ７-1、７-2、…、７-n、１７-1、１７-2、…、１７-n
抵抗体 １３-1、１３-2、…、１３-n
コンデンサ回路
高圧電源 ３-1、３-2、…、３-n コンデン
サ ２、４、１２、１４
リレー ７-1、７-2、…、７-n、１７-1、１７-2、…、１７-n
抵抗体 １３-1、１３-2、…、１３-n
コンデンサ回路
Claims (1)
- 【請求項１】トリミングすべき複数の抵抗体に対応して
設けられる複数のコンデンサ回路と、高圧電源と、オン
動作により、前記高圧電源の高電圧を前記コンデンサ回
路に加えて各コンデンサを充電するための第１のスイッ
チッグ回路と、前記複数の抵抗体と前記コンデンサ回路
間に設けられ、オン動作により、コンデンサに充電され
た高電圧を前記抵抗体に一斉に印加するための第２のス
イッチング回路とからなることを特徴とする抵抗体のト
リミング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012832A JPH0673325B2 (ja) | 1992-01-28 | 1992-01-28 | 抵抗体のトリミング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4012832A JPH0673325B2 (ja) | 1992-01-28 | 1992-01-28 | 抵抗体のトリミング装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1318386A Division JPH0620005B2 (ja) | 1989-12-07 | 1989-12-07 | 抵抗体のトリミング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541312A JPH0541312A (ja) | 1993-02-19 |
| JPH0673325B2 true JPH0673325B2 (ja) | 1994-09-14 |
Family
ID=11816355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4012832A Expired - Lifetime JPH0673325B2 (ja) | 1992-01-28 | 1992-01-28 | 抵抗体のトリミング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0673325B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4664334B2 (ja) * | 2007-07-20 | 2011-04-06 | 東京エレクトロン株式会社 | 検査方法 |
-
1992
- 1992-01-28 JP JP4012832A patent/JPH0673325B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541312A (ja) | 1993-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0435793B2 (ja) | ||
| EP0547916B1 (en) | A voltage regulator control circuit | |
| JPH0673325B2 (ja) | 抵抗体のトリミング装置 | |
| US3097291A (en) | Means for depositing hard metal on another metal body by electric sparks | |
| US4460953A (en) | Signal voltage dividing circuit | |
| JPS6233821B2 (ja) | ||
| JPH0620005B2 (ja) | 抵抗体のトリミング装置 | |
| US6066940A (en) | Capacitor charging method | |
| JP2788132B2 (ja) | サーマルプリントヘッドにおけるパルストリミング装置 | |
| JPH029414Y2 (ja) | ||
| JPH06227016A (ja) | サーマルヘッドのトリミング方法およびトリミング装置 | |
| JPH0154859B2 (ja) | ||
| JPH0114729B2 (ja) | ||
| JPS5845839B2 (ja) | レ−ザ加工装置 | |
| JPS6052100A (ja) | 機能調整方法 | |
| JPS60239116A (ja) | チヤタリング防止回路 | |
| JP2848651B2 (ja) | 半導体集積装置 | |
| JPH07239369A (ja) | 電圧立ち上がり時間を速める回路および方法 | |
| JP2919985B2 (ja) | ピークホールド回路 | |
| JPH0233904A (ja) | 厚膜抵抗体トリミング用パルス発生回路 | |
| JPS60220691A (ja) | 信号発生回路 | |
| JPH0669574A (ja) | レーザ用電源装置 | |
| JPH01296807A (ja) | タイミング信号発生装置 | |
| JPS6359554A (ja) | サーマルヘッドの抵抗値均一化方法 | |
| JPH0365067A (ja) | 圧電アクチュエータの駆動装置 |