JPH03179708A - 抵抗体のトリミング装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、例えばサーマルヘッドの抵抗体をトリミン
グするトリミング装置に関する。

（ロ）従来の技術 サーマルヘッドの抵抗体をトリミングする技術として、
高電圧をコンデンサに充電し、その後リレーを通して抵
抗体に静電気的なパルスを印加して放電する方法が知ら
れている。厚膜抵抗体に高電圧を印加すると、第３図に
示すように、印加電圧に応じ抵抗値変化率が異なること
が確認されており、上記方法は、この特性を利用したも
のである。この方法を実施する従来のトリミング装置を
第４図に示している。このトリミング装置は、多数の抵
抗体を高速でトリミングするために、高圧電源１に、リ
レー２を介してコンデンサ３−１．３−２、・・・、３
−７を並列に接続し、高圧電源１よりコンデンサ３−、
．３−ｔ、・・・、３、に同時に充電している。充電後
リレー４をＯＮＬ、コンデンサ３−、．３−、、・・・
　３１の高電圧をリレー４の各接点／１．，４−．、・
・・、４、を介してプローブ５−１゜５−２、・・・、
５−７により、サーマルヘラ１．″６の抵抗体７−１．
１−ｚ、・・・、７−７に個別に印加し、放電させる。

（ハ）発明が解決しようとする課題 トリミング前のサーマルヘッドの各ドツト抵抗体は、抵
抗値のバラツキが大きい。これらをトリミングしようと
すると、ドツト別に所望の抵抗値変化率、すなわち最適
印加電圧が要求される。しかしながら、上記した従来の
トリミング装置のように１個の高圧電源で複数個のコン
デンサに同時充電し、パラレル処理した場合、個々に電
圧設定できないため、−律の順次電圧上昇により抵抗値
を下げ目標抵抗値に達したドツトからリレーを０ＦＦＬ
、印加を中止する。そのため、複数ドツトの中のトリミ
ング前の最高抵抗値のドツトの処理時間が並列処理の時
間となり、最も遅い方に引っ張られ、生産性が悪いとい
う問題がある。

この発明は、上記問題点に着目してなされたものであっ
て、高精度でしかも複数の抵抗体に対し高速でトリミン
グをなし得る抵抗体のトリミング装置を提供することを
目的としている。

（ニ）課題を解決するための手段及び作用この発明の抵
抗体のトリミング装置は、トリミングすべき複数の抵抗
体に対応して設けられる複数のコンデンサ回路のコンデ
ンサに、高圧電源より充電し、スイッチング回路を介し
て、前記コンデンサの高電圧を一斉に、各抵抗体に印加
してトリミングを行うものにおいて、前記抵抗体に対応
する各コンデンサ回路は、互いに並列に接離可能に配置
される複数のコンデンサからなり、各抵抗体に対応する
コンデンサの静電容量を可変設定できるように構成して
いる。

コンデンサに充電された電圧を抵抗体に印加してトリミ
ングを行う場合に、第５図に示すように、ある電圧時で
もコンデンサの静電容量値を変えることにより、抵抗値
変化率が変化することが確認されている。この発明のト
リミング装置は、この特性を利用したものであり、高圧
電源から加える電圧は一定でも、各抵抗体に対応するコ
ンデンサの容量を切り替えることにより、各々の抵抗体
が要求する抵抗値変化率となる静電容量値に設定してお
けば、リレーＯＮにより電圧印加で各抵抗体を適性な抵
抗値にトリミングできる。

（ホ）実施例 以下、実施例により、この発明をさらに詳細に説明する
。

第１図は、この発明の一実施例を示す抵抗体のトリミン
グ装置の回路図である。同図において、高圧電源１１に
、リレー１２の各接点１２−．．１２−ｔ、・・・　１
２□を介してコンデンサ回路１３−、。

１３４、・・・　１３−７がそれぞれ並列に接続されて
いる。コンデンサ回路１３−、、　１３−ｚ、・・・　
１３は、サーマルヘッド１６のトリごソゲすべき抵抗体
（ドツト）１７−１．１７４、・・・　１７−、に対応
して設けられており、各コンデンサ回路１３−１．１３
−２、・・・　１３−７とリレー接点１２−１．１２４
、・・・　１２−７の接続点は、それぞれ個別に、リレ
ー接点１４−＋、１４−ｚ、・・・　１４−、を介して
プローブ１５−１．１５−２、・　　１５−、に接続さ
れている。

プローブ１５−１．１５−！、・・・　１５−７は、抵
抗体１７１．１７−２、・・・　１７−１１のトリミン
グすべき場所に当接されている。

この実施例トリミング装置の特徴は、コンデンサ回路１
３−＋、　　１３−２、・・・　１３．１にあり、各コ
ンデンサ回路は第２図に示すように、４個のコンデンサ
Ｃ１、Ｃ２、Ｃ８、Ｃ４を備えており、これら４個のコ
ンデンサｃ、　、ｃ、、ｃ、　、ｃ、は各静電容量比が
１０：２０：４０：８０に選ばれ、リレー接点１８−１
．１Ｂ−ｚ、１８−３．１８−１を０Ｎ１０　Ｆ　Ｆ　
Ｌ、て組み合わせることにより、合成静電容量が１０．
２０．３０．４０．５０，６０．７０．８０．９０．１
００，１１０．１２０．１３０．１４０．１５０と段階
的に選択できるように構成されている。

リレー１２．１４．１８の接点の０Ｎ１０ＦＦはＣＰＵ
１９によって制御される。

次に、実施例トリミング装置により、サーマルヘッド１
６の各抵抗体１７−１．１７−ｔ、・・・　１７をトリ
ミングする場合の動作について説明する。

なお、各抵抗体１７−Ｉ、　　１７−！、・・・　１７
−７のトリミング前の抵抗値が既知で、目標とする抵抗
値変化率がデータとして、ＣＰＵ１９に記憶されている
ものとする。

先ず、ＣＰＵ１９は、リレー１２．１４の各すレー接点
をＯＦＦにした状態で各抵抗体１７．ｌ、１７−２、・
・・　１７−７の目標抵抗値変化率と、高圧電源１１よ
りの出力電圧■と第５図の特性よりコンデンサ回路１３
−＋、　　１３−ｚ、・・・　１３−１１のリレー接点
１　Ｂ−Ｉ、　　１　Ｂ−ｚ、１８−３．１８−４を各
コンデンサ回路毎に個別に０Ｎ１０ＦＦする。つまり、
各ドツト別に適切な静電容量をセットする。

続いて、リレー１２の各接点１２１．１２−２、・・・
　１２□をＯＮＬ、、高圧電源１１よりの電圧により、
各コンデンサ回路１１．，１３−ｚ、・・・１３−、、
のコンデンサを充電する。次に、リレー１４の各接点１
４−１．　１４−ｔ、・・・　１４、をＯＮして、各コ
ンデンサ回路１３−．．１３−２、・・・　１３のコン
デンサに充電された電圧をプローブ１５−６１５−２、
・・・　１５−７により、各抵抗体１７−１．１７−２
、・・・　１７、に個別に加える。コンデンサ回路１３
−１．１３−ｚ、・・・　１３−、よりの電圧は変わら
ないが、各コンデンサ回路１３−１．１３４、・・・　
１３−７のそれぞれの静電容量値が異なるので、これに
応じ、各抵抗体毎に抵抗値変化率が相違する。つまり、
所望の抵抗値変化率を得ることができる。

この実施例トリごング装置では、各ドツト別に適切な静
電容量をセットできるので、より粗く電圧を上昇するこ
とができる。また、コンデンサ回路の静電容量の可変範
囲を広く細かくとれば、その分高精度となることはもち
ろん、１発の高圧パルスで目標抵抗値付近に狙うことも
可能となる。

なお、上記実施例では、コンデンサ回路に４個のコンデ
ンサを備えた例を示したが、コンデンサの個数及び静電
容量の比率は、これに限るものではなく、適宜選択すれ
ばよい。

また、上記実施例では、リレー１８はＣＰＵｌ９により
０Ｎ１０ＦＦしているが、これはデイツプスイッチ等を
設け、手動で行うようにしてもよい。

（へ）発明の効果 この発明によれば、使用する高圧電源（電圧値）は１つ
であるが、各ドツトに対応して、各コンデンサ回路の静
電容量を種々変更できるので、複数の抵抗体の抵抗値変
化が独立して制御でき、精度の高いトリミングを行うこ
とができる。

また、トリミング前の各ドツトの抵抗体バラツキに応じ
たコンデンサの静電容量を設定することにより、少ない
パルス数（少ない工数）でトリミングできる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す抵抗体のトリミン
グ装置の回路図、第２図は、同トリミング装置のコンデ
ンサ回路の具体回路を示す図、第３図は、抵抗体の印加
電圧と抵抗値変化率との関係を示す特性図、第４図は、
従来のトリミング装置を示す回路図、第５図は、静電容
量と抵抗値変化率の関係を示す特性図である。 １１：高圧電源、 １３−１・１３−２・・・・・１３−ａ：コンデンサ回
路、Ｃ＋　　・Ｃｚ　　−Ｃｓ　　・Ｃ４：コンデンサ
、１２・＃！＃ｚ　１４　：リレー １７−１・１７−２・・・・・１７、：抵抗体。 第 図 第 図

Claims (1)

【特許請求の範囲】
1. （１）トリミングすべき複数の抵抗体に対応して設けら
   れる複数のコンデンサ回路のコンデンサに、高圧電源よ
   り充電し、スイッチング回路を介して、前記コンデンサ
   の高電圧を一斉に、各抵抗体に印加してトリミングを行
   う抵抗体のトリミング装置において、 前記抵抗体に対応する各コンデンサ回路は、互いに並列
   に接離可能に配置される複数のコンデンサからなり、各
   抵抗体に対応するコンデンサ回路の静電容量を可変設定
   できるように構成したことを特徴とする抵抗体のトリミ
   ング装置。