JPH06197147A - 通信情報処理方法設定方式 - Google Patents
通信情報処理方法設定方式Info
- Publication number
- JPH06197147A JPH06197147A JP4342944A JP34294492A JPH06197147A JP H06197147 A JPH06197147 A JP H06197147A JP 4342944 A JP4342944 A JP 4342944A JP 34294492 A JP34294492 A JP 34294492A JP H06197147 A JPH06197147 A JP H06197147A
- Authority
- JP
- Japan
- Prior art keywords
- communication information
- processing method
- processing
- information
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】 （修正有）
【目的】先頭部に宛先を識別するための情報（ヘッダ）
が付加された通信情報を数箇所で処理する場合に、回路
の規模が小規模でも処理が可能となる様に、各処理回路
でそれぞれ通信情報のヘッダを比較するのではなく、比
較回路一箇所で通信情報のヘッダを比較し、必要な処理
を指定する処理方法指示情報を通信情報に付加し、各処
理回路ではその付加された処理方法指示情報の必要な部
分のみを参照して処理を行なうことを目的とする。 【構成】先頭部に宛先を識別するための情報（ヘッダ）
が付加された通信情報が通過しているデータ回線上で、
処理対象の通信情報を識別するための比較用ヘッダデー
タを格納するメモリと、データ回線上のヘッダデータと
前記のメモリ内に格納されているヘッダデータを比較す
る比較回路と、格納されているメモリと、その付加され
た情報を基に処理を行なう各処理回路によって構成され
ている。
が付加された通信情報を数箇所で処理する場合に、回路
の規模が小規模でも処理が可能となる様に、各処理回路
でそれぞれ通信情報のヘッダを比較するのではなく、比
較回路一箇所で通信情報のヘッダを比較し、必要な処理
を指定する処理方法指示情報を通信情報に付加し、各処
理回路ではその付加された処理方法指示情報の必要な部
分のみを参照して処理を行なうことを目的とする。 【構成】先頭部に宛先を識別するための情報（ヘッダ）
が付加された通信情報が通過しているデータ回線上で、
処理対象の通信情報を識別するための比較用ヘッダデー
タを格納するメモリと、データ回線上のヘッダデータと
前記のメモリ内に格納されているヘッダデータを比較す
る比較回路と、格納されているメモリと、その付加され
た情報を基に処理を行なう各処理回路によって構成され
ている。
Description
【０００１】
【産業上の利用分野】本発明は、パケット単位で通信処
理を行なう通信装置に関し、特に通信情報の処理方法を
設定する通信情報処理方法設定方式に関する。
理を行なう通信装置に関し、特に通信情報の処理方法を
設定する通信情報処理方法設定方式に関する。
【０００２】
【従来の技術】従来の技術について、図面を参照して説
明する。図２は従来の通信情報を処理する方式を示すブ
ロック図である。同図の様に、従来、通信情報を処理す
るためには、データ回線１上の通信情報に対して、処理
対象の情報かどうかを比較する比較回路１０と、その結
果１１に基づいて処理を行なう処理回路１２を備えてい
る各処理回路を通過する毎に、それぞれそのヘッダを比
較して処理を行なっている。
明する。図２は従来の通信情報を処理する方式を示すブ
ロック図である。同図の様に、従来、通信情報を処理す
るためには、データ回線１上の通信情報に対して、処理
対象の情報かどうかを比較する比較回路１０と、その結
果１１に基づいて処理を行なう処理回路１２を備えてい
る各処理回路を通過する毎に、それぞれそのヘッダを比
較して処理を行なっている。
【０００３】
【発明が解決しようとする課題】従来、通信情報を処理
するためには、データ回線上を通過している通信情報に
対し、処理回路毎にそれぞれそのヘッダを比較して処理
を行なっていたので処理回路毎に比較ヘッダパターンを
格納するメモリを備えなければいけなかった。さらに、
ヘッダ全てを比較しなければならないため、回路の規模
が大きく処理のために時間がかかっていた。そのため、
回路の小規模化，高速化の面で問題があった。
するためには、データ回線上を通過している通信情報に
対し、処理回路毎にそれぞれそのヘッダを比較して処理
を行なっていたので処理回路毎に比較ヘッダパターンを
格納するメモリを備えなければいけなかった。さらに、
ヘッダ全てを比較しなければならないため、回路の規模
が大きく処理のために時間がかかっていた。そのため、
回路の小規模化，高速化の面で問題があった。
【０００４】
【課題を解決するための手段】本発明の通信情報処理方
法設定方式は、データ回線上を通過している通信情報に
対し、処理回路毎にそれぞれそのヘッダを比較して処理
を行なうのではなく、処理回路とは別にヘッダを比較す
る回路と、比較用ヘッダパターンが格納されているメモ
リと、該当する通信情報に対して付加する処理方法指示
情報が格納されているメモリと、その付加された処理方
法指示情報の必要な部分のみを参照して処理を行なう各
処理回路とを備えている。
法設定方式は、データ回線上を通過している通信情報に
対し、処理回路毎にそれぞれそのヘッダを比較して処理
を行なうのではなく、処理回路とは別にヘッダを比較す
る回路と、比較用ヘッダパターンが格納されているメモ
リと、該当する通信情報に対して付加する処理方法指示
情報が格納されているメモリと、その付加された処理方
法指示情報の必要な部分のみを参照して処理を行なう各
処理回路とを備えている。
【０００５】
【実施例】次に、本発明について、図面を参照して説明
する。図１は本発明の一実施例を示すブロック図であ
る。
する。図１は本発明の一実施例を示すブロック図であ
る。
【０００６】同図において同実施例は、通信情報が転送
されるデータ回線１と、その通信情報と比較するヘッダ
パターンが格納されているメモリ２と、このメモリ２に
格納されているヘッダパターン３とデータ回線上の通信
情報のヘッダを比較して比較結果５を出力する比較回路
４と、該当する通信情報の処理方法指示情報７が格納さ
れているメモリ６と、それぞれ通信情報の処理を行なう
各処理回路９とで構成されている。
されるデータ回線１と、その通信情報と比較するヘッダ
パターンが格納されているメモリ２と、このメモリ２に
格納されているヘッダパターン３とデータ回線上の通信
情報のヘッダを比較して比較結果５を出力する比較回路
４と、該当する通信情報の処理方法指示情報７が格納さ
れているメモリ６と、それぞれ通信情報の処理を行なう
各処理回路９とで構成されている。
【０００７】なお、比較用ヘッダパターン格納メモリ２
と処理方法指示情報格納メモリ６についてはあらかじめ
設定しておく。
と処理方法指示情報格納メモリ６についてはあらかじめ
設定しておく。
【０００８】次に、上記構成による通信情報処理方法設
定方式の動作について説明する。まず、データ回線１に
通信情報が入力されると比較回路４で比較用ヘッダパタ
ーン格納メモリ２からの比較用ヘッダパターン３と比較
され、その結果５を出力する。処理方法指示情報格納メ
モリ６では、その比較結果５に基づき、それに該当する
アドレスから処理方法指示情報７が読みだされ、データ
回線１に付加される。処理方法指示情報が付加されたデ
ータ８は各処理回路９に入力され、処理方法指示情報の
中の必要な部分のみを参照して処理を行なう。
定方式の動作について説明する。まず、データ回線１に
通信情報が入力されると比較回路４で比較用ヘッダパタ
ーン格納メモリ２からの比較用ヘッダパターン３と比較
され、その結果５を出力する。処理方法指示情報格納メ
モリ６では、その比較結果５に基づき、それに該当する
アドレスから処理方法指示情報７が読みだされ、データ
回線１に付加される。処理方法指示情報が付加されたデ
ータ８は各処理回路９に入力され、処理方法指示情報の
中の必要な部分のみを参照して処理を行なう。
【０００９】
【発明の効果】以上説明したように、この発明に係る通
信情報処理方法設定方式によれば、データ回線上を通過
する通信情報に対して処理を行なうのに、比較回路によ
り通信情報のヘッダを比較し、その処理方法指示情報を
付加し、付加された処理方法指示情報の中の必要な部分
のみを参照し処理を行なうことにより、装置の規模が小
さくても各処理を行なうことができるという効果を有す
る。
信情報処理方法設定方式によれば、データ回線上を通過
する通信情報に対して処理を行なうのに、比較回路によ
り通信情報のヘッダを比較し、その処理方法指示情報を
付加し、付加された処理方法指示情報の中の必要な部分
のみを参照し処理を行なうことにより、装置の規模が小
さくても各処理を行なうことができるという効果を有す
る。
【図１】本発明の一実施例のブロック図である。
【図２】従来の方式を示すブロック図である。
１ データ回線 ２ 比較用ヘッダパターン格納メモリ ３ 比較用ヘッダパターン ４ 通信情報ヘッダ比較回路 ５ 通信情報ヘッダ比較結果 ６ 通信情報処理方法指示情報格納メモリ ７ 通信情報処理方法指示情報 ８ 処理方法指示情報付データ ９ 各処理回路 １０ 各比較回路 １１ 各通信情報処理指示 １２ 各通信情報処理回路
Claims (1)
- 【請求項１】 先頭部に宛先を識別するためのヘッダ情
報が付加された通信情報が通過しているデータ回線上
に、比較用のヘッダパターンが格納されているメモリ
と、通信情報に付加する処理方法指示情報が格納されて
いるメモリと、通過している通信情報のヘッダパターン
とメモリに格納されている比較用ヘッダパターンを比較
する比較回路と、その付加された処理方法指示情報を参
照して処理を行なう各処理回路とを備え、その通信情報
に対する処理方法指示情報をデータとして付加し、その
中の必要な部分のみを参照することによって各処理を行
なうようにしたことを特徴とする通信情報処理方法設定
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34294492A JP3274515B2 (ja) | 1992-12-24 | 1992-12-24 | 通信情報処理方法設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34294492A JP3274515B2 (ja) | 1992-12-24 | 1992-12-24 | 通信情報処理方法設定方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06197147A true JPH06197147A (ja) | 1994-07-15 |
| JP3274515B2 JP3274515B2 (ja) | 2002-04-15 |
Family
ID=18357728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34294492A Expired - Fee Related JP3274515B2 (ja) | 1992-12-24 | 1992-12-24 | 通信情報処理方法設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3274515B2 (ja) |
-
1992
- 1992-12-24 JP JP34294492A patent/JP3274515B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3274515B2 (ja) | 2002-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06162228A (ja) | データフロープロセッサ装置 | |
| JPH06197147A (ja) | 通信情報処理方法設定方式 | |
| JP3218107B2 (ja) | ファジィニューロン | |
| JP2961754B2 (ja) | 情報処理装置の並列処理装置 | |
| JPH0553882A (ja) | メモリダンプ収集方式 | |
| JP3680446B2 (ja) | パイプライン制御装置およびデータ処理方法 | |
| JP2001160025A (ja) | データ転送装置 | |
| JPH0528075A (ja) | 通信制御装置と情報処理装置 | |
| JP2969796B2 (ja) | パターンメモリ付イメージ発生装置 | |
| JPH07141130A (ja) | プリンタ制御装置 | |
| JPH02162458A (ja) | 並列処理装置 | |
| JPS5960647A (ja) | メモリアクセス制御方式 | |
| JPH0394325A (ja) | データ処理装置 | |
| JP2676812B2 (ja) | アートワークデータの論理検証システム | |
| JPH07117991B2 (ja) | 文字認識装置の辞書検索方式 | |
| JPS62269272A (ja) | イメ−ジデ−タと日本語文字デ−タの編集方式 | |
| JPS59174974A (ja) | オ−バ−フロ−処理方法 | |
| JPH03250379A (ja) | 画像処理装置の高速処理方式 | |
| JPH0535468A (ja) | 演算装置 | |
| JPH0528086A (ja) | Ｉ／ｏポートアドレス多重化方式 | |
| JPH0512097A (ja) | メモリアクセス方法及び回路 | |
| JPH0646399B2 (ja) | ディジタル信号処理回路 | |
| JPH0792902A (ja) | プログラマブルコントローラ | |
| JPS63165941A (ja) | カ−ド間アクセス方式 | |
| JPH0546401A (ja) | 境界条件変更方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000816 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |