JP3218107B2 - ファジィニューロン - Google Patents
ファジィニューロンInfo
- Publication number
- JP3218107B2 JP3218107B2 JP01418793A JP1418793A JP3218107B2 JP 3218107 B2 JP3218107 B2 JP 3218107B2 JP 01418793 A JP01418793 A JP 01418793A JP 1418793 A JP1418793 A JP 1418793A JP 3218107 B2 JP3218107 B2 JP 3218107B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- membership function
- memory
- address
- membership
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/40—Extraction of image or video features
- G06V10/44—Local feature extraction by analysis of parts of the pattern, e.g. by detecting edges, contours, loops, corners, strokes or intersections; Connectivity analysis, e.g. of connected components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/04—Architecture, e.g. interconnection topology
- G06N3/043—Architecture, e.g. interconnection topology based on fuzzy logic, fuzzy membership or fuzzy inference, e.g. adaptive neuro-fuzzy inference systems [ANFIS]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S706/00—Data processing: artificial intelligence
- Y10S706/90—Fuzzy logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Biophysics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Fuzzy Systems (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Artificial Intelligence (AREA)
- Biomedical Technology (AREA)
- Computational Mathematics (AREA)
- Computational Linguistics (AREA)
- Mathematical Analysis (AREA)
- Evolutionary Computation (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Multimedia (AREA)
- Image Analysis (AREA)
- Character Discrimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、画像認識、音声認識な
どのパターン認識の分野に用いることのできるファジィ
ニューロンに関する。
どのパターン認識の分野に用いることのできるファジィ
ニューロンに関する。
【０００２】
【従来の技術】ファジィニューロンは、特徴切り出し線
によってパターンの特徴データを抽出し、これとメンバ
ーシップ関数とのファジィ演算によってパターン認識を
行うものである。
によってパターンの特徴データを抽出し、これとメンバ
ーシップ関数とのファジィ演算によってパターン認識を
行うものである。
【０００３】特徴切り出し線は、水平方向または垂直方
向に配置された複数の直線を、全ての認識対象パターン
で共通に用いるのが通例である。つまり、特徴切り出し
線の形状や位置、本数などを対象パターンによって切り
換えるということはしない。たとえば特開平２−３１０
７８２号公報（以下「文献１」という）、山川「ファジ
ィ理論とニューロ科学との融合−−ファジィニューロン
チップおよびパターン認識システムへのその応用(A Fus
ion of Fuzzy Logic and Neuroscience -- A Fuzzy Neu
ron Chip and Its Application to a Pattern Recognit
ion System --」国際ファジィシステム学会（ＩＦＳ
Ａ）’９１（以下「文献２」という）では、０から９の
手書き数字を認識するために、図４（ａ）〜（ｄ）に示
すような７本の直線状の特徴切り出し線ＣＤＬ１〜７を
配置しており、これを全数字に対して共通に用いてい
る。ただし、これは単にシステムの簡便さのためであ
り、ファジィニューロンの原理からくる制約ではない。
向に配置された複数の直線を、全ての認識対象パターン
で共通に用いるのが通例である。つまり、特徴切り出し
線の形状や位置、本数などを対象パターンによって切り
換えるということはしない。たとえば特開平２−３１０
７８２号公報（以下「文献１」という）、山川「ファジ
ィ理論とニューロ科学との融合−−ファジィニューロン
チップおよびパターン認識システムへのその応用(A Fus
ion of Fuzzy Logic and Neuroscience -- A Fuzzy Neu
ron Chip and Its Application to a Pattern Recognit
ion System --」国際ファジィシステム学会（ＩＦＳ
Ａ）’９１（以下「文献２」という）では、０から９の
手書き数字を認識するために、図４（ａ）〜（ｄ）に示
すような７本の直線状の特徴切り出し線ＣＤＬ１〜７を
配置しており、これを全数字に対して共通に用いてい
る。ただし、これは単にシステムの簡便さのためであ
り、ファジィニューロンの原理からくる制約ではない。
【０００４】実際、文献１では、対象パターンに応じて
最適な特徴切り出し線を選択することが好適であるとし
て、数字の「０」に対する放物線状の特徴切り出し線
（図５（ａ）のＣＤＬ１〜４）や英字の「Ｘ」に対する
同心円状の特徴切り出し線（図５（ｂ）のＣＤＬ１〜
３）を例示している。
最適な特徴切り出し線を選択することが好適であるとし
て、数字の「０」に対する放物線状の特徴切り出し線
（図５（ａ）のＣＤＬ１〜４）や英字の「Ｘ」に対する
同心円状の特徴切り出し線（図５（ｂ）のＣＤＬ１〜
３）を例示している。
【０００５】しかし、文献１にも２にも、対象パターン
に応じて特徴切り出し線を切り換えるための手段は示さ
れていない。また、そのような実現例もなかった。
に応じて特徴切り出し線を切り換えるための手段は示さ
れていない。また、そのような実現例もなかった。
【０００６】手書き数字のように、対象とするパターン
が少なくかつ単純な場合には、全パターンに共通な特徴
切り出し線を設定することはそれほど困難ではない。し
かし、パターンが多くなるにつれ、あるいは複雑になる
につれ、それは困難になる。
が少なくかつ単純な場合には、全パターンに共通な特徴
切り出し線を設定することはそれほど困難ではない。し
かし、パターンが多くなるにつれ、あるいは複雑になる
につれ、それは困難になる。
【０００７】全てのパターンを網羅するために多数の特
徴切り出し線を設定すると、個々のパターンにとっては
無駄な特徴切り出し線が多く存在することになり、無駄
の多いシステムになる。仮に文献１の実施例のように、
不要な特徴切り出し線に対しては演算を実行しないよう
な信号を設けたとしても、処理時間のロスを生じること
は否めない。逆に特徴切り出し線の本数を最小限に抑え
ようとすると、個々のパターンの特徴を十分に拾えなく
なり、認識率の低下を招く。
徴切り出し線を設定すると、個々のパターンにとっては
無駄な特徴切り出し線が多く存在することになり、無駄
の多いシステムになる。仮に文献１の実施例のように、
不要な特徴切り出し線に対しては演算を実行しないよう
な信号を設けたとしても、処理時間のロスを生じること
は否めない。逆に特徴切り出し線の本数を最小限に抑え
ようとすると、個々のパターンの特徴を十分に拾えなく
なり、認識率の低下を招く。
【０００８】
【発明が解決しようとする課題】このような従来技術の
問題は、特徴切り出し線を全パターン共通にしようとす
るところに無理があるために起こっている。特徴切り出
し線は、パターンの特徴を最もよく抽出できるように、
その位置や形状、個数などをパターンごとに任意に設定
できることが望ましい。本発明が解決すべき課題は、パ
ターン毎に任意の特徴切り出し領域を設定することがで
きるような手段を提供することにある。
問題は、特徴切り出し線を全パターン共通にしようとす
るところに無理があるために起こっている。特徴切り出
し線は、パターンの特徴を最もよく抽出できるように、
その位置や形状、個数などをパターンごとに任意に設定
できることが望ましい。本発明が解決すべき課題は、パ
ターン毎に任意の特徴切り出し領域を設定することがで
きるような手段を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、任意の特徴切
り出し領域を設定することが可能なファジィニューロン
に関するものであり、メンバーシップ関数を格納するメ
モリに、メンバーシップ関数とそれが対応する画素の番
地とを一組にして格納するものである。
り出し領域を設定することが可能なファジィニューロン
に関するものであり、メンバーシップ関数を格納するメ
モリに、メンバーシップ関数とそれが対応する画素の番
地とを一組にして格納するものである。
【００１０】具体的には、第１の手段は、 ・以下の３つのデータを一組にして格納するメンバーシ
ップ関数メモリと、 メンバーシップ関数 そのメンバーシップ関数の識別子 そのメンバーシップ関数の各エレメントに対応する
各画素の番地 ・演算の途中結果を格納するためのテンポラリーメモリ
と、 ・メンバーシップ関数メモリから呼び出された信号に
従って、パターンデータを画像メモリから呼び出す手段
と、 ・メンバーシップ関数メモリから呼び出された信号に
従って、演算の途中結果をテンポラリーメモリから呼び
出す手段と、 ・前記メンバーシップ関数，パターンデータ，演算の途
中結果とを使って演算を行い、その結果を信号に従っ
て再びテンポラリーメモリに格納する手段と、 ・メンバーシップ関数メモリ内のデータを全て呼び出し
終わった後に、テンポラリーメモリに格納されているデ
ータ全てについての最小値演算を行う手段とを備え、 ・前記最小値演算を行う際に、禁止メンバーシップ関数
に対しては反転処理を行う手段を備える。
ップ関数メモリと、 メンバーシップ関数 そのメンバーシップ関数の識別子 そのメンバーシップ関数の各エレメントに対応する
各画素の番地 ・演算の途中結果を格納するためのテンポラリーメモリ
と、 ・メンバーシップ関数メモリから呼び出された信号に
従って、パターンデータを画像メモリから呼び出す手段
と、 ・メンバーシップ関数メモリから呼び出された信号に
従って、演算の途中結果をテンポラリーメモリから呼び
出す手段と、 ・前記メンバーシップ関数，パターンデータ，演算の途
中結果とを使って演算を行い、その結果を信号に従っ
て再びテンポラリーメモリに格納する手段と、 ・メンバーシップ関数メモリ内のデータを全て呼び出し
終わった後に、テンポラリーメモリに格納されているデ
ータ全てについての最小値演算を行う手段とを備え、 ・前記最小値演算を行う際に、禁止メンバーシップ関数
に対しては反転処理を行う手段を備える。
【００１１】第２の手段は、 ・以下の２つのデータを一組にして格納するメンバーシ
ップ関数メモリを備え、 メンバーシップ関数 そのメンバーシップ関数の各エレメントに対応する
各画素の番地 ・メンバーシップ関数メモリには、前記，のデータ
をメンバーシップ関数別に予め分類して格納しておき、
さらにメンバーシップ関数の区切り毎に区切りを示す信
号を挿入しておく。 ・また、演算の途中結果を格納するためのテンポラリー
メモリを備え、 ・メンバーシップ関数の区切りを示す信号がメンバーシ
ップ関数メモリから呼び出されるたびに、テンポラリー
メモリのカレントアドレスを更新する手段と、 ・メンバーシップ関数メモリから呼び出された信号に
従って、パターンデータを画像メモリから呼び出す手段
と、 ・前記メンバーシップ関数、パターンデータ、およびテ
ンポラリーメモリのカレントアドレスから呼び出された
演算の途中結果とを使って演算を行い、その結果を、再
びテンポラリーメモリのカレントアドレスに格納する手
段と、 ・メンバーシップ関数メモリ内のデータを全て呼び出し
終わった後に、テンポラリーメモリに格納されているデ
ータ全てについての最小値演算を行う手段とを備え、 ・前記最小値演算を行う際に、禁止メンバーシップ関数
に対しては反転処理を行う手段を備える。
ップ関数メモリを備え、 メンバーシップ関数 そのメンバーシップ関数の各エレメントに対応する
各画素の番地 ・メンバーシップ関数メモリには、前記，のデータ
をメンバーシップ関数別に予め分類して格納しておき、
さらにメンバーシップ関数の区切り毎に区切りを示す信
号を挿入しておく。 ・また、演算の途中結果を格納するためのテンポラリー
メモリを備え、 ・メンバーシップ関数の区切りを示す信号がメンバーシ
ップ関数メモリから呼び出されるたびに、テンポラリー
メモリのカレントアドレスを更新する手段と、 ・メンバーシップ関数メモリから呼び出された信号に
従って、パターンデータを画像メモリから呼び出す手段
と、 ・前記メンバーシップ関数、パターンデータ、およびテ
ンポラリーメモリのカレントアドレスから呼び出された
演算の途中結果とを使って演算を行い、その結果を、再
びテンポラリーメモリのカレントアドレスに格納する手
段と、 ・メンバーシップ関数メモリ内のデータを全て呼び出し
終わった後に、テンポラリーメモリに格納されているデ
ータ全てについての最小値演算を行う手段とを備え、 ・前記最小値演算を行う際に、禁止メンバーシップ関数
に対しては反転処理を行う手段を備える。
【００１２】
【作用】作用を述べる前に、ファジィニューロンの演算
について説明しておく。あるパターンＸを認識するため
のファジィニューロンにおいて、全部でｍ個のメンバー
シップ関数が設定されているとする。
について説明しておく。あるパターンＸを認識するため
のファジィニューロンにおいて、全部でｍ個のメンバー
シップ関数が設定されているとする。
【００１３】各メンバーシップ関数に１からｍまでの識
別子をつけ、これをＭＦ（ｊ），ｊ＝１，２，・・・，
ｍと書く。ＭＦ（ｊ）の設定されている特徴切り出し領
域がＫj 個のエレメント（エレメント１個はパターンデ
ータの１画素に対応する。）からなるとき、ＭＦ（ｊ）
もＫj 個のエレメントからなる。ＭＦ（ｊ）のｉ番目の
エレメントの値をμ（ｊ，ｉ），ｉ＝１，２，・・・，
Ｋj と書く。
別子をつけ、これをＭＦ（ｊ），ｊ＝１，２，・・・，
ｍと書く。ＭＦ（ｊ）の設定されている特徴切り出し領
域がＫj 個のエレメント（エレメント１個はパターンデ
ータの１画素に対応する。）からなるとき、ＭＦ（ｊ）
もＫj 個のエレメントからなる。ＭＦ（ｊ）のｉ番目の
エレメントの値をμ（ｊ，ｉ），ｉ＝１，２，・・・，
Ｋj と書く。
【００１４】このファジィニューロンに対し、あるパタ
ーンＹのパターンデータが与えられたとする。このとき
ファジィニューロンは以下のような演算によって、与え
られたパターンＹがＸと同じである可能性ＰＲＢ（Ｘ＝
Ｙ）を算出する。
ーンＹのパターンデータが与えられたとする。このとき
ファジィニューロンは以下のような演算によって、与え
られたパターンＹがＸと同じである可能性ＰＲＢ（Ｘ＝
Ｙ）を算出する。
【００１５】
【数１】
【００１６】ここに、
【数２】 である。ｓ（ｊ，ｉ）は、μ（ｊ，ｉ）に対応する画素
のパターンデータである。また、記号∨，∧はそれぞれ
最大値演算、最小値演算を表す。
のパターンデータである。また、記号∨，∧はそれぞれ
最大値演算、最小値演算を表す。
【００１７】ファジィニューロンの演算方法には上記以
外に禁止メンバーシップ関数をあらかじめ反転させてお
くものもあるが、本発明は上に示した演算方法を前提と
している。
外に禁止メンバーシップ関数をあらかじめ反転させてお
くものもあるが、本発明は上に示した演算方法を前提と
している。
【００１８】以下、本発明の作用を説明する。従来技術
では全パターンについて特徴切り出し線が共通であった
ので、メンバーシップ関数メモリに画素の番地を格納し
ておく必要がなかった。つまり、画像メモリやセンサ列
から送られてくるパターンデータは、画素の番地や送信
の順序が全パターン共通にあらかじめ固定されているの
で、それに合うようにメンバーシップ関数データをメン
バーシップ関数メモリに格納しておけばよかった。しか
しこのために、特徴切り出し線設定の自由度は、決めら
れた特徴切り出し線の中から必要なものを選択するとい
う、非常に制限されたものになっていた。（特徴切り出
し線の選択は、その特徴切り出し線に対して演算を行う
か行わないかを指令する１ビットのコントロール信号に
よって行われる（文献１）。）
では全パターンについて特徴切り出し線が共通であった
ので、メンバーシップ関数メモリに画素の番地を格納し
ておく必要がなかった。つまり、画像メモリやセンサ列
から送られてくるパターンデータは、画素の番地や送信
の順序が全パターン共通にあらかじめ固定されているの
で、それに合うようにメンバーシップ関数データをメン
バーシップ関数メモリに格納しておけばよかった。しか
しこのために、特徴切り出し線設定の自由度は、決めら
れた特徴切り出し線の中から必要なものを選択するとい
う、非常に制限されたものになっていた。（特徴切り出
し線の選択は、その特徴切り出し線に対して演算を行う
か行わないかを指令する１ビットのコントロール信号に
よって行われる（文献１）。）
【００１９】これに対し、本発明はメンバーシップ関数
メモリに画素の番地をメンバーシップ関数と一組にして
格納することにより、特徴切り出し領域の設定をいわば
プログラマブルにしたものである。
メモリに画素の番地をメンバーシップ関数と一組にして
格納することにより、特徴切り出し領域の設定をいわば
プログラマブルにしたものである。
【００２０】前記第１の手段では、メンバーシップ関数
メモリからメンバーシップ関数データμ（ｊ，ｉ）、画
素の番地Ａ（ｊ，ｉ）、メンバーシップ関数の識別子ｊ
とが一組になって順次呼び出される。画素の番地Ａ
（ｊ，ｉ）は画像メモリのアドレスを指定し、そこに記
憶されているパターンデータｓ（ｊ，ｉ）を呼び出す。
一方、メンバーシップ関数の識別子ｊはテンポラリーメ
モリのアドレスを指定し、そこに格納されているデータ
を呼び出す。
メモリからメンバーシップ関数データμ（ｊ，ｉ）、画
素の番地Ａ（ｊ，ｉ）、メンバーシップ関数の識別子ｊ
とが一組になって順次呼び出される。画素の番地Ａ
（ｊ，ｉ）は画像メモリのアドレスを指定し、そこに記
憶されているパターンデータｓ（ｊ，ｉ）を呼び出す。
一方、メンバーシップ関数の識別子ｊはテンポラリーメ
モリのアドレスを指定し、そこに格納されているデータ
を呼び出す。
【００２１】メンバーシップ関数データμ（ｊ，ｉ）と
パターンデータｓ（ｊ，ｉ）とに対し、最小値演算μ
（ｊ，ｉ）∧ｓ（ｊ，ｉ）が実行され、その値とテンポ
ラリーメモリから呼び出されたデータとの最大値演算が
実行される。この結果は再び識別子ｊの指定するテンポ
ラリーメモリのアドレスに格納される。つまり、テンポ
ラリーメモリには式（１）の演算の途中結果がメンバー
シップ関数別に仕分けされて格納されていくことにな
る。
パターンデータｓ（ｊ，ｉ）とに対し、最小値演算μ
（ｊ，ｉ）∧ｓ（ｊ，ｉ）が実行され、その値とテンポ
ラリーメモリから呼び出されたデータとの最大値演算が
実行される。この結果は再び識別子ｊの指定するテンポ
ラリーメモリのアドレスに格納される。つまり、テンポ
ラリーメモリには式（１）の演算の途中結果がメンバー
シップ関数別に仕分けされて格納されていくことにな
る。
【００２２】なお、演算の開始の時点ではテンポラリー
メモリの内容は全て‘０’にクリアされている。
メモリの内容は全て‘０’にクリアされている。
【００２３】この一連の処理が繰り返される結果、メン
バーシップ関数のデータが全て読み出された後にはテン
ポラリーメモリ内には（１）式の最終結果ｇj が、メン
バーシップ関数別に仕分けされて格納されることにな
る。
バーシップ関数のデータが全て読み出された後にはテン
ポラリーメモリ内には（１）式の最終結果ｇj が、メン
バーシップ関数別に仕分けされて格納されることにな
る。
【００２４】最後にテンポラリーメモリから最終結果ｇ
j を呼び出し、識別子ｊが禁止メンバーシップ関数の識
別子である場合は最終結果ｇj を反転する処理を加えた
上で（式３）、全体の最小値演算を行えば式２のＰＲＢ
（Ｘ＝Ｙ）が得られる。
j を呼び出し、識別子ｊが禁止メンバーシップ関数の識
別子である場合は最終結果ｇj を反転する処理を加えた
上で（式３）、全体の最小値演算を行えば式２のＰＲＢ
（Ｘ＝Ｙ）が得られる。
【００２５】前記第２の手段では、メンバーシップ関数
メモリ内のデータはメンバーシップ関数の識別子の順に
あらかじめソーティングされている。このためメンバー
シップ関数識別子は不要であり、その代わりにメンバー
シップ関数の区切りを示す信号Ｃ3 が挿入されている。
メモリ内のデータはメンバーシップ関数の識別子の順に
あらかじめソーティングされている。このためメンバー
シップ関数識別子は不要であり、その代わりにメンバー
シップ関数の区切りを示す信号Ｃ3 が挿入されている。
【００２６】Ｃ3 が呼び出されるたびにテンポラリーメ
モリのカレントアドレスはインクリメントされていく。
その他の処理は第１の手段の場合と同じであり、メンバ
ーシップ関数メモリの内容が全て読み出された後にはや
はり、テンポラリーメモリ内にはメンバーシップ関数別
にｇj が格納されていることになる。
モリのカレントアドレスはインクリメントされていく。
その他の処理は第１の手段の場合と同じであり、メンバ
ーシップ関数メモリの内容が全て読み出された後にはや
はり、テンポラリーメモリ内にはメンバーシップ関数別
にｇj が格納されていることになる。
【００２７】最後に、第１の手段の場合と同様にＰＲＢ
（ｘ＝ｙ）を計算して処理を終了する。
（ｘ＝ｙ）を計算して処理を終了する。
【００２８】
【実施例】図１に前記第１の手段に係る実施例を示す。
画像メモリ１０１には、認識しようとするパターンのパ
ターンデータが格納されている。パターンデータは２値
化されたものでも、そうでなくてもよい。アドレスＡ
（ｊ，ｉ）には１画素分のパターンデータｓ（ｊ，ｉ）
が格納されている。
画像メモリ１０１には、認識しようとするパターンのパ
ターンデータが格納されている。パターンデータは２値
化されたものでも、そうでなくてもよい。アドレスＡ
（ｊ，ｉ）には１画素分のパターンデータｓ（ｊ，ｉ）
が格納されている。
【００２９】メンバーシップ関数メモリ１０２には以下
のデータが一組になって格納されている。 メンバーシップ関数データ μ（ｊ，ｉ） メンバーシップ関数の識別子 Ｊ μ（ｊ，ｉ）に対応する画素のデータが格納されて
いる画像メモリのアドレス Ａ（ｊ，ｉ） 禁止メンバーシップ関数であるか通過メンバーシッ
プ関数であるかを示す１ビットの信号 Ｅ／Ｉ 通過メンバーシップ関数ならばＥ／Ｉ＝１，禁止メンバ
ーシップ関数ならばＥ／Ｉ＝０とする。 データが有効なデータであるかダミーデータである
かを示す１ビットの信号Ｃ２ Ｃ２＝１ならばダミ
ーデータ 上記〜のデータの終了を示す１ビットの信号
Ｃ１ Ｃ１＝１ ならばデータ終了
のデータが一組になって格納されている。 メンバーシップ関数データ μ（ｊ，ｉ） メンバーシップ関数の識別子 Ｊ μ（ｊ，ｉ）に対応する画素のデータが格納されて
いる画像メモリのアドレス Ａ（ｊ，ｉ） 禁止メンバーシップ関数であるか通過メンバーシッ
プ関数であるかを示す１ビットの信号 Ｅ／Ｉ 通過メンバーシップ関数ならばＥ／Ｉ＝１，禁止メンバ
ーシップ関数ならばＥ／Ｉ＝０とする。 データが有効なデータであるかダミーデータである
かを示す１ビットの信号Ｃ２ Ｃ２＝１ならばダミ
ーデータ 上記〜のデータの終了を示す１ビットの信号
Ｃ１ Ｃ１＝１ ならばデータ終了
【００３０】なおこれらのデータは有効データ、ダミー
データ、データ終了宣言信号の３種類に別れ、図１のよ
うに順に格納されている。Ｃ１，Ｃ２の信号の組み合せ
がこれらを区別している。
データ、データ終了宣言信号の３種類に別れ、図１のよ
うに順に格納されている。Ｃ１，Ｃ２の信号の組み合せ
がこれらを区別している。
【００３１】有効データは式１の演算に実際に使われる
データである。Ｃ１，Ｃ２は０，０である。
データである。Ｃ１，Ｃ２は０，０である。
【００３２】ダミーデータは全処理を終了させるために
使われるもので、式１〜３の演算には使われない。Ｃ
１，Ｃ２は０，１である。また、メンバーシップ関数デ
ータμ（ｊ，ｉ）には全て‘１’を、識別子Ｊにはｍ＋
１を（メンバーシップ関数の個数＝ｍのとき）、その他
には任意のデータを格納しておく。
使われるもので、式１〜３の演算には使われない。Ｃ
１，Ｃ２は０，１である。また、メンバーシップ関数デ
ータμ（ｊ，ｉ）には全て‘１’を、識別子Ｊにはｍ＋
１を（メンバーシップ関数の個数＝ｍのとき）、その他
には任意のデータを格納しておく。
【００３３】データ終了宣言信号は、メンバーシップ関
数メモリ内のデータの終了を宣言するもので、これも式
１〜３の演算には使われない。Ｃ１，Ｃ２は１，１であ
る。
数メモリ内のデータの終了を宣言するもので、これも式
１〜３の演算には使われない。Ｃ１，Ｃ２は１，１であ
る。
【００３４】次に本実施例の動作について説明する。 １．式１の演算実行 処理の開始と同時にテンポラリーメモリ１０３の内容は
クリアされ、カウンタ５０がカウントアップを開始す
る。カウンタ５０はメンバーシップ関数メモリ１０３の
アドレスを順次インクリメントし、メンバーシップ関数
メモリから前記〜のデータが順次読み出される。
クリアされ、カウンタ５０がカウントアップを開始す
る。カウンタ５０はメンバーシップ関数メモリ１０３の
アドレスを順次インクリメントし、メンバーシップ関数
メモリから前記〜のデータが順次読み出される。
【００３５】データが有効データである間は、信号Ｃ１
によってスイッチＳＷ１が０側に入り、識別子Ｊがテン
ポラリーメモリ１０３のアドレスを指定する。テンポラ
リーメモリ１０３はクロック信号ＣＬＫの半周期毎にＲ
ＥＡＤモードとＷＲＩＴＥモードを繰り返す。この繰り
返しはメンバーシップ関数メモリからのデータ読み出し
と同期がとられている。
によってスイッチＳＷ１が０側に入り、識別子Ｊがテン
ポラリーメモリ１０３のアドレスを指定する。テンポラ
リーメモリ１０３はクロック信号ＣＬＫの半周期毎にＲ
ＥＡＤモードとＷＲＩＴＥモードを繰り返す。この繰り
返しはメンバーシップ関数メモリからのデータ読み出し
と同期がとられている。
【００３６】メンバーシップ関数メモリから読み出され
たデータのうちＥ／ＩとＣ２は、そのままテンポラリー
メモリ１０３のＪアドレスに書き込まれる。一方、メン
バーシップ関数データμ（ｊ，ｉ）は以下のような処理
経路を通り、その結果が同アドレスに書き込まれる。
たデータのうちＥ／ＩとＣ２は、そのままテンポラリー
メモリ１０３のＪアドレスに書き込まれる。一方、メン
バーシップ関数データμ（ｊ，ｉ）は以下のような処理
経路を通り、その結果が同アドレスに書き込まれる。
【００３７】メンバーシップ関数データμ（ｊ，ｉ）は
まず最小値演算回路２０の一方の入力端子に入る。同回
路の他方の入力端子には画像メモリ１０１のＡ（ｊ，
ｉ）番地のパターンデータｓ（ｊ，ｉ）が入力される。
（このデータはＯＲゲート１１を通るがＣ２＝０である
ので、そのまま通過する。）最小値演算回路２０の出力
μ（ｊ，ｉ）∧ｓ（ｊ，ｉ）は最大値演算回路２１の一
方の入力端子に入力される。他方の端子にはテンポラリ
ーメモリ１０３のＪ番地から読み出されたデータが入力
され、両者の最大値演算結果が再びテンポラリーメモリ
１０３のＪ番地に格納される。
まず最小値演算回路２０の一方の入力端子に入る。同回
路の他方の入力端子には画像メモリ１０１のＡ（ｊ，
ｉ）番地のパターンデータｓ（ｊ，ｉ）が入力される。
（このデータはＯＲゲート１１を通るがＣ２＝０である
ので、そのまま通過する。）最小値演算回路２０の出力
μ（ｊ，ｉ）∧ｓ（ｊ，ｉ）は最大値演算回路２１の一
方の入力端子に入力される。他方の端子にはテンポラリ
ーメモリ１０３のＪ番地から読み出されたデータが入力
され、両者の最大値演算結果が再びテンポラリーメモリ
１０３のＪ番地に格納される。
【００３８】メンバーシップ関数メモリ１０２から有効
データが全て呼び出された後には、テンポラリーメモリ
１０３の１〜ｍ番地に、３式の結果ｇj とＥ／ＩとＣ２
とがメンバーシップ関数別に格納される。
データが全て呼び出された後には、テンポラリーメモリ
１０３の１〜ｍ番地に、３式の結果ｇj とＥ／ＩとＣ２
とがメンバーシップ関数別に格納される。
【００３９】次にメンバーシップ関数メモリ１０２から
ダミーデータが読み出される。ダミーデータではＣ２＝
１であるのでＯＲゲートは１を出力する。またμ（ｊ，
ｉ）も全て‘１’であるから最小値演算回路２０および
最大値演算回路２１の出力は１になり、テンポラリーメ
モリ１０３のｍ＋１番地には、Ｃ２＝１，ｇ1 ＝１
１．．１が格納される。
ダミーデータが読み出される。ダミーデータではＣ２＝
１であるのでＯＲゲートは１を出力する。またμ（ｊ，
ｉ）も全て‘１’であるから最小値演算回路２０および
最大値演算回路２１の出力は１になり、テンポラリーメ
モリ１０３のｍ＋１番地には、Ｃ２＝１，ｇ1 ＝１
１．．１が格納される。
【００４０】２．式２，３の演算実行 メンバーシップ関数メモリからは最後にデータ終了宣言
信号が読み出される。このとき初めてＣ１＝１となり、
Ｃ１によってカウンタ５０はカウントアップをストップ
する。また、スイッチＳＷ１は１側に切り替わり、カウ
ンタ５１はカウントアップを始める。さらに、ＯＲゲー
ト１０の出力はＨに固定され、この結果テンポラリーメ
モリ１０３はＲＥＡＤモードに固定され書込みを禁止さ
れる。また、スイッチＳＷ２は１側に切り替わる。
信号が読み出される。このとき初めてＣ１＝１となり、
Ｃ１によってカウンタ５０はカウントアップをストップ
する。また、スイッチＳＷ１は１側に切り替わり、カウ
ンタ５１はカウントアップを始める。さらに、ＯＲゲー
ト１０の出力はＨに固定され、この結果テンポラリーメ
モリ１０３はＲＥＡＤモードに固定され書込みを禁止さ
れる。また、スイッチＳＷ２は１側に切り替わる。
【００４１】カウンタ５１のカウントアップによってテ
ンポラリーメモリ１０３のデータが順次読み出される。
１〜ｍまでのアドレスには各メンバーシップ関数につい
てのｇj （ｊ＝１，２，．．．ｍ）の計算結果と、その
メンバーシップ関数が禁止メンバーシップ関数であるか
通過メンバーシップ関数であるかを示すＥ／Ｉと、Ｃ２
＝０とが、前述の処理の結果、格納されている。
ンポラリーメモリ１０３のデータが順次読み出される。
１〜ｍまでのアドレスには各メンバーシップ関数につい
てのｇj （ｊ＝１，２，．．．ｍ）の計算結果と、その
メンバーシップ関数が禁止メンバーシップ関数であるか
通過メンバーシップ関数であるかを示すＥ／Ｉと、Ｃ２
＝０とが、前述の処理の結果、格納されている。
【００４２】Ｅ／Ｉ＝１の場合はスイッチＳＷ３は１側
に、Ｅ／Ｉ＝０の場合は０側につながり、この結果、通
過メンバーシップ関数の場合はｇj そのものが、禁止メ
ンバーシップ関数の場合にはｇj の反転されたものが、
ミニマムホールド回路２２に入力される。反転処理はイ
ンバータ１２によって行われる（３式）。
に、Ｅ／Ｉ＝０の場合は０側につながり、この結果、通
過メンバーシップ関数の場合はｇj そのものが、禁止メ
ンバーシップ関数の場合にはｇj の反転されたものが、
ミニマムホールド回路２２に入力される。反転処理はイ
ンバータ１２によって行われる（３式）。
【００４３】ミニマムホールド回路２２は時系列データ
の最小値を求める回路である。内部にレジスタを持ちデ
ータを保持している。現在保持しているデータと入力デ
ータとを比較し、入力データの方が小さい場合はレジス
タの内容を入力データで書き換えるという処理を行う。
の最小値を求める回路である。内部にレジスタを持ちデ
ータを保持している。現在保持しているデータと入力デ
ータとを比較し、入力データの方が小さい場合はレジス
タの内容を入力データで書き換えるという処理を行う。
【００４４】テンポラリーメモリ１０３からｇj （ｊ＝
１，２，．．．ｍ）もしくはその反転データが順次ミニ
マムホールド回路２２に送られていく結果、最終的には
ミニマムホールド回路２２には式２の演算結果ＰＲＢ
（Ｘ，Ｙ）が保持され、これが端子ＰＲＢに出力される
ことになる。
１，２，．．．ｍ）もしくはその反転データが順次ミニ
マムホールド回路２２に送られていく結果、最終的には
ミニマムホールド回路２２には式２の演算結果ＰＲＢ
（Ｘ，Ｙ）が保持され、これが端子ＰＲＢに出力される
ことになる。
【００４５】３．全処理の終了 最後にテンポラリーメモリ１０３のｍ＋１番地からダミ
ーデータが読み出される。このデータではｇj ＝１１
１．．１１になっているので、ミニマムホールド回路２
２の出力には影響を与えない。Ｃ２は初めて１になり、
カウンタ５１のカウントアップを停止させるとともに、
端子ＥＮＤに１を出力して全処理が終了したことを宣言
する。
ーデータが読み出される。このデータではｇj ＝１１
１．．１１になっているので、ミニマムホールド回路２
２の出力には影響を与えない。Ｃ２は初めて１になり、
カウンタ５１のカウントアップを停止させるとともに、
端子ＥＮＤに１を出力して全処理が終了したことを宣言
する。
【００４６】なお、パターンデータが２値化されている
場合には、最小値演算回路２０はＡＮＤゲートで置き換
えることができる。
場合には、最小値演算回路２０はＡＮＤゲートで置き換
えることができる。
【００４７】図２に、第２の手段に係る実施例を示す。
メンバーシップ関数１０２には以下のデータが一組にな
って格納されている。 メンバーシップ関数データ μ（ｊ，ｉ） μ（ｊ，ｉ）に対応する画素のパターンデータが格
納されている画像メモリのアドレス Ａ（ｊ，ｉ） メンバーシップ関数の区切りを示す１ビットの信号
Ｃ３。各メンバーシップ関数の最初だけＣ３＝１とす
る。 禁止メンバーシップ関数であるか通過メンバーシッ
プ関数であるかを示す１ビットの信号 Ｅ／Ｉ 通過メンバーシップ関数ならばＥ／Ｉ＝１，禁止メンバ
ーシップ関数ならばＥ／Ｉ＝０とする。 データが有効データであるかダミーデータであるか
を示す１ビットの信号Ｃ２ Ｃ２＝１ならばダミーデータ メンバーシップ関数メ
モリ１０２ 上記〜のデータの終了を示す１ビットの信号
Ｃ１＝１ Ｃ１＝１ならばデータ終了
メンバーシップ関数１０２には以下のデータが一組にな
って格納されている。 メンバーシップ関数データ μ（ｊ，ｉ） μ（ｊ，ｉ）に対応する画素のパターンデータが格
納されている画像メモリのアドレス Ａ（ｊ，ｉ） メンバーシップ関数の区切りを示す１ビットの信号
Ｃ３。各メンバーシップ関数の最初だけＣ３＝１とす
る。 禁止メンバーシップ関数であるか通過メンバーシッ
プ関数であるかを示す１ビットの信号 Ｅ／Ｉ 通過メンバーシップ関数ならばＥ／Ｉ＝１，禁止メンバ
ーシップ関数ならばＥ／Ｉ＝０とする。 データが有効データであるかダミーデータであるか
を示す１ビットの信号Ｃ２ Ｃ２＝１ならばダミーデータ メンバーシップ関数メ
モリ１０２ 上記〜のデータの終了を示す１ビットの信号
Ｃ１＝１ Ｃ１＝１ならばデータ終了
【００４８】上記〜のデータは、あらかじめメンバ
ーシップ関数別にソーティングされている。つまり、ま
ず識別子Ｊ＝１のメンバーシップ関数のデータが、最後
にＪ＝ｍのメンバーシップ関数のデータが格納されてい
る。（メンバーシップ関数が全部でｍ個の場合。）そし
て、各メンバーシップ関数のデータの最初だけＣ３＝１
となっている。
ーシップ関数別にソーティングされている。つまり、ま
ず識別子Ｊ＝１のメンバーシップ関数のデータが、最後
にＪ＝ｍのメンバーシップ関数のデータが格納されてい
る。（メンバーシップ関数が全部でｍ個の場合。）そし
て、各メンバーシップ関数のデータの最初だけＣ３＝１
となっている。
【００４９】Ｃ３は実施例１における識別子Ｊと同じ働
きをする。すなわち、Ｃ３が１になるたびにカウンタ５
２は一つずつカウントアップする。Ｃ３はメンバーシッ
プ関数の区切りごとに１にしているので、実施例１と同
様にテンポラリーメモリ１０３にはメンバーシップ関数
ごとにｇj が格納されることになる。その他は全て実施
例１と同じである。
きをする。すなわち、Ｃ３が１になるたびにカウンタ５
２は一つずつカウントアップする。Ｃ３はメンバーシッ
プ関数の区切りごとに１にしているので、実施例１と同
様にテンポラリーメモリ１０３にはメンバーシップ関数
ごとにｇj が格納されることになる。その他は全て実施
例１と同じである。
【００５０】上述したように、本発明は、メンバーシッ
プ関数データに画素の番地を付加することにより、パタ
ーン毎に任意の特徴切り出し領域をソフト的に定義でき
るようにしたものである。たとえば図３（ａ）〜（ｃ）
に例示したようなさまざまな特徴切り出し領域ＣＤＡ１
〜３を定義できる。
プ関数データに画素の番地を付加することにより、パタ
ーン毎に任意の特徴切り出し領域をソフト的に定義でき
るようにしたものである。たとえば図３（ａ）〜（ｃ）
に例示したようなさまざまな特徴切り出し領域ＣＤＡ１
〜３を定義できる。
【００５１】
【発明の効果】以上説明したように、本発明によれば以
下の効果を奏する。 ファジィニューロンは特定のパターンの認識用にハ
ード的に固定されたものではなく、メンバーシップ関数
を書き換えることによってソフト的に任意のパターンに
対応できる。
下の効果を奏する。 ファジィニューロンは特定のパターンの認識用にハ
ード的に固定されたものではなく、メンバーシップ関数
を書き換えることによってソフト的に任意のパターンに
対応できる。
【００５２】 さまざまな特徴切り出し領域を定義で
きるため、認識に最適な特徴切り出し領域をパターンご
とに設定することが可能となり、従来技術に比べ認識率
を大幅に上げることができる。
きるため、認識に最適な特徴切り出し領域をパターンご
とに設定することが可能となり、従来技術に比べ認識率
を大幅に上げることができる。
【図１】 本発明の第１実施例を示す回路図である。
【図２】 本発明の第２実施例を示す回路図である。
【図３】 本発明による特徴切り出し領域の例を示す説
明図である。
明図である。
【図４】 特徴切り出し線の例を示す説明図である。
【図５】 同心円状の特徴切り出し線の例を示す説明図
である。
である。
１０ ＯＲゲート、１２ インバータ、２０ 最小値演
算回路、２１ 最小値演算回路、２２ ミニマムホール
ド回路、５０，５１ カウンタ、１０１ 画像メモリ、
１０２ メンバーシップ関数メモリ、１０３ テンポラ
リーメモリ
算回路、２１ 最小値演算回路、２２ ミニマムホール
ド回路、５０，５１ カウンタ、１０１ 画像メモリ、
１０２ メンバーシップ関数メモリ、１０３ テンポラ
リーメモリ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−231256（ＪＰ，Ａ) 特開 平６−194133（ＪＰ，Ａ) 特開 平３−219385（ＪＰ，Ａ) 特開 平２−310782（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06T 1/00 G06T 7/00 - 7/60 G06F 9/44 G06K 9/46 G06K 9/68 G06N 3/00 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (2)
- 【請求項１】 メンバーシップ関数、そのメンバーシッ
プ関数の識別子、 及びそのメンバーシップ関数の各エレメントに対応する
各画素の番地の３つのデータを一組にして格納するメン
バーシップ関数メモリと、演算の途中結果を格納するためのテンポラリーメモリ
と、 前記番地データに従って、パターンデータを画像メモリ
から呼び出す手段と、 前記識別子データに従って、演算の途中結果を前記テン
ポラリーメモリから呼び出す手段と、 前記メンバーシップ関数、パターンデータ、演算の途中
結果とを使って演算を行い、その結果を前記識別子の信
号に従って再び前記テンポラリーメモリに格納する手段
と、 メンバーシップ関数メモリ内のデータを全て呼び出し終
わった後に、前記テンポラリーメモリに格納されている
データ全てについての最小値演算を行う手段とを備える
ことを特徴とするファジーニューロン。 - 【請求項２】 メンバーシップ関数及びそのメンバーシ
ップ関数の各エレメントに対応する各画素の番地の２つ
のデータを一組にして格納するとともに、メンバーシッ
プ関数の区切り毎に区切りを示す信号を有するメンバー
シップ関数メモリと、演算の途中結果を格納するためのテンポラリーメモリ
と、 前記メンバーシップ関数の区切りを示す信号がメンバー
シップ関数メモリから呼び出されるたびにカレントアド
レスを更新する手段と、 前記番地データに従って、パターンデータを画像メモリ
から呼び出す手段と、 前記メンバーシップ関数およびカレントアドレスで指定
される領域から呼び出された演算の途中結果とを使って
演算を行い、その結果を、再び前記テンポラリーメモリ
のカレントアドレスに格納する手段と、 メンバーシップ関数メモリ内のデータを全て呼び出し終
わった後に、前記テンポラリーメモリに格納されている
データ全てについての最小値演算を行う手段とを備える
ことを特徴とするファジーニューロン。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01418793A JP3218107B2 (ja) | 1993-01-29 | 1993-01-29 | ファジィニューロン |
| US08/144,647 US5450526A (en) | 1993-01-29 | 1993-10-28 | Fuzzy neuron having pixel address memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01418793A JP3218107B2 (ja) | 1993-01-29 | 1993-01-29 | ファジィニューロン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06231259A JPH06231259A (ja) | 1994-08-19 |
| JP3218107B2 true JP3218107B2 (ja) | 2001-10-15 |
Family
ID=11854127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01418793A Expired - Fee Related JP3218107B2 (ja) | 1993-01-29 | 1993-01-29 | ファジィニューロン |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5450526A (ja) |
| JP (1) | JP3218107B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3184092B2 (ja) * | 1996-05-27 | 2001-07-09 | シャープ株式会社 | 画像処理方法 |
| FR2846114A1 (fr) * | 2002-10-16 | 2004-04-23 | Thomson Licensing Sa | Dispositif de memorisation d'une liste d'elements et procede de memorisation d'un element dans un tel dispositif |
| US20040138910A1 (en) * | 2002-10-30 | 2004-07-15 | Yohichiroh Matsuno | Service providing apparatus, service providing method and computer-readable storage medium |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4620286A (en) * | 1984-01-16 | 1986-10-28 | Itt Corporation | Probabilistic learning element |
| US5167005A (en) * | 1988-08-19 | 1992-11-24 | Research Development Corporation Of Japan | Fuzzy computer |
| US5131071A (en) * | 1988-09-26 | 1992-07-14 | Omron Tateisi Electronics Co. | Fuzzy inference apparatus |
| JPH02155043A (ja) * | 1988-12-07 | 1990-06-14 | Aputo Instr Kk | 真理値発生基本回路および真理値発生回路 |
| JP2944102B2 (ja) * | 1989-05-26 | 1999-08-30 | 烈 山川 | ファジィニューロン |
| US5262833A (en) * | 1991-05-23 | 1993-11-16 | Canon Kabushiki Kaisha | Image forming apparatus and method |
-
1993
- 1993-01-29 JP JP01418793A patent/JP3218107B2/ja not_active Expired - Fee Related
- 1993-10-28 US US08/144,647 patent/US5450526A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5450526A (en) | 1995-09-12 |
| JPH06231259A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043880A (en) | Data flow processor which combines packets having same identification and destination and synchronizes loop variables for detecting processing loop termination | |
| US5404539A (en) | Data driven information processor with ring comparing comparator | |
| ATE201111T1 (de) | Verfahren und vorrichtung zur programmierung von speicheranordnungen | |
| JP3218107B2 (ja) | ファジィニューロン | |
| US4627024A (en) | Window-addressable memory circuit | |
| JPH06162228A (ja) | データフロープロセッサ装置 | |
| US20030120945A1 (en) | Program writable IC card and method thereof | |
| US5343557A (en) | Workstation controller with full screen write mode and partial screen write mode | |
| CN111783584B (zh) | 图像目标检测方法、装置、电子设备及可读存储介质 | |
| US4929938A (en) | Area searching system | |
| US20010052079A1 (en) | Program writable IC card and method thereof | |
| US5349369A (en) | Image interpolation circuit | |
| JPS63165922A (ja) | サブ画面入出力タイミング発生器 | |
| JP3344791B2 (ja) | 線分抽出方法 | |
| JP3057749B2 (ja) | 入出力ポート | |
| JPH0756886A (ja) | ペトリネットに基づく並列制御システム | |
| RU1786493C (ru) | Устройство дл отслеживани контуров двумерных объектов | |
| JPS61252764A (ja) | ノイズ除去方式 | |
| JP3274515B2 (ja) | 通信情報処理方法設定方式 | |
| JPH0133871B2 (ja) | ||
| JPH01159729A (ja) | 記号列照合メモリおよびそのカスケード接続方式 | |
| JP2002216128A (ja) | 論理フィルタ装置及びその制御方法 | |
| JPS5875250A (ja) | デジタル情報処理装置 | |
| JPH0227487A (ja) | データの個数を計数記憶する回路 | |
| JPH05108433A (ja) | メモリカードのフアイルデータリード機構 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |