JPH06188424A - 半導体構成部品 - Google Patents

半導体構成部品

Info

Publication number
JPH06188424A
JPH06188424A JP5182861A JP18286193A JPH06188424A JP H06188424 A JPH06188424 A JP H06188424A JP 5182861 A JP5182861 A JP 5182861A JP 18286193 A JP18286193 A JP 18286193A JP H06188424 A JPH06188424 A JP H06188424A
Authority
JP
Japan
Prior art keywords
region
insulated gate
field effect
gate field
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP5182861A
Other languages
English (en)
Inventor
Paul A Gough
アーサー グーグ ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV, Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH06188424A publication Critical patent/JPH06188424A/ja
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 絶縁ゲート電界効果バイポーラトランジスタ
のような絶縁ゲート電界効果装置と集積化保護装置を具
える半導体構成部品を提供せんとするにある。 【構成】 半導体構成部品1aは主表面3aに隣接する１導
電型の第１領域４、これから第３領域６を分離する導電
チャネル区域８を画成する第２領域５、前記導電チャネ
ル区域８に隣接し前記領域４および６間に流れる電流を
制御する絶縁ゲート７および反対導電型の電荷キャリア
を前記領域４に注入する注入領域10を含む半導体本体３
を有する絶縁ゲート電界効果装置２と、これを流れる電
流を制限する保護装置11とを具え、この装置11には前記
領域４内に形成された反対導電型の第４領域12、これに
より前記領域４から離間された第５領域13、これを絶縁
ゲート７に接続して１導電型電荷キャリア流をゲート７
に向ける第１導電路14、および前記領域に接続された第
２導電路15とを設け、前記領域13のすぐ下側の領域12の
区域12a によって反対導電型電荷キャリアの導電路15へ
の経路を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体構成部品、特に絶
縁ゲート電界効果装置と、これに流れる電流を調整して
例えば寄生サイリスタ作用、即ち、いわゆるラッチアッ
プの生ずる可能性を低減して絶縁ゲート電界効果装置が
最終的に破壊されるのを防止する保護装置とを具える半
導体構成部品に関するものである。
【０００２】
【従来の技術】ヨーロッパ特許出願EP-A-392530 には、
任意の形の電流センサによって絶縁ゲート電界効果バイ
ポーラトランジスタ（IGBT）を流れる電流を検知して過
電流信号を任意の形の制御システムに供給してスイッチ
を作動させ絶縁ゲート電界効果バイポーラトランジスタ
のゲート駆動電圧を減少させるようにした絶縁ゲート電
界効果バイポーラトランジスタの駆動回路が記載されて
いる。上記ヨーロッパ特許出願EP-A-392530 に記載され
ているように、絶縁ゲート電界効果バイポーラトランジ
スタの主電極（通常陽極および陰極電極として既知であ
るが、上記ヨーロッパ特許出願EP-A-392530 ではコレク
タおよびエミッタではと称されている）間の通路にツェ
ナーダイオードを接続して無効電流路を形成し、絶縁ゲ
ート電界効果バイポーラトランジスタに流れる電流を制
限し得るようにしている。即ち、この絶縁ゲート電界効
果バイポーラトランジスタ（IGFET またはMOS ）のゲー
ト電極にツェナーダイオードを接続し、これを無効電流
が供給電流の一部を分流するに充分な大きさとなる際に
ターンオンして絶縁ゲート電界効果バイポーラトランジ
スタに印加されるゲート駆動電圧を低減する。
【０００３】
【発明が解決しようとする課題】上記ヨーロッパ特許出
願EP-A-392530 に記載されている駆動回路は比較的複雑
であり、制御システムおよび電流センサのような外部素
子を必要とする。さらに、ゲート駆動電圧の調整に用い
られるスイッチの作動を外部制御システムを介して制御
するため、駆動回路の電流調整機能は極めて緩慢に作用
する。
【０００４】本発明の目的は絶縁ゲート電界効果バイポ
ーラトランジスタのような絶縁ゲート電界効果装置と集
積化保護装置を具える半導体構成部品を提供せんとする
にある。
【０００５】
【課題を解決するための手段】本発明半導体構成部品は
主表面に隣接する１導電型の第１領域、この第１領域か
ら第３領域を分離する導電チャネル区域を画成する第２
領域、前記導電チャネルに隣接し前記第１および第３領
域間に流れる電流を制御する絶縁ゲートおよび反対導電
型の電荷キャリアを前記第１隣接するに注入する注入領
域を含む半導体本体を有する絶縁ゲート電界効果装置
と、この絶縁ゲート電界効果装置を流れる電流を制限す
る保護装置とを具え、この保護装置には前記第１領域内
に形成され第２領域から離間される反対導電型の第４領
域、この第４領域により前記第１領域から離間されかつ
第４領域と相俟って電位障壁を形成する第５領域、この
第５領域を絶縁ゲートに接続して１導電型の電荷キャリ
ア流を前記絶縁ゲートに向ける第１導電路、および前記
第４領域に接続された第２導電路とを設け、前記第５領
域のすぐ下側の第４領域の区域によって反対導電型の電
荷キャリアの第２導電路への経路を形成し、前記絶縁ゲ
ート電界効果装置を流れる電流が所定限度以上になると
前記第５領域の下側の反対導電型の電荷キャリアの流れ
を前記第４および第１領域間のｐｎ接合を順バイアスす
るに充分として絶縁ゲートの電圧を変更し前記絶縁ゲー
ト電界効果装置を流れる電流を制限するようにしたこと
を特徴とする。
【０００６】本発明半導体構成部品では、前記保護装置
を前記絶縁ゲート電界効果装置と同一半導体本体に集積
化して、絶縁ゲート電界効果装置を流れる電流によって
保護装置に直接影響を与え、この電流が所定限度以上に
なると第１および第４領域間のｐｎ接合を順バイアスし
て第１、第４および第５領域により形成される寄生バイ
ポーラトランジスタをターンオンしゲート電圧を直接減
少し、従って絶縁ゲート電界効果装置を流れる電流を制
限する。かかる半導体構成部品は製造が比較的簡単で保
護装置の幾何学的形状およびドーピングを選定すること
により制限電流を選択することができる。さらに、集積
化保護装置は外部制御システムよりも一層迅速に応答す
る。さらに、半導体構成部品の温度が増大するにつれ
て、保護装置は電流を一層低い値に制限するようにな
る。その理由は寄生バイポーラトランジスタをターンオ
ンするに必要な電位が温度とともに減少し、かつ第４領
域を経る反対導電型の電荷キャリアの流れに対する抵抗
が散乱その他の効果の増大と相俟って温度とともに増大
するからである。
【０００７】好適には、前記第１導電路は１導電型の電
荷キャリアが前記絶縁ゲート電界効果装置の絶縁ゲート
から第５領域に流れるのを防止する整流素子を具えるよ
うにする。これがため、前記絶縁ゲート電界効果装置の
絶縁ゲートの電圧を導電チャネル区域に沿う導通が発生
しないようにする際に、例えばゲート電圧が零で１導電
型がｎ型の場合に保護装置によって形成される寄生バイ
ポーラトランジスタがターンオンされるのを防止するこ
とができる。
【０００８】前記第２導電路は前記絶縁ゲート電界効果
装置の第３領域に接続された電極と同一電位点に接続し
得るようにするとともにこの第２導電路を第３領域に直
接接続する。
【０００９】前記保護装置は導電細条、例えば第１およ
び第２導電路を形成する金属細条を有する第４および第
５領域を簡単に具えることができる。可能な変更例とし
て、前記保護装置は第４領域と相俟って電位障壁を形成
するとともにこの第４領域の導電チャネル区域により前
記第５領域から分離された第６領域を有する電界効果ト
ランジスタを具え、この第６領域を前記第２導電路によ
って第４領域に電気的に短絡し得るようにする。後者の
配列は簡単に実行でき、かつ、例えば何れの場合にも半
導体構成部品をMOS トランジスタの形態の論理または制
御構成部品を含む必要がある場合には必要な第１および
第２導電路を設けるための金属化マスクを単に変更する
だけである。さらに、保護装置がかかるトランジスタ構
体を有する箇所では、保護装置の絶縁ゲートは例えば外
部回路または集積化回路とし得るオーバ温度回路の出力
側に接続することにより個別に制御し得、従って保護装
置の絶縁ゲートに適宜の電圧を印加する場合には絶縁ゲ
ート電界効果装置の絶縁ゲートの電圧を保護装置により
プルダウンせしめて保護装置の絶縁ゲートに接続された
制御回路からの信号に応答してその電流を制限するよう
にした第６および第５領域を有効に短絡する導電チャネ
ルを確立する。しかし、絶縁ゲートを設けない場合には
第４および第５領域間の接合に対し高いブレークダウン
電圧を有する前者の配置を設ける必要がある。
【００１０】前記第５領域は第４領域内に形成した１導
電型の領域とするのが好適であるが、第４領域上に形成
されこれと相俟って電位障壁を形成する層、例えば第４
領域と相俟ってｐｎ接合を形成するドープ半導体層ある
いは第４領域と相俟ってショットキー障壁を形成する導
電層とすることもできる。第６領域は一般に第５領域と
同様とするが、第４領域内に形成された１導電型の領域
とするのが好適である。
【００１１】一般に、前記絶縁ゲート電界効果装置は、
各々が前記第１領域から各第３領域を分離する導電チャ
ネル区域を画成する第２領域およびこの導電チャネル区
域上に設けられた絶縁ゲートをを有する多数の装置セル
を具え、隣接する装置セルの第２領域は前記第１領域に
より互いに分離し、これら絶縁ゲートはその全体を隣接
する第２領域間で前記第１領域上に延在する絶縁ゲート
構体の区分を有する絶縁ゲート構体を構成するように接
続する。
【００１２】一般に、第２領域は反対導電型とし、従っ
て、絶縁ゲート電界効果装置はエンハンスメント型また
はノーマルオフ型とする。
【００１３】第５領域につき説明した所と同様に、各第
３領域は関連する第２領域内に形成された１導電型の領
域とするのが好適であるが、第２領域上に形成され電位
障壁を形成する層、例えば関連する第２領域と相俟って
ｐｎ接合を形成するドープ半導体層または関連する第２
領域と相俟ってショットキー障壁を形成する導電層とす
ることができる。
【００１４】かかる場合には、前記第２領域は反対導電
型とし、装置セルは前記絶縁ゲート構体をマスクとして
用いて少なくともある程度の不純物を導入して第２領域
を形成し、かつ前記保護装置は、隣接する第１および第
２装置セル間の絶縁ゲート構体の区分を狭くして第１お
よび第２装置セルの第２領域を結合し他の領域を形成す
るようにして構成する。かかる配列によって、極めて簡
単に保護装置を形成することができる。
【００１５】各装置セルの第２領域は多量にドープされ
た中央補助領域を有し、これを第５領域が位置する第１
および第２装置セルの一方から省略し得るようにし、こ
れにより第１および第４領域間のｐｎ接合のブレークダ
ウン電圧を増大させることができる。
【００１６】保護装置により電流を制限する絶縁ゲート
電界効果装置を流れる所定の電流は第１および第２装置
セルの幾何学的形状を変更して例えば第５領域の下側の
第４領域を経る導電路の抵抗値を増大させるように調整
することができる。これは、例えば、前記保護装置を形
成する装置セルの第２領域は絶縁ゲート電界効果装置の
導電チャネル区域により形成される導電路の幅に平行な
方向に残りの装置セルよりも小さくし得るようにする。
【００１７】
【実施例】図面につき本発明の実施例を説明する。図は
寸法通りではなく、しかも説明の便宜上、層の厚さ方向
を拡大して示す。また図中同一部分には同一符号を付し
て示す。図１乃至図４に示すように、半導体構成部品1
a,1b,1c,1d は主表面3aに隣接する１導電型の第１領域
４、この第１領域４から第３領域６を分離する導電チャ
ネル区域８を画成する第２領域５、前記導電チャネル区
域８に隣接し前記第１および第３領域４および６間に流
れる電流を制御する絶縁ゲート７および反対導電型の電
荷キャリアを前記第１領域４に注入する注入領域10を含
む半導体本体３を有する絶縁ゲート電界効果装置２と、
この絶縁ゲート電界効果装置２を流れる電流を制限する
保護装置11とを具え、この保護装置11には前記第１領域
４内に形成され第２領域５から離間される反対導電型の
第４領域12、この第４領域12により前記第１領域４から
離間されかつ第４領域12と相俟って電位障壁を形成する
第５領域13、この第５領域13を絶縁ゲート７に接続して
１導電型の電荷キャリア流を前記絶縁ゲート７に向ける
第１導電路14、および前記第４領域に接続された第２導
電路15とを設け、前記第５領域13のすぐ下側の第４領域
12の区域12a によって反対導電型の電荷キャリアの第２
導電路15への経路を形成し、前記絶縁ゲート電界効果装
置２を流れる電流が所定限度以上になると前記第５領域
13の下側の反対導電型の電荷キャリアの流れを前記第４
および第１領域12および４間のｐｎ接合を順バイアスす
るに充分として絶縁ゲート７の電圧を変更し前記絶縁ゲ
ート電界効果装置２を流れる電流を制限し得るようにす
る。
【００１８】本発明半導体構成部品では、保護装置11は
絶縁ゲート電界効果装置２と同一半導体本体３に集積化
するとともに絶縁ゲート電界効果装置２を流れる電流に
よって保護装置に直接影響を与え、従ってこの電流が所
定限度以上になる場合には第１領域４および第４領域12
間のｐｎ接合4aを順バイアスして第４領域14、第５領域
13および第１領域４により形成される寄生バイポーラト
ランジスタをターンオンせしめて絶縁ゲート電界効果装
置２のゲート電圧、従ってこれを流れる電流を直接減少
せしめるようにする。かかる集積化保護装置は外部制御
システムよりも一層迅速に応答させる必要がある。さら
に、半導体構成部品１の温度が増大するにつれて保護装
置11は電流を低い値に制限する。その理由は寄生バイポ
ーラトランジスタをターンオンするに要する電位が温度
とともに減少し、且つ第４領域12を流れる反対導電型の
電荷キャリアの流れに対する抵抗が散乱その他の温度効
果のために温度とともに増大するからである。
【００１９】特に図１本発明半導体構成部品1aの第１例
を半導体本体３の一部の断面で示す。 この例では、絶
縁ゲート電界効果装置２はプレーナ型の絶縁ゲート電界
効果トランジスタを具え、その絶縁ゲート７を半導体装
置の２つの主表面3aおよび3bの一方の表面3aに設ける。
【００２０】絶縁ゲート電界効果トランジスタ２は任意
の好適な構成とすることができる。図示の例では、絶縁
ゲート電界効果バイポーラトランジスタは反対導電型、
本例ではｐ導電型の比較的多量にドープされた単結晶シ
リコン基板を具え、これにより注入領域10を形成する。
この基板10には第１領域４を１導電型、本例ではｎ導電
型の比較的少量にドープされたエピタキシヤルシリコン
層として形成する。
【００２１】図１に示す絶縁ゲート電界効果バイポーラ
トランジスタ２は高電流を搬送し得るように設計すると
ともに主電流通路が半導体本体３の２つの主表面3aおよ
び3b間に位置するいわゆる垂直電力半導体装置とする。
既知のように、かかる電力絶縁ゲート電界効果バイポー
ラトランジスタ２は多数（代表的には数十万）の並列接
続された装置セル17より成い、そのうちの１つのみを図
１に示す。各装置セル17は第２領域、即ち、本体領域５
を具え、これに第３領域、即ち、陰極領域６を設けてこ
れら第２および第３領域５および６の双方によって導電
チャネル区域８を画成し、この区域上に絶縁ゲート７を
設ける。本例では、絶縁ゲート電界効果バイポーラトラ
ンジスタはエンハンスメント型またはノーマルオフ型と
し、第２領域５を反対導電型、この場合ｐ導電型とす
る。第３領域６は本例では各々が各第２領域５内に形成
されたｎ導電型とする。絶縁ゲート７は共に相互接続し
て絶縁ゲート構体70を画成し得るようにする。被覆絶縁
層19を堆積し、且つ接点窓を開口した後一方の主表面3a
に金属化を行い、かつパターニングを行って第３領域の
全部を並列に接続する陰極電極Ｃおよび絶縁ゲート構体
70の導電層70b に接続されたゲート電極Ｇ（線図的にの
み示す）を画成する。他の金属化によって他方の主表面
3bに陽極電極Ａを画成する。
【００２２】装置セル17は任意所望の幾何学的形状、例
えば平面を見て（即ち、表面3aを見下ろして）正方形ま
たは６角形とすることができる。
【００２３】当業者にとって明らかなように、基板10は
絶縁ゲート電界効果バイポーラトランジスタの共通注
入、即ち、陽極領域を形成するが、第３領域６は陰極領
域を形成し、かつ電力MOSFET技術と比較することによっ
て第１領域４は絶縁ゲート電界効果バイポーラトランジ
スタのドレインドリフト領域を形成する。
【００２４】絶縁ゲート電界効果バイポーラトランジス
タ２は任意の好適な技術を用いて形成することができ
る。本例ではこの絶縁ゲート電界効果バイポーラトラン
ジスタ２はMOSFETに用いるいわゆるDMOS技術と同等の技
術を用いて形成することができる。これがため、絶縁ゲ
ート構体（一般にドープ多結晶珪素導電層70b が追従す
る熱酸化物層70a を具える）は第２および第３領域５お
よび６を形成するために少なくともある種の不純物を導
入一般に注入するマスクの１部分として用い、これによ
り絶縁ゲート構体70の下側の不純物の横方向拡散により
導電チャネル区域８を画成し、従ってこの区域が絶縁ゲ
ート構体70に自動的に整列されるようにする。
【００２５】従来既知のように、各第２、即ち、本体領
域５は一層多量にドープされた中央相対補助領域５ａと
することができ、この補助領域に図から明らかなように
陰極領域６を接続して陰極電極Ｃにより電気的に短絡し
て寄生バイポーラ作用を禁止し得るようにする。絶縁ゲ
ート電界効果バイポーラトランジスタの（ブレークダウ
ンに対する抵抗）凹凸性をさらに増大させるようにする
ために、各本体領域５は比較的多量にドープされ且つ比
較的浅い補助領域5bを有するようにし、この補助領域は
絶縁ゲート構体の画成後もマスクを適正位置として適宜
の不純物を導入して比較的多量にドープされ且つ比較的
浅い補助領域5bが導電チャネル区域８内に延在しないよ
うにする。マスクを画成する絶縁ゲート構体の除去後不
純物を導入して比較的少量にドープされた浅い補助領域
5cおよび第３領域５を形成して各導電チャネル区域８が
各比較的少量にドープされた浅い補助領域5cおよび関連
する第３領域６間に画成されるようにする。
【００２６】保護装置11は絶縁ゲート電界効果バイポー
ラトランジスタ２とともに一体に集積化して形成し、本
例では、各マスクを適宜に修正することにより第４領域
12は絶縁ゲート電界効果バイポーラトランジスタと同時
に形成するとともにその比較的浅い補助領域5cと同一の
ドーパント濃度および深さ特性を有するようにするが、
第５領域13は絶縁ゲート電界効果バイポーラトランジス
タ２と同時に形成するとともにその陰極、即ち、第３領
域６と同一のドーパント濃度および深さ特性を有するよ
うにする。本例では、第１および第２導電通路14および
15は陰極およびゲート電極ＣおよびＧを形成するために
設けられた金属化層から画成された金属接点の形態とす
る。
【００２７】第１導電通路14は整流素子18を経て絶縁ゲ
ート電極Ｇに接続して整流素子により電子を絶縁ゲート
に順方向に流すようにする。図示の例では整流素子18を
ダイオードとし、このダイオードは例えば個別の素子と
することができ、また、図１に示すように、半導体本体
に形成されるとともに絶縁層19により半導体本体から絶
縁された薄膜（例えば多結晶シリコン）ダイオードとす
ることもできる。
【００２８】第２導電通路15は代表的には金属化層ん適
宜のパターニングにより陰極電極Ｃに接続する。
【００２９】図１に示す半導体構成部品1aの作動に当た
り、絶縁ゲート電界効果バイポーラトランジスタ２に電
流を流すと、陽極領域10からドレインドリフト領域４に
ちゅうひゅうされた正孔は第４領域12を経て、特に、第
５領域13のすぐ下側の第４領域12の区域12a を経て絶縁
ゲート電界効果バイポーラトランジスタ２の陰極電極Ｃ
に接続された第２導電通路15から図１の接続ラインＸで
示されるように移動させるようにする。絶縁ゲート電界
効果バイポーラトランジスタ２をターンオン、即ち、導
通状態にすると、第５領域13は（従来の絶縁ゲート電界
効果バイポーラトランジスタに対し）代表的には15Ｖと
なり、従って第４および第５領域12および13間のｐｎ接
合13a が強く逆バイアスされ、高電流でも順方向にバイ
アスされることはない。しかし、絶縁ゲート電界効果バ
イポーラトランジスタ２を流れる電流が所定リミット値
Icに到達すると、前記区域12a を流れる正孔電流によっ
て第１領域４および第４領域12間のｐｎ接合4a間に充分
な電圧降下を生ぜしめ、ｐｎ接合4aを順方向にバイアス
する。その理由は第４領域12が充分に低い電位、一般に
０Ｖに近い電位にあるからである。この状態が発生する
と、第１領域４から第５領域13に電子が流れる、第１領
域４、第４領域12および第５領域13により形成される寄
生バイポーラトランジスタがターンオンするようにな
る。第１導電通路14が設けられているため、この電子電
流によって絶縁ゲート電極Ｇの電圧をプルダウン、即
ち、減少し、これにより、第４領域12の区域12a を流れ
る正孔流がｐｎ接合4aの順方向バイアスを保持するには
不充分となるまで、絶縁ゲート電界効果バイポーラトラ
ンジスタを流れる電流を制限する（即ち、電流が左程急
激にではなく増大し漸近線状の値となる）。
【００３０】これがため、絶縁ゲート電界効果バイポー
ラトランジスタ２を流れる電流は保護装置11a により所
定の最大値に制限されるようになる。この所定の最大値
は、ｐｎ接合4aを順方向にバイアスするに必要な正孔電
流によって主として決まり、且つ例えば第４領域12のド
ーパント濃度を調整することによって、および／または
第４領域12の電流通路を多少抵抗性として第４領域12の
幾何学的形状を変更することによって調整または変更で
き、これにより保護装置11をターンオンして電流制限を
行う所定の電流を減少し、または増大し得るようにす
る。所定の電流を減少するためには、第４領域を正孔電
流の流れる方向に延長し、および／または第４領域12の
電流通路を一層狭くすることによって変更することがで
きる。
【００３１】さらに、半導体構成部品1aの温度が増大す
るにつれて保護装置によって低い絶縁ゲート電界効果バ
イポーラトランジスタ電流で電流制限を行う。その理由
はｐｎ接合4aが順方向にバイアスされる電位が温度とと
もに減少し、第４領域12を流れる正孔電流に対する抵抗
が温度とともに増大するからである。これがため、本発
明保護装置によって熱暴走を禁止することができる。
【００３２】絶縁ゲート電極Ｇの電圧が低い場合、特に
絶縁ゲート電界効果バイポーラトランジスタ２が非導通
状態にある際、即ち、本例では絶縁ゲート電極Ｇが零Ｖ
にあるかまたはｎチャネル装置の場合僅かに負となる際
に、整流素子18によって第４および第５領域12および13
間のｐｎ接合12a が順方向にバイアスされるのを防止す
る。
【００３３】上述したように、図１に示す保護装置11a
は比較的浅く比較的少量にドープされた補助領域5cの形
成に用いられるマスク、第３領域６および陰極電極並び
にゲート電極を適宜変更することによって形成すること
ができる。しかし、論理兼制御回路を半導体本体内に集
積化して絶縁ゲート電界効果バイポーラトランジスタ２
の機能をモニタし得るようにするとともにかかる論理ま
たは制御回路をエンハンスメントモード（ノーマルオ
フ）横方向絶縁ゲート電界効果トランジスタ（IGFET ）
を使用し得るようにするいわゆるスマート装置で絶縁ゲ
ート電界効果バイポーラトランジスタ２を構成する必要
がある場合には、これら装置のうちの１つを用いて保護
装置を形成することができる。
【００３４】図２は図１に示すものと同様の半導体構成
部品1bの例を示すが、この場合本例では保護装置11b は
絶縁ゲート構体70と同時に形成された絶縁ゲート20およ
び第６領域21と同時に形成された第５領域13を有するｎ
チャネル絶縁ゲート電界効果装置またはMOS トランジス
タの形態とし、従って第５および第６領域13および21に
よって絶縁ゲート電界効果装置11b のドレインおよびソ
ース領域をそれぞれ形成し得るようにする。ソース領域
21は第４領域12に短絡して第６、第４および第５領域間
に不所望な寄生バイポーラ作用が生じるのを禁止し得る
ようにする。絶縁ゲート電界効果装置11b の絶縁ゲート
20は好適な基準電位、一般に大地（接地）電位に接続
し、これにより導電チャネルが誘起されるのを防止する
か、あるいは絶縁ゲート20を図２に線図的に示される制
御回路100 に接続し、これにより絶縁ゲートを個別に制
御する制御信号を供給し得るようにする。この制御回路
は外部構成部品とするか、または同一半導体本体３に集
積化することができる。１例として、制御回路は温度セ
ンサを具え、この温度センサによって絶縁ゲート電界効
果バイポーラトランジスタ２の温度を感知してこの温度
が所要値以上になると保護装置11b の絶縁ゲート20の電
圧を上昇させる制御信号を発生し、これにより第５およ
び第６領域13および21間に導電チャネルを誘起し、これ
ら領域、従って第１および第２導電通路14および15の双
方を有効に短絡して保護装置11b により絶縁ゲート電界
効果バイポーラトランジスタ２の絶縁ゲート電極Ｇの電
圧をプルダウンまたは減少し、これにより装置を流れる
電流を制限する。これがため、本例では保護装置11b は
温度センサとともに用いて過剰温度を温度センサにより
検知すると絶縁ゲート電界効果バイポーラトランジスタ
２を流れる電流を制限することによって絶縁ゲート電界
効果バイポーラトランジスタ２の温度が過度に上昇する
のを禁止することができる。温度センサの好適な形態と
しては、例えばヨーロッパ特許出願EP-A-369530 および
EP-A-92202111.8 に記載されている温度感知回路または
ヨーロッパ特許出願EP-A-479362 に記載されている差動
温度センサの任意のものを使用することができる。
【００３５】制御信号を保護装置11b の絶縁ゲート20に
供給しない場合またはこの絶縁ゲート20を基準電位に接
続する場合には、保護装置11b は図２に示す保護装置11
b と同様に機能し、従ってその作動の説明は省略する。
【００３６】かかる保護装置11b は絶縁ゲート電界効果
バイポーラトランジスタのマスクセットに容易に組込み
得るとともに上述したように絶縁ゲート20への接続部を
経て保護装置11b を個別に制御し得るが、図１に示す保
護装置11b のほうが絶縁ゲートがなくてもｐｎ接合4aに
対しより高いブレークダウン電圧を達成し得る点で有利
である。
【００３７】図３は本発明半導体構成部品の他の例1cを
示す。即ち、図３に示す例では保護装置を再び絶縁ゲー
ト電界効果装置の形態とするが、この場合には保護装置
11c を絶縁ゲート電界効果バイポーラトランジスタ２の
装置セル17を変形して構成し、この際隣接する第１およ
び第２装置セル17a および17b 間の絶縁ゲート7aを適宜
狭くなるように形成して２つの装置セル17a および17b
の第２領域５の比較的浅い補助領域5cが合併されて第４
領域、即ち、井戸領域12′を形成し、２つの装置セル17
a および17b の第３領域６が保護装置11c のソースおよ
びドレイン領域を形成し得るようにする。これがため、
これら第３領域の一方の領域６′も第５領域13を形成す
る。
【００３８】保護装置11c の絶縁ゲート7aは絶縁ゲート
電界効果バイポーラトランジスタ２の絶縁ゲート７に接
続しないで、ゲート導電層70b の適宜のパターニングに
よりこれから分離して形成し得ることは明らかである。
図２につき説明した例に示すように、保護装置11c の絶
縁ゲート7aは図示のように大地（接地）に接続するか、
または図２に示すように制御ユニットに接続することが
できる。
【００３９】一般に、上述したように、各装置セル17の
陰極領域６は陰極電極Ｃによって関連する第２領域５に
短絡する。これは、従来既知のように、各装置セル17の
中央区域を導入される不純物からマスクして図示のよう
な陰極領域６を形成するか、または陰極領域６を経る中
央堀部をエッチングして第２領域５のすぐ下側の区域を
露出することにより達成できる。
【００４０】第５領域、即ち、ドレイン領域13が位置す
る第１および第２装置セル17a および17b の第１領域17
a の場合には、かかる短絡を省略して金属化層をパター
ニングする際第１導電通路14を形成する金属化層を絶縁
ゲート電界効果装置11c のドレイン領域13のみに接触さ
せるようにする。
【００４１】半導体構成部品1cは図１および２につき説
明した半導体構成部品1aおよび1bと同様に作動するが、
保護装置11c を極めてわずかに変更した絶縁ゲート電界
効果バイポーラトランジスタ装置セルから形成すること
ができる。
【００４２】図３に示す保護装置11c は極めて低い逆バ
イアス電圧のみに耐え得るようにすることができる。そ
の理由はｐｎ接合12a のブレークダウン電圧が極めて低
く、可能には５Ｖ程度であるからである。これにより絶
縁ゲート電極Ｇに対する最大許容電圧揺動を制限し、こ
れにより15Ｖから10Ｖにゲート電圧を減少して電流制限
を達成することができる。
【００４３】これがため、ｐｎ接合12a のブレークダウ
ン電圧を増大する必要があるとともにこれは、各マスク
を適宜に変更して図４に示す半導体構成部品1dの場合の
ように保護装置を形成する絶縁ゲート電界効果装置11d
のドレイン端部の装置セル17′から比較的多量にドープ
された補助領域5aおよび5bを省略することができる。他
の手段として、他の比較的少量のドープされた補助領域
5cに対する次の注入から装置セル17′a のかかる領域5c
をマスクする余分のマスキング工程を必要とするも装置
セル17′a の比較的浅くかつ比較的多量にドープされた
補助領域5cのドーパント濃度を減少させることができ
る。
【００４４】図４に示す半導体構成部品1dと同様の半導
体構成部品にコンピュータシミュレーションを施して、
陽極領域10から第４領域12を経て第２導電通路15に流れ
ることによりｐｎ接合4aが逆バイアスされる際に生じる
保護装置11d を経る電流の流れをモデル化することがで
きる。これらのシミュレーションの結果から明らかなよ
うに、順方向バイアスは第５（ドレイン）領域13のすぐ
下側、即ち、電子電流が最高となる箇所にまず最初発生
する。これがため、保護装置の幾何学的形状を調整して
制限が生じる所望の所定の電流を得ることができる。従
って、保護装置11d をターンオンする電流は、１）第４
領域12の寸法を正孔電流の流れの方向に減少させて正孔
の流れに対する抵抗を減少させるようにし、２）第１お
よび第２装置セル17′a および17b の第２領域５間を良
好にオーバーラップさせてこのオーバーラップ区域の抵
抗を減少させるようにし、３）第４領域12のドーパント
濃度を増大し（ブレークダウン電圧が減少するにもかか
わらず）、４）例えば（金またはプラチニウムのような
重金属を照射注入することにより）再結合中心をドレイ
ンドリフト領域４に導入することによってキャリア寿命
を減少させることによって増大させることができる。
【００４５】図５は絶縁ゲート電界効果バイポーラトラ
ンジスタ２の陽極電流ＩA および半導体構成部品Idの１
つの装置セルの絶縁ゲート電界効果装置11d のドレイン
電流Idの変化と、ドレイン電圧を15Ｖに保持する場合の
陽極電極の電圧変化との関係をグラフで示す。図中、実
線は６μｍのゲート幅Lgおよび12μｍの半値セル幅Lpを
有する半導体構成部品Ａに対し得られた結果を示し、破
線は４μｍのゲート幅Lgおよび８μｍの半値セル幅Lpを
有する半導体構成部品Ｂに対し得られた結果を示す。
【００４６】図から明らかなように、半導体構成部品Ａ
に対しては第１、第４および第５領域４、12および13に
より形成された寄生トランジスタはほぼ1.4 Ｖの陽極電
圧でターンオンする。3200個の装置セルを有する絶縁ゲ
ート電界効果バイポーラトランジスタに対してはこれは
12Ａの電流に相当する。これに対し半導体構成部品Ｂで
は、保護装置11a のターンオン時の陽極電圧はほぼ1.5
Ｖに増大し、これは3197個の装置セルを有する絶縁ゲー
ト電界効果バイポーラトランジスタに対し30Ａの値に相
当する。
【００４７】保護装置11d がターンオンする電流は第４
領域12の注入ドーズ量を増大（これにより正孔に対する
抵抗を減少する）することによりさらに増大させること
ができる。
【００４８】図示の例では、各保護装置11a,11b,11c ま
たは11d は単一の装置セルで構成したが、数個のかかる
同様の装置セルを設け、これら装置セルを例えば絶縁ゲ
ート電界効果バイポーラトランジスタ２の装置セル17間
に分布させることもできる。
【００４９】本発明はプレーナ絶縁ゲート電界効果バイ
ポーラトランジスタ、即ち、絶縁ゲートを半導体本体の
一方の主表面に設けた絶縁ゲート電界効果バイポーラト
ランジスタにつき上述したように説明したが、本発明は
条溝または陰極および本体領域を経てドレインドリフト
領域内に延在するトレンチの表面上に絶縁ゲートを設け
たいわゆるトレンチ型の装置にも適用することができ
る。また、本発明はいわゆる陽極短絡型の絶縁ゲート電
界効果バイポーラトランジスタにも適用することができ
る。
【００５０】また、本発明は反対導電型電荷キャリアの
注入、いわゆる導電率変調を用いる他の型の絶縁ゲート
電界効果装置に適用することもできる。
【００５１】さらに、上述した導電型は逆とすることが
でき、かつシリコン以外の半導体材料を用いることもで
きる。
【００５２】本発明は上述した例にのみ限定されるもの
ではなく、要旨を変更しない範囲内で種々の変形または
変更が可能である。
【図面の簡単な説明】
【図１】本発明半導体構成部品の半導体本体の第１例の
１部分の断面図である。
【図２】本発明半導体構成部品の半導体本体の第２例の
１部分の断面図である。
【図３】本発明半導体構成部品の半導体本体の第３例の
１部分の断面図である。
【図４】本発明半導体構成部品の半導体本体の第４例の
１部分の断面図である。
【図５】２つの異なる保護装置の幾何学的形状に関し、
絶縁ゲート電界効果装置の両端間の電圧に対する絶縁ゲ
ート電界効果装置および保護装置を流れる電流の変化を
示す特性図である。
【符号の説明】
１ａ 半導体構成部品 ２ 絶縁ゲート電界効果装置 ３ 半導体本体 ３ａ 主表面 ４ 第１領域 ５ 第２領域 ６ 第３領域 ７ 絶縁ゲート ８ 導電チャネル区域 10 注入領域 11 保護装置 12 第４領域 12a 区域（12） 13 第５領域 14 第１導電通路 15 第２導電通路 17 装置セル 18 整流素子 19 被覆絶縁層 70 絶縁ゲート構体 70a 熱酸化物層 70b 導電層

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 主表面に隣接する１導電型の第１領域、
    この第１領域から第３領域を分離する導電チャネル区域
    を画成する第２領域、前記導電チャネルに隣接し前記第
    １および第３領域間に流れる電流を制御する絶縁ゲート
    および反対導電型の電荷キャリアを前記第１隣接するに
    注入する注入領域を含む半導体本体を有する絶縁ゲート
    電界効果装置と、この絶縁ゲート電界効果装置を流れる
    電流を制限する保護装置とを具え、この保護装置には前
    記第１領域内に形成され第２領域から離間される反対導
    電型の第４領域、この第４領域により前記第１領域から
    離間されかつ第４領域と相俟って電位障壁を形成する第
    ５領域、この第５領域を絶縁ゲートに接続して１導電型
    の電荷キャリア流を前記絶縁ゲートに向ける第１導電
    路、および前記第４領域に接続された第２導電路とを設
    け、前記第５領域のすぐ下側の第４領域の区域によって
    反対導電型の電荷キャリアの第２導電路への経路を形成
    し、前記絶縁ゲート電界効果装置を流れる電流が所定限
    度以上になると前記第５領域の下側の反対導電型の電荷
    キャリアの流れを前記第４および第１領域間のｐｎ接合
    を順バイアスするに充分として絶縁ゲートの電圧を変更
    し前記絶縁ゲート電界効果装置を流れる電流を制限する
    ようにしたことを特徴とする半導体構成部品。
  2. 【請求項２】 前記第１導電路は１導電型の電荷キャリ
    アが前記絶縁ゲート電界効果装置の絶縁ゲートから第５
    領域に流れるのを防止する整流素子を具えることを特徴
    とする請求項１に記載の半導体構成部品。
  3. 【請求項３】 前記第２導電路は前記絶縁ゲート電界効
    果装置の第３領域に接続された電極と同一電位点に接続
    するようにしたことを特徴とする請求項１または２に記
    載の半導体構成部品。
  4. 【請求項４】 前記保護装置は第４領域と相俟って電位
    障壁を形成するとともにこの第４領域の導電チャネル区
    域により前記第５領域から分離された第６領域を有する
    電界効果トランジスタを具え、この第６領域を前記第２
    導電路によって第４領域に電気的に短絡するようにした
    ことを特徴とする請求項１、２または３に記載の半導体
    構成部品。
  5. 【請求項５】 前記保護装置の絶縁ゲートは制御信号を
    独立して供給する制御回路に接続して前記第５および第
    ６領域間に導通チャネルを誘起して絶縁ゲート電界効果
    装置の絶縁ゲートの電圧を変更せしめて前記絶縁ゲート
    電界効果装置を流れる電流を制限するようにしたことを
    特徴とする請求項４に記載の半導体構成部品。
  6. 【請求項６】 前記制御回路は前記絶縁ゲート電界効果
    装置の温度が所定値以上となる際に制御信号を供給する
    温度センサを具えることを特徴とする請求項５に記載の
    半導体構成部品。
  7. 【請求項７】 前記絶縁ゲート電界効果装置は、各々が
    前記第１領域から各第３領域を分離する導電チャネル区
    域を画成する第２領域およびこの導電チャネル区域上に
    設けられた絶縁ゲートをを有する多数の装置セルを具
    え、隣接する装置セルの第２領域は前記第１領域により
    互いに分離し、これら絶縁ゲートはその全体を隣接する
    第２領域間で前記第１領域上に延在する絶縁ゲート構体
    の区分を有する絶縁ゲート構体を構成するように接続す
    ることを特徴とする請求項１〜６の何れかの項に記載の
    半導体構成部品。
  8. 【請求項８】 前記第２領域は反対導電型とし、装置セ
    ルは前記絶縁ゲート構体をマスクとして用いて少なくと
    もある程度の不純物を導入して第２領域を形成し、かつ
    前記保護装置は、隣接する第１および第２装置セル間の
    絶縁ゲート構体の区分を狭くして第１および第２装置セ
    ルの第２領域を結合し他の領域を形成するようにして構
    成することを特徴とする請求項７に記載の半導体構成部
    品。
  9. 【請求項９】 各装置セルの第２領域は多量にドープさ
    れた中央補助領域を有し、これを第５領域が位置する第
    １および第２装置セルの一方から省略するようにしたこ
    とを特徴とする請求項８に記載の半導体構成部品。
  10. 【請求項１０】 前記保護装置を形成する装置セルの第
    ２領域は絶縁ゲート電界効果装置の導電チャネル区域に
    より形成される導電路の幅に平行な方向に残りの装置セ
    ルよりも小さくするようにしたことを特徴とする請求項
    ８または９に記載の半導体構成部品。
JP5182861A 1992-07-23 1993-07-23 半導体構成部品 Ceased JPH06188424A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9215654:6 1992-07-23
GB929215654A GB9215654D0 (en) 1992-07-23 1992-07-23 A semiconductor component

Publications (1)

Publication Number Publication Date
JPH06188424A true JPH06188424A (ja) 1994-07-08

Family

ID=10719169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5182861A Ceased JPH06188424A (ja) 1992-07-23 1993-07-23 半導体構成部品

Country Status (5)

Country Link
US (1) US5362980A (ja)
EP (1) EP0580242B1 (ja)
JP (1) JPH06188424A (ja)
DE (1) DE69316675T2 (ja)
GB (1) GB9215654D0 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214608A (ja) * 2012-04-02 2013-10-17 Fuji Electric Co Ltd 半導体装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69327320T2 (de) * 1993-09-30 2000-05-31 Cons Ric Microelettronica Integrierte aktive Klammerungsstruktur für den Schutz von Leistungsanordnungen gegen Überspannungen, und Verfahren zu ihrer Herstellung
JP2611639B2 (ja) * 1993-11-25 1997-05-21 日本電気株式会社 半導体装置
US5763918A (en) * 1996-10-22 1998-06-09 International Business Machines Corp. ESD structure that employs a schottky-barrier to reduce the likelihood of latch-up
JP3911566B2 (ja) 1998-01-27 2007-05-09 富士電機デバイステクノロジー株式会社 Ｍｏｓ型半導体装置
JP2002231971A (ja) * 2001-02-02 2002-08-16 Sharp Corp 半導体集積回路装置、その製造方法、ｉｃモジュール、ｉｃカード
US6791161B2 (en) * 2002-04-08 2004-09-14 Fabtech, Inc. Precision Zener diodes
US7605446B2 (en) * 2006-07-14 2009-10-20 Cambridge Semiconductor Limited Bipolar high voltage/power semiconductor device having first and second insulated gated and method of operation
US8415765B2 (en) * 2009-03-31 2013-04-09 Panasonic Corporation Semiconductor device including a guard ring or an inverted region
US9029250B2 (en) * 2013-09-24 2015-05-12 Infineon Technologies Austria Ag Method for producing semiconductor regions including impurities
DE102018113146B4 (de) 2018-06-01 2020-02-06 Infineon Technologies Ag Gleichrichtereinrichtung und Halbleitereinrichtung
DE102018113145B4 (de) * 2018-06-01 2020-06-04 Infineon Technologies Ag Gleichrichtereinrichtung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059770A (ja) * 1983-09-13 1985-04-06 Nec Corp 半導体装置
JPH0693485B2 (ja) * 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
IT1213411B (it) * 1986-12-17 1989-12-20 Sgs Microelettronica Spa Struttura mos di potenza con dispositivo di protezione contro le sovratensioni e processo per lasua fabbricazione.
JP2698645B2 (ja) * 1988-05-25 1998-01-19 株式会社東芝 Ｍｏｓｆｅｔ
US5055721A (en) * 1989-04-13 1991-10-08 Mitsubishi Denki Kabushiki Kaisha Drive circuit for igbt device
US5023692A (en) * 1989-12-07 1991-06-11 Harris Semiconductor Patents, Inc. Power MOSFET transistor circuit
JPH0465878A (ja) * 1990-07-06 1992-03-02 Fuji Electric Co Ltd 半導体装置
US5079608A (en) * 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
JP2633746B2 (ja) * 1991-05-27 1997-07-23 株式会社東芝 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214608A (ja) * 2012-04-02 2013-10-17 Fuji Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
EP0580242A1 (en) 1994-01-26
US5362980A (en) 1994-11-08
DE69316675D1 (de) 1998-03-05
EP0580242B1 (en) 1998-01-28
DE69316675T2 (de) 1998-07-30
GB9215654D0 (en) 1992-09-09

Similar Documents

Publication Publication Date Title
JP2698645B2 (ja) Ｍｏｓｆｅｔ
US6528826B2 (en) Depletion type MOS semiconductor device and MOS power IC
JP3180831B2 (ja) 絶縁ゲート制御半導体装置
JP2934390B2 (ja) 双方向電流阻止ｍｏｓｆｅｔ及び双方向電流阻止ｍｏｓｆｅｔのオン抵抗を低減する方法
KR0169552B1 (ko) 전계효과형 반도체 장치 및 그 제조방법
US4947226A (en) Bilateral switching device
US20020045301A1 (en) Semiconductor device and method for protecting such device from a reversed drain voltage
US4860072A (en) Monolithic semiconductor device and method of manufacturing same
US6348716B1 (en) Horizontal MOS gate type semiconductor device including zener diode and manufacturing method thereof
JPH06188424A (ja) 半導体構成部品
US5587595A (en) Lateral field-effect-controlled semiconductor device on insulating substrate
JPH09181315A (ja) 半導体デバイス
US4939564A (en) Gate-controlled bidirectional semiconductor switching device with rectifier
KR100256109B1 (ko) 전력 반도체 장치
US4260910A (en) Integrated circuits with built-in power supply protection
KR20060124561A (ko) 반도체 집적회로 장치
US6441445B1 (en) Integrated device with bipolar transistor and electronic switch in “emitter switching” configuration
US6780722B2 (en) Field effect transistor on insulating layer and manufacturing method
US5929485A (en) High voltage insulated gate type bipolar transistor for self-isolated smart power IC
EP0323714B1 (en) MOS-controlled bidirectional semiconductor switch
JP2871939B2 (ja) 半導体装置
JP3278534B2 (ja) Ｍｏｓゲート型電力用半導体素子とその駆動方法
JPH01243472A (ja) 半導体装置
KR100486350B1 (ko) 에미터스위치사이리스터및이의제조방법
JP3342944B2 (ja) 横型高耐圧半導体素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20040727