JPS6059770A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6059770A JPS6059770A JP58168695A JP16869583A JPS6059770A JP S6059770 A JPS6059770 A JP S6059770A JP 58168695 A JP58168695 A JP 58168695A JP 16869583 A JP16869583 A JP 16869583A JP S6059770 A JPS6059770 A JP S6059770A
- Authority
- JP
- Japan
- Prior art keywords
- gnd11
- drain
- transistor
- gnd10
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000000295 complement effect Effects 0.000 claims abstract description 5
- 230000002159 abnormal effect Effects 0.000 abstract description 10
- 230000006378 damage Effects 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関する。
アナログ回路とデジタル回路とが半導体基板上に混在し
た集積回路装置において、同一電位を与える電源線は、
一般にアナ９グ回路、ヂ″ジタル回路それぞれ専用に設
けている。この理由は、デジタル回路に含まれるクロッ
ク等からのノイズによシ、アナログ回路の特性の劣化を
きたさないようにするためである。
た集積回路装置において、同一電位を与える電源線は、
一般にアナ９グ回路、ヂ″ジタル回路それぞれ専用に設
けている。この理由は、デジタル回路に含まれるクロッ
ク等からのノイズによシ、アナログ回路の特性の劣化を
きたさないようにするためである。
しかしながら、特に相補型ＭＩＳ（メタル・インシュラ
・セミコンダクタ）で構成された半導体素子において、
アナログ回路とデジタル回路との電源線が別であると、
両電源線間に外部から異常電圧が印加された時、保護回
路がない事によるゲートショート、あるいはラッチアッ
プ等の異常電流による内部素子の破壊が起シうる。
・セミコンダクタ）で構成された半導体素子において、
アナログ回路とデジタル回路との電源線が別であると、
両電源線間に外部から異常電圧が印加された時、保護回
路がない事によるゲートショート、あるいはラッチアッ
プ等の異常電流による内部素子の破壊が起シうる。
そこで、この異常電圧対策として、従来では両電源線を
多結晶シリコン抵抗あるいは拡散抵抗で接続する構造が
採られてきた。しかし、この抵抗の値は、アナログ回路
特性のためには高い方が良いし、異常電圧対策としては
低い方か良いという招入れない要錆のため、この構造は
根本的解決とはならない。
多結晶シリコン抵抗あるいは拡散抵抗で接続する構造が
採られてきた。しかし、この抵抗の値は、アナログ回路
特性のためには高い方が良いし、異常電圧対策としては
低い方か良いという招入れない要錆のため、この構造は
根本的解決とはならない。
本発明の目的は、電源線間が正常時には相互干渉を起こ
さず、異常電圧が印加された時のみ之に接続されて素子
破壊を防止した半導体装置を提供することにある。
さず、異常電圧が印加された時のみ之に接続されて素子
破壊を防止した半導体装置を提供することにある。
本発明は、第１、第２の電源間にソース・ドレインが接
続されかつ前記第１の電源にゲート電極が接続されたト
ランジスタと、相補型トランジスタとを半導体基板内に
備えたことをｌ待機とする半導体装置にある。
続されかつ前記第１の電源にゲート電極が接続されたト
ランジスタと、相補型トランジスタとを半導体基板内に
備えたことをｌ待機とする半導体装置にある。
次に本発明の実施例を図面を参照しながらＭ’ ｌｌ′
州に説明する。
州に説明する。
第１図は本発明の第１の実施例の半導体装置を示す断面
図である。
図である。
同図において、本半導体装置は、Ｎ型半２１体基板１を
用いた相補型ＭＩＳ型トランジスタを含む半導体装置で
、アナログ・グランド（Ａ−ＧＮＤ）１０とデジタルグ
ランド（Ｉ）−ＧＮＤ ） １１とを備えている。ここ
で、Ａ−ＧＮＤＩＯは、Ｎ 型拡散層３とＰ＋型拡散層
４とを短絡してい４ρ。さて、Ａ −Ｇ Ｎ Ｄ １０
用のＰつ、ルー２内に、°フィールド酸化膜５の一部を
有するゲービ１；を極ｒ備えかつ閾値電圧が使用電源電
圧より大きいＭＩＳ型トランジスタ１２が形成され、そ
のＮ Ｑ’ｊノース・ドレイン３はそれぞれ八−ＧＮＤ
ＩＯと１〕−ＧＮＩ）１１に接続され、そのゲート電４
：返６はＤ−ＧＮＴ）１１に接続されている。また、［
）−ＱＮＤｉｌ（ｒｉ。
用いた相補型ＭＩＳ型トランジスタを含む半導体装置で
、アナログ・グランド（Ａ−ＧＮＤ）１０とデジタルグ
ランド（Ｉ）−ＧＮＤ ） １１とを備えている。ここ
で、Ａ−ＧＮＤＩＯは、Ｎ 型拡散層３とＰ＋型拡散層
４とを短絡してい４ρ。さて、Ａ −Ｇ Ｎ Ｄ １０
用のＰつ、ルー２内に、°フィールド酸化膜５の一部を
有するゲービ１；を極ｒ備えかつ閾値電圧が使用電源電
圧より大きいＭＩＳ型トランジスタ１２が形成され、そ
のＮ Ｑ’ｊノース・ドレイン３はそれぞれ八−ＧＮＤ
ＩＯと１〕−ＧＮＩ）１１に接続され、そのゲート電４
：返６はＤ−ＧＮＴ）１１に接続されている。また、［
）−ＱＮＤｉｌ（ｒｉ。
ｐ ＋型拡散層４・を介してＪ）−ＧＮＤ用の１°ウエ
ル２′と接続されている。ここで、Ｐウェル２′の距離
Ｉ、（＃ｉ、う、チアツブが問題にならない程度に長く
する必要がちる３、 第２図は第１図の等価回路である。同ＶＫおしＡて、ダ
イオード１３は第１図のＰウェル２と［）−ＧＮＤＩＩ
に接続されるドレイン３とで形成され、抵抗１４はドレ
イン３とＰ″−型拡散層４との１ｒＬｉ Ｍｌ（第１図
）によって決まるＰつｚ’し抵抗でち乙。
ル２′と接続されている。ここで、Ｐウェル２′の距離
Ｉ、（＃ｉ、う、チアツブが問題にならない程度に長く
する必要がちる３、 第２図は第１図の等価回路である。同ＶＫおしＡて、ダ
イオード１３は第１図のＰウェル２と［）−ＧＮＤＩＩ
に接続されるドレイン３とで形成され、抵抗１４はドレ
イン３とＰ″−型拡散層４との１ｒＬｉ Ｍｌ（第１図
）によって決まるＰつｚ’し抵抗でち乙。
Ａ−Ａ−ＧＮＤＩＯに対してＩ）−ＧＮＩ）１１に使用
電源電圧よ）大きい正の異常電圧が印加された賜合乞考
えると、Ｍ、 Ｌ Ｓム［・ランジスタ１２が）３゛／
シ、Ｉ）−ａｆｖｕｌｔとＡ−Ｇｌｌ）１０とが互いに
３ジ杭されるために、ラッチアップ”等に」二９内部ぶ
子が仮壊埒れることはない。
電源電圧よ）大きい正の異常電圧が印加された賜合乞考
えると、Ｍ、 Ｌ Ｓム［・ランジスタ１２が）３゛／
シ、Ｉ）−ａｆｖｕｌｔとＡ−Ｇｌｌ）１０とが互いに
３ジ杭されるために、ラッチアップ”等に」二９内部ぶ
子が仮壊埒れることはない。
インζに、＋Ｊ−ＵＮ Ｉ） Ｉ Ｈｔこλｚｙ し−
（、Ａ−ＯＮＤＩＯニ０．５ ’Ｖ ８ ｇＪ） 上（
７：’ ＩＩＪＥ ？＋’ｊ ｌｉｄ” ｆ’ｌ ／Ｅ
ｌｌ ’Ｊ ｌ’−７”Ｊ、！Ａ 合ｉｄ１、ダイオー
ド１３がオンし、Ａ〜Ｑ Ｎ 、Ｄ Ｊ、 ｉ）と１）
−ＱＮＤＩＩとが欺抗１・工を介し゛Ｃ接続さ才りるた
〕ｂに、内部素子のイｉ支（′ｊがｊ：次けらラシる。
（、Ａ−ＯＮＤＩＯニ０．５ ’Ｖ ８ ｇＪ） 上（
７：’ ＩＩＪＥ ？＋’ｊ ｌｉｄ” ｆ’ｌ ／Ｅ
ｌｌ ’Ｊ ｌ’−７”Ｊ、！Ａ 合ｉｄ１、ダイオー
ド１３がオンし、Ａ〜Ｑ Ｎ 、Ｄ Ｊ、 ｉ）と１）
−ＱＮＤＩＩとが欺抗１・工を介し゛Ｃ接続さ才りるた
〕ｂに、内部素子のイｉ支（′ｊがｊ：次けらラシる。
祉ブ５ 、 、”、＋１．’ ２１ｊａのｐｔｘ ｌ
Ｓ ２２Ｈｙランジメタ１２が２つ以上存在しても同様
の効果がある。
Ｓ ２２Ｈｙランジメタ１２が２つ以上存在しても同様
の効果がある。
第３図（弓、本発明の第２の実施例の半導体装｛１−シ
を示す断面図である。
を示す断面図である。
第３図にシ・いて、本手２り体肢、Ｉｉｉ、、ｊにし、
し、ｊ〜−Ｑ ＮＤ１０用Ｐウェル２内に、絶紡、酸化
膜５の−１１１〜を有するグー １・１１雇Ｌユ６を伽
えかつ１□、」値７１１：圧が使用電源電圧より大さい
へ、１ ’Ｉ Ｓ型トランジスタ１２が形成式れ、七の
Ｎ″−型ソース・ドレイン３に１それぞれＡ−ＧＮＤＩ
ＯどＤ−ＧＮＤＩＩとに接続され、そのゲート−４ｉｆ
ｊ ６はＩ）−ＧＮＤＩＩに接続されている。また、Ｄ
−ＧＮＤｉ：を用のＰウェル２′内に、フィールド酸化
膜の一部５を有するゲート１（。
し、ｊ〜−Ｑ ＮＤ１０用Ｐウェル２内に、絶紡、酸化
膜５の−１１１〜を有するグー １・１１雇Ｌユ６を伽
えかつ１□、」値７１１：圧が使用電源電圧より大さい
へ、１ ’Ｉ Ｓ型トランジスタ１２が形成式れ、七の
Ｎ″−型ソース・ドレイン３に１それぞれＡ−ＧＮＤＩ
ＯどＤ−ＧＮＤＩＩとに接続され、そのゲート−４ｉｆ
ｊ ６はＩ）−ＧＮＤＩＩに接続されている。また、Ｄ
−ＧＮＤｉ：を用のＰウェル２′内に、フィールド酸化
膜の一部５を有するゲート１（。
極６を備え闘イは電圧が、使用−に源電圧より犬良いＭ
ＩＳ型ｌ・ランジスタ１２′が形成され、七〇Ｎ＋型ソ
ース・ドレイン３′は、ぞｔしぞ、−ｂ Ｉ） −ＧＧ
ＮＤＩＩとＡ−ＧＮＤｌ ０とに接続され、そのゲート
電極６・はＡ−ＧＮＩ）１０に接続されている。ここで
、Ｐウェル２どＰウェル２′とのＩＩＩＬ！、Ｎ１１Ｌ
は、ラッチアップが間；但にならない４！ｐ、［ｔに長
くする必要がある。
ＩＳ型ｌ・ランジスタ１２′が形成され、七〇Ｎ＋型ソ
ース・ドレイン３′は、ぞｔしぞ、−ｂ Ｉ） −ＧＧ
ＮＤＩＩとＡ−ＧＮＤｌ ０とに接続され、そのゲート
電極６・はＡ−ＧＮＩ）１０に接続されている。ここで
、Ｐウェル２どＰウェル２′とのＩＩＩＬ！、Ｎ１１Ｌ
は、ラッチアップが間；但にならない４！ｐ、［ｔに長
くする必要がある。
第４図は第３図の等面回路である。第４図において、Ａ
、−ＧＮＤＩＯに対して］、） −ＯＮ 、Ｄ １．１
に使用電源電圧より大きい正の異常電圧が印加された場
合は、ＭＩＳ型トランジスタ１２がオンし、Ｄ−ＧＮＤ
ＩＩに対してＡ、−ＧＮＴ）１０に使用’ｉ’＋ を源
電圧より太さい正の異常電圧が印加された場合は、ＭＩ
Ｓ型トランジスタ１２ ’かオンすることによシ、内部
素子の破壊が避けられる。また、第４図の２つのＩｖｌ
’ Ｉ Ｓ型素子Ｉ・ランジスタ１２゜１２′が３つ以
上存在しても同様の効果が得られ尚泥３図において、Ｄ
−ＧＮＤＩＩばＮ 型拡散層３・とＰ 型拡散層４・と
を短絡し、Ａ−Ｃ７ＮＬ＋１０はＮ＋型型数散層３１′
型拡散層４とを短絡している。
、−ＧＮＤＩＯに対して］、） −ＯＮ 、Ｄ １．１
に使用電源電圧より大きい正の異常電圧が印加された場
合は、ＭＩＳ型トランジスタ１２がオンし、Ｄ−ＧＮＤ
ＩＩに対してＡ、−ＧＮＴ）１０に使用’ｉ’＋ を源
電圧より太さい正の異常電圧が印加された場合は、ＭＩ
Ｓ型トランジスタ１２ ’かオンすることによシ、内部
素子の破壊が避けられる。また、第４図の２つのＩｖｌ
’ Ｉ Ｓ型素子Ｉ・ランジスタ１２゜１２′が３つ以
上存在しても同様の効果が得られ尚泥３図において、Ｄ
−ＧＮＤＩＩばＮ 型拡散層３・とＰ 型拡散層４・と
を短絡し、Ａ−Ｃ７ＮＬ＋１０はＮ＋型型数散層３１′
型拡散層４とを短絡している。
以上のように、本発明によれば、アナログ回路特性を犠
牲にすることなく、異常Ｅ圧対策が計られる等の効果が
得られる。
牲にすることなく、異常Ｅ圧対策が計られる等の効果が
得られる。
第１図、第２図は本発明の第１の実施例の半導体装置を
示すそれぞれ断面図、等価回路図、第３図、幀４図は本
究明の第２の実施例の半導体装置ｄを示すそれぞれ１所
面図、等価回路図である。 面図において、１・・・・・・Ｎｍ、半導体基板、２，
２′・・・・・・Ｐウェル、３，３・・・・・・・Ｎ
型拡散層、４゜４・・・・・・・Ｐ 型拡散層、５・・
・・・・フィールド酸化膜、６．６Ｉ・・・・・・ゲー
ト電極、１０・・・・・・アナログ・グンド（１１−Ｇ
ＮＤ）、１２．１２’・・・・・・Ｍ Ｉ Ｓ型トラン
ジスタ、１３・・・・・・ダイオード、１４・・・・・
・Ｐウェル抵抗。 ５４ ′ ＼ 代理人 弁理士 内 原 １．＋ １ Ｋ ′ ＼＋−Ｖ 第１図 第２区 Ｔ〜１１ 璽θ 第３図 第４四
示すそれぞれ断面図、等価回路図、第３図、幀４図は本
究明の第２の実施例の半導体装置ｄを示すそれぞれ１所
面図、等価回路図である。 面図において、１・・・・・・Ｎｍ、半導体基板、２，
２′・・・・・・Ｐウェル、３，３・・・・・・・Ｎ
型拡散層、４゜４・・・・・・・Ｐ 型拡散層、５・・
・・・・フィールド酸化膜、６．６Ｉ・・・・・・ゲー
ト電極、１０・・・・・・アナログ・グンド（１１−Ｇ
ＮＤ）、１２．１２’・・・・・・Ｍ Ｉ Ｓ型トラン
ジスタ、１３・・・・・・ダイオード、１４・・・・・
・Ｐウェル抵抗。 ５４ ′ ＼ 代理人 弁理士 内 原 １．＋ １ Ｋ ′ ＼＋−Ｖ 第１図 第２区 Ｔ〜１１ 璽θ 第３図 第４四
Claims (3)
- （１）第１、第２の電源間にソース・ドレインが接続さ
れかつ前記第１の電源にゲート電極が接続されたトラン
ジスタと、相補型トランジスタとを半導体基板内に備え
たことを特徴とする半導体装置。 - （２）第１．第２の電源が、それぞれデジタル回路用駆
動電源およびアナログ回路用１琳動電源であることを特
徴とする特許請求の範囲第１項記載の半導体装置。 - （３）第１、第２の電源が、いずれも接地電源であると
とを特徴とする特許請求の範囲第１項記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168695A JPS6059770A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168695A JPS6059770A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059770A true JPS6059770A (ja) | 1985-04-06 |
| JPH0314234B2 JPH0314234B2 (ja) | 1991-02-26 |
Family
ID=15872745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58168695A Granted JPS6059770A (ja) | 1983-09-13 | 1983-09-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059770A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5362980A (en) * | 1992-07-23 | 1994-11-08 | U.S. Philips Corporation | Semiconductor component with protective element for limiting current through component |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155953A (ja) * | 1983-02-24 | 1984-09-05 | Mitsubishi Electric Corp | ラツチアツプ防止回路 |
| JPS59231850A (ja) * | 1983-06-14 | 1984-12-26 | Mitsubishi Electric Corp | 相補形ｍｏｓ半導体集積回路装置 |
-
1983
- 1983-09-13 JP JP58168695A patent/JPS6059770A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59155953A (ja) * | 1983-02-24 | 1984-09-05 | Mitsubishi Electric Corp | ラツチアツプ防止回路 |
| JPS59231850A (ja) * | 1983-06-14 | 1984-12-26 | Mitsubishi Electric Corp | 相補形ｍｏｓ半導体集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5362980A (en) * | 1992-07-23 | 1994-11-08 | U.S. Philips Corporation | Semiconductor component with protective element for limiting current through component |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0314234B2 (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245706B2 (ja) | ||
| JPS5869124A (ja) | 半導体集積回路 | |
| JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
| JPS6059770A (ja) | 半導体装置 | |
| JPH0410225B2 (ja) | ||
| JPS5937585B2 (ja) | 相補性ｍｉｓ論理回路 | |
| JPH02238668A (ja) | 半導体装置 | |
| JP4285792B2 (ja) | 半導体集積回路装置における静電破壊保護回路 | |
| JP3175758B2 (ja) | 半導体装置 | |
| JPS62109354A (ja) | 半導体集積回路 | |
| JPH0669429A (ja) | 半導体回路 | |
| JPH0532908B2 (ja) | ||
| JPS61285751A (ja) | Ｃｍｏｓ型半導体装置 | |
| JPH0786420A (ja) | 半導体装置 | |
| JPS60120569A (ja) | 入力回路 | |
| JPS6031266A (ja) | 半導体装置 | |
| JP2870923B2 (ja) | 半導体集積回路の保護回路 | |
| JPH0410472A (ja) | 保護回路 | |
| JPS61208863A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH0242759A (ja) | 半導体入力保護回路 | |
| JPS6089959A (ja) | 相補型ｍｉｓ半導体装置 | |
| JPH02192156A (ja) | 半導体集積回路装置 | |
| JPH05175439A (ja) | 半導体静電保護回路 | |
| JPH04302465A (ja) | Ｃｍｏｓ集積回路 | |
| JPH022309B2 (ja) |