JPH06188189A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06188189A JPH06188189A JP33832992A JP33832992A JPH06188189A JP H06188189 A JPH06188189 A JP H06188189A JP 33832992 A JP33832992 A JP 33832992A JP 33832992 A JP33832992 A JP 33832992A JP H06188189 A JPH06188189 A JP H06188189A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- semiconductor
- gaas
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 製造コストが低く、且つ、そのウェハ口径を
大きくすることが可能な、化合物半導体の能動層を具え
た半導体基体を提供する。 【構成】 シリコン基板１１上に、結晶の格子定数が互
いに異なる２種類以上の薄膜が交互に積層された超格子
構造の第１のバッファ層（歪緩衝層）１２が形成され、
その上に化合物半導体（ＧａＡｓ）からなる能動層１４
が形成されている。更に第１のバッファ層１２と能動層
１４との間には、基板１１中の析出物や転位の移動を防
止し、且つその電気的な影響を能動層１４に及ばないた
めの第２のバッファ層１３が設けられている。かかる構
成の半導体基体は、基板１１がシリコンで形成されてい
るため、大口径化が可能となり、製造コストも低減され
る。
大きくすることが可能な、化合物半導体の能動層を具え
た半導体基体を提供する。 【構成】 シリコン基板１１上に、結晶の格子定数が互
いに異なる２種類以上の薄膜が交互に積層された超格子
構造の第１のバッファ層（歪緩衝層）１２が形成され、
その上に化合物半導体（ＧａＡｓ）からなる能動層１４
が形成されている。更に第１のバッファ層１２と能動層
１４との間には、基板１１中の析出物や転位の移動を防
止し、且つその電気的な影響を能動層１４に及ばないた
めの第２のバッファ層１３が設けられている。かかる構
成の半導体基体は、基板１１がシリコンで形成されてい
るため、大口径化が可能となり、製造コストも低減され
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体技術さらには能
動層が化合物半導体にて形成された半導体装置に適用し
て特に有効な技術に関し、例えばＧａＡｓからなる能動
層を具えた半導体装置に利用して有用な技術に関する。
動層が化合物半導体にて形成された半導体装置に適用し
て特に有効な技術に関し、例えばＧａＡｓからなる能動
層を具えた半導体装置に利用して有用な技術に関する。
【０００２】
【従来の技術】キャリア移動度が高く、超高速デバイス
に適した化合物半導体、例えばＧａＡｓを主体とした半
導体装置が公知である。斯かるＧａＡｓ半導体装置で
は、例えば図２に示すように、半絶縁性基板（Ｓ．Ｉ．
ＧａＡｓ）２１上に、ＧａＡｓを主体としたバッファ層
２３及び能動層２４を例えばエピタキシャル成長させて
いた。因に、上記バッファ層２３は、ＧａＡｓ基板２１
の結晶中の析出物や格子欠陥等が能動層２４に引継がれ
ないようにしたり、或いは基板２１の電気的性質が能動
層２４に形成される能動素子（ソース２６，ドレイン２
７，ゲート２８を具えた高電子移動度トランジスタ２
５）の動作に影響を与えないようにするために設けられ
ている。
に適した化合物半導体、例えばＧａＡｓを主体とした半
導体装置が公知である。斯かるＧａＡｓ半導体装置で
は、例えば図２に示すように、半絶縁性基板（Ｓ．Ｉ．
ＧａＡｓ）２１上に、ＧａＡｓを主体としたバッファ層
２３及び能動層２４を例えばエピタキシャル成長させて
いた。因に、上記バッファ層２３は、ＧａＡｓ基板２１
の結晶中の析出物や格子欠陥等が能動層２４に引継がれ
ないようにしたり、或いは基板２１の電気的性質が能動
層２４に形成される能動素子（ソース２６，ドレイン２
７，ゲート２８を具えた高電子移動度トランジスタ２
５）の動作に影響を与えないようにするために設けられ
ている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題がある。即ち、ＧａＡｓ等
の化合物半導体からなる半導体基体を作成するに当たっ
ては、現在の技術では、化合物半導体ウェハの口径を４
インチ程度とするのが限度で、大口径のウェハ（８イン
チ程度）を形成することができない。このため、チップ
サイズが大きくなりがちな大規模集積回路を製造する場
合には、ウェハ口径が小さい分その総合歩留りが低下す
る。又、化合物半導体基板は、シリコン基板等の他の基
板に比べて、割れ易いために取り扱いが難しく、又製造
コストも高い。本発明は斯かる事情に鑑みてなされたも
ので、製造コストが低く、且つ、そのウェハ口径を大き
くすることが可能な、化合物半導体の能動層を具えた半
導体装置を提供することをその目的とする。
た技術には、次のような問題がある。即ち、ＧａＡｓ等
の化合物半導体からなる半導体基体を作成するに当たっ
ては、現在の技術では、化合物半導体ウェハの口径を４
インチ程度とするのが限度で、大口径のウェハ（８イン
チ程度）を形成することができない。このため、チップ
サイズが大きくなりがちな大規模集積回路を製造する場
合には、ウェハ口径が小さい分その総合歩留りが低下す
る。又、化合物半導体基板は、シリコン基板等の他の基
板に比べて、割れ易いために取り扱いが難しく、又製造
コストも高い。本発明は斯かる事情に鑑みてなされたも
ので、製造コストが低く、且つ、そのウェハ口径を大き
くすることが可能な、化合物半導体の能動層を具えた半
導体装置を提供することをその目的とする。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。本発明では、シリコン基板上に歪緩衝層を
形成し、その上に化合物半導体からなる層を形成した。
また、前記歪緩衝層を超格子構造とすべく、化合物半導
体からなる薄膜とシリコン薄膜とを交互にエピタキシャ
ル成長させた。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。本発明では、シリコン基板上に歪緩衝層を
形成し、その上に化合物半導体からなる層を形成した。
また、前記歪緩衝層を超格子構造とすべく、化合物半導
体からなる薄膜とシリコン薄膜とを交互にエピタキシャ
ル成長させた。
【０００５】
【作用】歪緩衝層を介在させることにより、互いに格子
定数の異なるシリコン基板とＧａＡｓ能動層との間の歪
が緩衝される。しかして、シリコン基板上に化合物半導
体デバイスを形成することができるようになる。
定数の異なるシリコン基板とＧａＡｓ能動層との間の歪
が緩衝される。しかして、シリコン基板上に化合物半導
体デバイスを形成することができるようになる。
【０００６】
【実施例】以下、本発明の一実施例を添付図面を参照し
て説明する。図１は、本発明が適用された半導体装置の
縦構造を示す断面図であり、半導体装置１の能動層１４
には、高電子移動度トランジスタ（以下単に「ＨＥＭ
Ｔ」と略記する。）１５が形成されている。この図に示
すように、半導体装置１は、シリコン基板１１及びその
上に形成されたＧａＡｓを主体とした能動層１４（１４
ａ〜１４ｃ）にて構成されている。そしてシリコン基板
１１と能動層１４との間には、第１のバッファ層（歪緩
衝層）１２と第２のバッファ層１３が介在されている。
て説明する。図１は、本発明が適用された半導体装置の
縦構造を示す断面図であり、半導体装置１の能動層１４
には、高電子移動度トランジスタ（以下単に「ＨＥＭ
Ｔ」と略記する。）１５が形成されている。この図に示
すように、半導体装置１は、シリコン基板１１及びその
上に形成されたＧａＡｓを主体とした能動層１４（１４
ａ〜１４ｃ）にて構成されている。そしてシリコン基板
１１と能動層１４との間には、第１のバッファ層（歪緩
衝層）１２と第２のバッファ層１３が介在されている。
【０００７】このうち第２のバッファ層１３は、基板１
１中の析出物や転位が能動層１４に移動したり、或は、
基板１１の電気的な影響が能動層１４に及ばないように
設けられた公知のバッファ層であり、その膜厚が例えば
０．５μｍ程度となるようにＧａＡｓ結晶をエピタキシ
ャル成長させることにより形成される。
１中の析出物や転位が能動層１４に移動したり、或は、
基板１１の電気的な影響が能動層１４に及ばないように
設けられた公知のバッファ層であり、その膜厚が例えば
０．５μｍ程度となるようにＧａＡｓ結晶をエピタキシ
ャル成長させることにより形成される。
【０００８】又、歪緩衝層１２は、全体としてその膜厚
が、例えば１〜２μｍ程度となるように形成されるもの
で、以下の理由により設けられる。即ち、上記能動層１
４は、ＧａＡｓを主体とするもので、これをシリコン基
板１１にそのまま接合させると、格子定数の差異（シリ
コンの格子定数は５．４３Å、ＧａＡｓの格子定数は
５．６３Å）によって、シリコン基板１１上にＧａＡｓ
結晶がエピタキシャル成長しなかったり、仮りに成長し
ても格子定数の差異によって基体全体が反ってしまい、
又、基体に転位等のストレスが生じる等の不具合があ
る。そこで、本実施例では、シリコン基板１１上にシリ
コン結晶とＧａＡｓ結晶とを、エピタキシャル成長によ
って例えば２０Å程度宛、交互に積層し、これらを上記
所定膜厚（１〜２μｍ）となるまで積み重ねて第１のバ
ッファ層（歪緩衝層）１２を形成している。このように
一方の層を２０Å程度にエピタキシャル成長させた場
合、１層当り、結晶が縦に２乃至３個積み重ねられ、そ
の上に次の（他方の）層が同様に縦に２乃至３個積み重
ねられる。このように、格子定数の差異に起因する歪が
大きくなる前に、次の層が積層されるので、第１のバッ
ファ層１２はその下側のシリコン基板１１及びその上側
のＧａＡｓバッファ層１３との間で大きな歪を生じさせ
ることなく、基体全体の歪を緩和させることができる。
シリコン基板の上に歪緩衝層を介してＧａＡｓ能動層が
設けられた基体は、従前のＧａＡｓ基体と同等の高速性
に優れたデバイスを形成することを可能ならしめる。
が、例えば１〜２μｍ程度となるように形成されるもの
で、以下の理由により設けられる。即ち、上記能動層１
４は、ＧａＡｓを主体とするもので、これをシリコン基
板１１にそのまま接合させると、格子定数の差異（シリ
コンの格子定数は５．４３Å、ＧａＡｓの格子定数は
５．６３Å）によって、シリコン基板１１上にＧａＡｓ
結晶がエピタキシャル成長しなかったり、仮りに成長し
ても格子定数の差異によって基体全体が反ってしまい、
又、基体に転位等のストレスが生じる等の不具合があ
る。そこで、本実施例では、シリコン基板１１上にシリ
コン結晶とＧａＡｓ結晶とを、エピタキシャル成長によ
って例えば２０Å程度宛、交互に積層し、これらを上記
所定膜厚（１〜２μｍ）となるまで積み重ねて第１のバ
ッファ層（歪緩衝層）１２を形成している。このように
一方の層を２０Å程度にエピタキシャル成長させた場
合、１層当り、結晶が縦に２乃至３個積み重ねられ、そ
の上に次の（他方の）層が同様に縦に２乃至３個積み重
ねられる。このように、格子定数の差異に起因する歪が
大きくなる前に、次の層が積層されるので、第１のバッ
ファ層１２はその下側のシリコン基板１１及びその上側
のＧａＡｓバッファ層１３との間で大きな歪を生じさせ
ることなく、基体全体の歪を緩和させることができる。
シリコン基板の上に歪緩衝層を介してＧａＡｓ能動層が
設けられた基体は、従前のＧａＡｓ基体と同等の高速性
に優れたデバイスを形成することを可能ならしめる。
【０００９】尚、本実施例のＧａＡｓを主体とした能動
層１４は、ＧａＡｓ／ｎ−ＡｌＧａＡｓ選択ドープヘテ
ロ接合を形成すべく、アンドープＧａＡｓ層１４ａ，ア
ンドープＡｌＧａＡｓ層１４ｂ，ｎ−ＡｌＧａＡｓ層１
４ｃ，及びｎ+ＧａＡｓ層１４ｅと云う具合いに、夫々
エピタキシャル成長された多層構造となっており、上記
ｎ+ＧａＡｓ層１４ｅ上にソース電極１８，ドレイン電
極１６が形成され、上記アンドープＡｌＧａＡｓ層１４
ｃ上にゲート電極１７が形成されてＨＥＭＴが構成され
る。
層１４は、ＧａＡｓ／ｎ−ＡｌＧａＡｓ選択ドープヘテ
ロ接合を形成すべく、アンドープＧａＡｓ層１４ａ，ア
ンドープＡｌＧａＡｓ層１４ｂ，ｎ−ＡｌＧａＡｓ層１
４ｃ，及びｎ+ＧａＡｓ層１４ｅと云う具合いに、夫々
エピタキシャル成長された多層構造となっており、上記
ｎ+ＧａＡｓ層１４ｅ上にソース電極１８，ドレイン電
極１６が形成され、上記アンドープＡｌＧａＡｓ層１４
ｃ上にゲート電極１７が形成されてＨＥＭＴが構成され
る。
【００１０】以上説明したように、本実施例によれば、
シリコン基板１１上にＧａＡｓを主体とした能動層１４
を形成することができるので、用いられる半導体ウェハ
（シリコン基板）の口径を、ＧａＡｓからなるウェハで
はなし得なかった大きさ（例えば８インチ）にすること
で、大規模ＬＳＩの総合歩留りの向上を達成できる。
又、基板部分がシリコンで形成されているため、熱抵抗
を低くすることができ、高出力のパワートランジスタや
高集積回路に適したものとなる。更に基板にＧａＡｓを
用いた従来のウェハと比較して製造コストが低減（５分
の１程度）できる。
シリコン基板１１上にＧａＡｓを主体とした能動層１４
を形成することができるので、用いられる半導体ウェハ
（シリコン基板）の口径を、ＧａＡｓからなるウェハで
はなし得なかった大きさ（例えば８インチ）にすること
で、大規模ＬＳＩの総合歩留りの向上を達成できる。
又、基板部分がシリコンで形成されているため、熱抵抗
を低くすることができ、高出力のパワートランジスタや
高集積回路に適したものとなる。更に基板にＧａＡｓを
用いた従来のウェハと比較して製造コストが低減（５分
の１程度）できる。
【００１１】以上本発明者によってなそれた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、本
実施例では能動層としてＧａＡｓを主体とした化合物半
導体を用い、基板としてシリコン基板を用いた例を示し
たが、これに限ることなく、格子定数の異なる他の化合
物半導体層（例えばＩｎＰ）が基板上に形成された他の
半導体基体にも適用可能である。又、本実施例の第２の
バッファ層１３を設けずに、第１のバッファ層１３の上
に直接ＧａＡｓ系の能動層１４を形成してもよい。又、
能動層を形成するに当たっては、ＧａＡｓ系半導体結晶
をエピタキシャル成長させる例を示したが、これに限る
ことなく、第１のバッファ層（又は第２のバッファ層）
の上にアンドープＧａＡｓを厚く積層させ、この主面に
イオン打込みを行って能動層を形成してもよい。又、歪
緩衝層を構成する各薄膜の厚さは、実施例で例示したも
のに限ることはなく、製品化されたデバイスの検査等で
得られたデータを基に、歪の発生が抑えられる値に適宜
変更することができる。以上の説明では主として本発明
者によってなされた発明をその背景となった利用分野で
ある超高速化合物半導体デバイスに適用した場合につい
て説明したが、この発明はそれに限定されるものでな
く、光デバイス等に用いられる他の化合物半導体技術一
般に利用することができる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、本
実施例では能動層としてＧａＡｓを主体とした化合物半
導体を用い、基板としてシリコン基板を用いた例を示し
たが、これに限ることなく、格子定数の異なる他の化合
物半導体層（例えばＩｎＰ）が基板上に形成された他の
半導体基体にも適用可能である。又、本実施例の第２の
バッファ層１３を設けずに、第１のバッファ層１３の上
に直接ＧａＡｓ系の能動層１４を形成してもよい。又、
能動層を形成するに当たっては、ＧａＡｓ系半導体結晶
をエピタキシャル成長させる例を示したが、これに限る
ことなく、第１のバッファ層（又は第２のバッファ層）
の上にアンドープＧａＡｓを厚く積層させ、この主面に
イオン打込みを行って能動層を形成してもよい。又、歪
緩衝層を構成する各薄膜の厚さは、実施例で例示したも
のに限ることはなく、製品化されたデバイスの検査等で
得られたデータを基に、歪の発生が抑えられる値に適宜
変更することができる。以上の説明では主として本発明
者によってなされた発明をその背景となった利用分野で
ある超高速化合物半導体デバイスに適用した場合につい
て説明したが、この発明はそれに限定されるものでな
く、光デバイス等に用いられる他の化合物半導体技術一
般に利用することができる。
【００１２】
【発明の効果】ＧａＡｓ基板を用いた半導体装置と同等
の高速性に優れた構造が、シリコンウェハ上に形成され
るので、その大口径化、更には製造コストの低減が図ら
れる。
の高速性に優れた構造が、シリコンウェハ上に形成され
るので、その大口径化、更には製造コストの低減が図ら
れる。
【図１】本発明が適用された半導体装置の縦構造を示す
断面図である。
断面図である。
【図２】ＧａＡｓ基板上にバッファ層を介してＧａＡｓ
能動層が形成された従来の半導体装置の縦構造を示す断
面図である。
能動層が形成された従来の半導体装置の縦構造を示す断
面図である。
１ 半導体装置 １１ シリコン基板 １２ 第１のバッファ層（歪緩衝層） １３ 第２のバッファ層 １４ 能動層（ＧａＡｓ） １５ ＨＥＭＴ
Claims (3)
- 【請求項１】 第１の半導体からなる基板上に、結晶の
格子定数が互いに異なる２種類以上の薄膜が交互に積層
された超格子構造の歪緩衝層が形成され、その上に第１
の半導体と格子定数が異なる第２の半導体からなる層が
形成されていることを特徴とする半導体装置。 - 【請求項２】 前記第１の半導体からなる基板はシリコ
ンウェハであり、前記第２の半導体は化合物半導体であ
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記歪緩衝層を構成する薄膜は、エピタ
キシャル成長された、化合物半導体の薄膜とシリコン薄
膜であることを特徴とする請求項２に記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33832992A JPH06188189A (ja) | 1992-12-18 | 1992-12-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33832992A JPH06188189A (ja) | 1992-12-18 | 1992-12-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188189A true JPH06188189A (ja) | 1994-07-08 |
Family
ID=18317125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33832992A Pending JPH06188189A (ja) | 1992-12-18 | 1992-12-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06188189A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017112198A (ja) * | 2015-12-16 | 2017-06-22 | 日本電信電話株式会社 | 半導体積層構造 |
-
1992
- 1992-12-18 JP JP33832992A patent/JPH06188189A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017112198A (ja) * | 2015-12-16 | 2017-06-22 | 日本電信電話株式会社 | 半導体積層構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JPH06177037A (ja) | シリコン基板化合物半導体装置 | |
| JP2002118254A (ja) | 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法 | |
| JPH02244729A (ja) | ヘテロエピタキシャル構造を形成する方法と集積回路 | |
| JPS5946068A (ja) | 半導体装置 | |
| JPH04257232A (ja) | パワートランジスタおよびその製造法 | |
| JPH06188189A (ja) | 半導体装置 | |
| JPH05259077A (ja) | 半導体装置及びその製造方法 | |
| US4948752A (en) | Method of making sagfets on buffer layers | |
| JPH11233440A (ja) | 半導体装置 | |
| JP3108829B2 (ja) | ＩｎＰ系電界効果型半導体装置 | |
| JP2879250B2 (ja) | 電界効果半導体装置 | |
| JP3441968B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH05166724A (ja) | シリコン基板化合物半導体装置とその製造方法 | |
| JP2828980B2 (ja) | 半導体結晶の製造方法 | |
| JPH0685239A (ja) | 半導体装置の製造方法 | |
| JPH07273025A (ja) | 半導体基板 | |
| JP2024001751A (ja) | 窒化物半導体ウェーハ、及びその製造方法 | |
| JP3246067B2 (ja) | 電界効果型トランジスタ用ウエハ及びトランジスタ | |
| JP2987967B2 (ja) | エピタキシャルウエハとその成長方法 | |
| JPH07273029A (ja) | 化合物半導体基板 | |
| JPH10106948A (ja) | 半導体装置およびその製造方法 | |
| JPH05136171A (ja) | 半導体素子の製造方法 | |
| JPS62189720A (ja) | 半導体装置の製造方法 | |
| JPH04258137A (ja) | 電子素子の製造方法 |