JPH061871B2 - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPH061871B2 JPH061871B2 JP17216786A JP17216786A JPH061871B2 JP H061871 B2 JPH061871 B2 JP H061871B2 JP 17216786 A JP17216786 A JP 17216786A JP 17216786 A JP17216786 A JP 17216786A JP H061871 B2 JPH061871 B2 JP H061871B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- transistors
- control circuit
- gain control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は利得制御回路に関し、特にラジオ受信機等にお
ける周波数混合器の利得制御回路に関する。
ける周波数混合器の利得制御回路に関する。
第２図は、従来の利得制御回路の一例を用いて構成され
た周波数混合器（以下ＭＩＸアンプという）を示す回路
図である。
た周波数混合器（以下ＭＩＸアンプという）を示す回路
図である。
端子Ａ１はこのＭＩＸアンプの入力端子、端子Ａ２は局
部発振注入端子、端子Ａ３は出力端子を示す。トランジ
スタＱ１〜Ｑ２は第１の差動増幅器を構成し、トランジ
スタＱ２のコレクタはトランジスタＱ３，Ｑ４で構成さ
れる第２の差動増幅器の共通エミッタに接続され、これ
ら第１及び第２の差動増幅器によって掛算回路が形成さ
れる。
部発振注入端子、端子Ａ３は出力端子を示す。トランジ
スタＱ１〜Ｑ２は第１の差動増幅器を構成し、トランジ
スタＱ２のコレクタはトランジスタＱ３，Ｑ４で構成さ
れる第２の差動増幅器の共通エミッタに接続され、これ
ら第１及び第２の差動増幅器によって掛算回路が形成さ
れる。
入力端子Ａ１より入力された入力信号は、エミッタホロ
ワを形成するトランジスタＱ７を介してトランジスタＱ
１のベースに印加される。トランジスタＱ８はトランジ
スタＱ２のベースバイアスを与えるためのものであり、
Ｉo1，Ｉo3は定電流源である。局部発振回路（図示せ
ず）からの発振信号は、局部発振注入端子２に入力さ
れ、トランジスタＱ３のベースに伝わる。これら入力信
号・発振信号は、トランジスタＱ１・Ｑ２ならびにトラ
ンジスタＱ３・Ｑ４から成る２つの差動増幅器で周波数
混合され、差周波数成分が出力端子Ａ３から出力信号と
して取り出される。この場合、出力端子Ａ３の出力電流
のうち、入力信号と発振信号との差周波数成分の値をＩ
outとするとＩout式は(1)式で与えられる。
ワを形成するトランジスタＱ７を介してトランジスタＱ
１のベースに印加される。トランジスタＱ８はトランジ
スタＱ２のベースバイアスを与えるためのものであり、
Ｉo1，Ｉo3は定電流源である。局部発振回路（図示せ
ず）からの発振信号は、局部発振注入端子２に入力さ
れ、トランジスタＱ３のベースに伝わる。これら入力信
号・発振信号は、トランジスタＱ１・Ｑ２ならびにトラ
ンジスタＱ３・Ｑ４から成る２つの差動増幅器で周波数
混合され、差周波数成分が出力端子Ａ３から出力信号と
して取り出される。この場合、出力端子Ａ３の出力電流
のうち、入力信号と発振信号との差周波数成分の値をＩ
outとするとＩout式は(1)式で与えられる。
Ｉout＝Ａ・gm1・Ｖｉ …………(1) ここで、Ａは比例定数、gm1は第１の差動増幅器（以下
差動増幅器Ｑ１・Ｑ２という）の伝達コンダクタンス、
Ｖｉは入力信号の電圧振幅を示す。(1)式より、ＭＩＸ
アンプの変換利得Ｇｍは(2)式に示される様に、差動増
幅器Ｑ１・Ｑ２の伝達コンダクタンスgm1に比例するこ
とがわかる。
差動増幅器Ｑ１・Ｑ２という）の伝達コンダクタンス、
Ｖｉは入力信号の電圧振幅を示す。(1)式より、ＭＩＸ
アンプの変換利得Ｇｍは(2)式に示される様に、差動増
幅器Ｑ１・Ｑ２の伝達コンダクタンスgm1に比例するこ
とがわかる。
次に、トランジスタＱ５・Ｑ６と定電流源Ｉ20とからな
る利得制御回路の動作について説明する。第３の差動増
幅器を構成するトランジスタＱ５・Ｑ６を流れるコレク
タ電流の総和は、定電流源Ｉo2の電流値をＩｏとする
と、このＩｏに一致する。又、トランジスタＱ６のベー
スに接続する端子Ｔ２には基準電圧Ｖreｆが与えられ、
トランジスタＱ５のベースに接続する端子Ｔ１には制御
電圧ＶAGCが印加される。ここで、トランジスタＱ５の
コレクタ電流をＩc5，トランジスタＱ６のコレクタ電流
をＩc6とするとＩc5・Ｉc6はそれぞれ次式で表される。
る利得制御回路の動作について説明する。第３の差動増
幅器を構成するトランジスタＱ５・Ｑ６を流れるコレク
タ電流の総和は、定電流源Ｉo2の電流値をＩｏとする
と、このＩｏに一致する。又、トランジスタＱ６のベー
スに接続する端子Ｔ２には基準電圧Ｖreｆが与えられ、
トランジスタＱ５のベースに接続する端子Ｔ１には制御
電圧ＶAGCが印加される。ここで、トランジスタＱ５の
コレクタ電流をＩc5，トランジスタＱ６のコレクタ電流
をＩc6とするとＩc5・Ｉc6はそれぞれ次式で表される。
ここで、ΔＶ＝ＶAGC−Ｖreｆである。制御電圧Ｖ
AGCは、第３図に示す様に、入力信号電圧の増大に対応
して反比例の関係で減少する特性を有すると仮定する。
そうすると、(3)式で表されたＩc5については、第４図
に示す様に入力信号電圧の増大に対応して反比例の関係
で減少する特性を示す。トランジスタＱ１・Ｑ２のコレ
クタ電流の総和はトランジスタＱ５のコレクタ電流Ｉc5
に等しく、(1)式における伝達コンダクタンスｇｍ１は
次式で表わされる。
AGCは、第３図に示す様に、入力信号電圧の増大に対応
して反比例の関係で減少する特性を有すると仮定する。
そうすると、(3)式で表されたＩc5については、第４図
に示す様に入力信号電圧の増大に対応して反比例の関係
で減少する特性を示す。トランジスタＱ１・Ｑ２のコレ
クタ電流の総和はトランジスタＱ５のコレクタ電流Ｉc5
に等しく、(1)式における伝達コンダクタンスｇｍ１は
次式で表わされる。
ここで、ｑは電子の電荷量、ｋはボルツマン定数、Ｔは
絶対温度である。
絶対温度である。
(5)式により、伝達コンダクタンスｇｍ１はコレクタ電
流Ｉc5に比例し、(2)式より変換利得Ｇｍは伝達コンダ
クタンスｇｍ１に比例しており、この関係から、コレク
タ電流Ｉc5を制御電圧ＶAGCで制御することによりＭＩ
Ｘアンプの変換利得Ｇｍが制御せられ、利得制御動作が
達成せられる。
流Ｉc5に比例し、(2)式より変換利得Ｇｍは伝達コンダ
クタンスｇｍ１に比例しており、この関係から、コレク
タ電流Ｉc5を制御電圧ＶAGCで制御することによりＭＩ
Ｘアンプの変換利得Ｇｍが制御せられ、利得制御動作が
達成せられる。
〔発明が解決しようとする問題点〕 上述した従来の利得制御回路には、以下の様な欠点があ
る。
る。
第１に、端子Ａ１の入力信号電圧の増大に伴ない、利得
制御回路によつて第１の差動増幅器を構成するトランジ
スタＱ１・Ｑ２のコレクタ電流の総和、即ち制御回路の
トランジスタＱ５のコレクタ電流も減少することとな
り、トランジスタＱ１・Ｑ２のそれぞれのベース・エミ
ッタ間順方向電圧が小さくなる、即ち、カットオフの方
向になる為、トランジスタＱ１・Ｑ２のベースからみた
入力ダイナミックレンジが減少してしまう欠点がある。
制御回路によつて第１の差動増幅器を構成するトランジ
スタＱ１・Ｑ２のコレクタ電流の総和、即ち制御回路の
トランジスタＱ５のコレクタ電流も減少することとな
り、トランジスタＱ１・Ｑ２のそれぞれのベース・エミ
ッタ間順方向電圧が小さくなる、即ち、カットオフの方
向になる為、トランジスタＱ１・Ｑ２のベースからみた
入力ダイナミックレンジが減少してしまう欠点がある。
第２に、端子Ｔ１の制御電圧が変化した場合、トランジ
スタＱ３・Ｑ４から成る第２の差動増幅器の電流源を構
成するトランジスタＱ２のコレクタ直流電流が変化し、
その結果、トランジスタＱ３のベースからみた入力イン
ピーダンスが変化する。この結果、局部発振注入端子Ａ
２に接続される局部発振器に、例えば、発振周波数の変
動等の悪影響を与えると云う欠点が生ずる。
スタＱ３・Ｑ４から成る第２の差動増幅器の電流源を構
成するトランジスタＱ２のコレクタ直流電流が変化し、
その結果、トランジスタＱ３のベースからみた入力イン
ピーダンスが変化する。この結果、局部発振注入端子Ａ
２に接続される局部発振器に、例えば、発振周波数の変
動等の悪影響を与えると云う欠点が生ずる。
本発明の目的は、上記欠点を解決して、ＭＩＸアンプの
入力ダイナミックレンジが大きく、ＭＩＸアンプの局部
発振注入端子の入力インピーダンスが変動しない利得制
御回路を提供することにある。
入力ダイナミックレンジが大きく、ＭＩＸアンプの局部
発振注入端子の入力インピーダンスが変動しない利得制
御回路を提供することにある。
本発明の利得制御回路は、第１の差動対を構成する第１
・第２のトランジスタの少なくとも一方のコレクタを第
２の差動対を構成する第３・第４のトランジスタの共通
エミッタに接続し、前記第１又は第２のトランジスタの
ベースを入力とし、前記第３又は第４のトランジスタの
ベースを局部発振注入端子とし、前記第３又は第４のト
ランジスタのコレクタを出力とした周波数混合器の前記
第１の差動対の変換コンダクタンスを制御して変換利得
を制御する利得制御回路において、第１・第２の抵抗器
と第１・第２のダイオードと第３の差動対を構成する第
５・第６のトランジスタと定電流源とを備え、前記第１
のトランジスタのエミッタと前記第２のトランジスタの
エミッタとの間に前記第１・第２の抵抗器を直列接続
し、前記第１のトランジスタのエミッタに前記第１のダ
イオードのアノードを、前記第２のトランジスタのエミ
ッタに前記第２のダイオードのアノードを接続し、前記
第１・第２のダイオードのそれぞれのカソードを共通接
続し、前記第５・第６のトランジスタのそれぞれのコレ
クタを前記第１・第２のダイオードのカソードの共通接
続点及び前記第１・第２の抵抗器の共通接続点にそれぞ
れ接続し、前記第５・第６のトランジスタの共通エミッ
タに前記定電流源を接続し、前記第５又は第６のトラン
ジスタのベースを制御入力端子として構成される。
・第２のトランジスタの少なくとも一方のコレクタを第
２の差動対を構成する第３・第４のトランジスタの共通
エミッタに接続し、前記第１又は第２のトランジスタの
ベースを入力とし、前記第３又は第４のトランジスタの
ベースを局部発振注入端子とし、前記第３又は第４のト
ランジスタのコレクタを出力とした周波数混合器の前記
第１の差動対の変換コンダクタンスを制御して変換利得
を制御する利得制御回路において、第１・第２の抵抗器
と第１・第２のダイオードと第３の差動対を構成する第
５・第６のトランジスタと定電流源とを備え、前記第１
のトランジスタのエミッタと前記第２のトランジスタの
エミッタとの間に前記第１・第２の抵抗器を直列接続
し、前記第１のトランジスタのエミッタに前記第１のダ
イオードのアノードを、前記第２のトランジスタのエミ
ッタに前記第２のダイオードのアノードを接続し、前記
第１・第２のダイオードのそれぞれのカソードを共通接
続し、前記第５・第６のトランジスタのそれぞれのコレ
クタを前記第１・第２のダイオードのカソードの共通接
続点及び前記第１・第２の抵抗器の共通接続点にそれぞ
れ接続し、前記第５・第６のトランジスタの共通エミッ
タに前記定電流源を接続し、前記第５又は第６のトラン
ジスタのベースを制御入力端子として構成される。
次に、本発明について図面を参照して説明する。
第１図は、本発明の利得制御回路の一実施例を用いて構
成されたＭＩＸアンプを示す回路図である。第１図にお
いてトランジスタＱ１・Ｑ２からなる第１の差動増幅器
及びトランジスタＱ３・Ｑ４から成る第２の差動増幅器
は第２図に示すＭＩＸアンプのそれらに対応し、本発明
の一実施例と共に、Ａ１を入力端子、Ａ２を局部発振注
入端子、Ａ３を出力端子とするＭＩＸアンプを構成す
る。この実施例である利得制御回路は、トランジスタＱ
５・Ｑ６から成る第３の差動増幅器とトランジスタＱ５
・Ｑ６の共通エミッタに接続された定電流源Ｉo2と抵抗
Ｒ１・Ｒ２とダイオードＤ１・Ｄ２とを備えている。ト
ランジスタＱ７は入力信号電圧をトランジスタＱ１のベ
ースへ伝える為のバッファアンプであり、トランジスタ
Ｑ８はトランジスタＱ２のベースバイアスを与えるもの
であり、Ｉo1・Ｉo3は定電流源である。
成されたＭＩＸアンプを示す回路図である。第１図にお
いてトランジスタＱ１・Ｑ２からなる第１の差動増幅器
及びトランジスタＱ３・Ｑ４から成る第２の差動増幅器
は第２図に示すＭＩＸアンプのそれらに対応し、本発明
の一実施例と共に、Ａ１を入力端子、Ａ２を局部発振注
入端子、Ａ３を出力端子とするＭＩＸアンプを構成す
る。この実施例である利得制御回路は、トランジスタＱ
５・Ｑ６から成る第３の差動増幅器とトランジスタＱ５
・Ｑ６の共通エミッタに接続された定電流源Ｉo2と抵抗
Ｒ１・Ｒ２とダイオードＤ１・Ｄ２とを備えている。ト
ランジスタＱ７は入力信号電圧をトランジスタＱ１のベ
ースへ伝える為のバッファアンプであり、トランジスタ
Ｑ８はトランジスタＱ２のベースバイアスを与えるもの
であり、Ｉo1・Ｉo3は定電流源である。
第１・第２の差動増幅器による周波数混合動作につて
は、第２図に示すＭＩＸアンプの説明で述べた通りであ
り、第１図に示すＭＩＸアンプの変換利得Ｇｍも同様に
して(6)式で与えられる。
は、第２図に示すＭＩＸアンプの説明で述べた通りであ
り、第１図に示すＭＩＸアンプの変換利得Ｇｍも同様に
して(6)式で与えられる。
Ｇｍ＝Ａ・ｇｍ２ …………(6) ここでＡは比例定数、ｇｍ２は差動増幅器Ｑ１・Ｑ２の
伝達コンダクタンスを示す。
伝達コンダクタンスを示す。
伝達コンダクタンスｇｍ２は次式で表される。
ここで、ＲＥはトランジスタＱ３のエミッタとトランジ
スタＱ４のエミッタとの間の等価エミッタ抵抗、ｇｍ０
はこの等価エミッタ抵抗が零の場合における差動増幅器
Ｑ１・Ｑ２の伝達コンダクタンスを示し、それぞれ以下
の式で表される。
スタＱ４のエミッタとの間の等価エミッタ抵抗、ｇｍ０
はこの等価エミッタ抵抗が零の場合における差動増幅器
Ｑ１・Ｑ２の伝達コンダクタンスを示し、それぞれ以下
の式で表される。
ＲＥ＝（Ｒ１＋Ｒ２）「//」（ＲD1＋ＲD2）…(8) (8)式においてＲD1・ＲD2はそれぞれダイオードＤ１・
Ｄ２における順方向抵抗を示し、(9)式においてＩｏは
定電流源Ｉo2の電流値Ｉｏを示す。このＲD1・ＲD2はダ
イオードＤ１及びＤ２の順方向電流値が互いに等しく、
値が とすると次式で表される。
Ｄ２における順方向抵抗を示し、(9)式においてＩｏは
定電流源Ｉo2の電流値Ｉｏを示す。このＲD1・ＲD2はダ
イオードＤ１及びＤ２の順方向電流値が互いに等しく、
値が とすると次式で表される。
(10)式においてＩC5はトランジスタＱ５のコレクタ電流
を示し、このコレクタ電流ＩC5は第２図に示すＭＩＸア
ンプにおけると同様に、第４図に示す様に入力信号電圧
の増大に対応して反比例の関係で減少する特性を示すの
で、等価エミッタ抵抗ＲＥは第５図に示す様にＩC5がＩ
ｏに等しい時点では に一致し、また、ＩC5がほとんど流れない時点では（Ｒ
１＋Ｒ２）に一致する特性となる。これにより(7)式に
示される伝達コンダクタンスｇm2は端子Ｔ１の制御電圧
によって制御され、同様にして、(6)式に示される変換
利得Ｇｍも制御されることになる。即ち、第１図に示す
実施例は、トランジスタＱ５を流れるコレクタ電流を制
御電圧ＶAGCにより制御し、それによりＭＩＸアンプの
差動増幅器Ｑ１・Ｑ２における等価エミッタ抵抗ＲＥを
制御して、ＭＩＸアンプの利得制御を行う。
を示し、このコレクタ電流ＩC5は第２図に示すＭＩＸア
ンプにおけると同様に、第４図に示す様に入力信号電圧
の増大に対応して反比例の関係で減少する特性を示すの
で、等価エミッタ抵抗ＲＥは第５図に示す様にＩC5がＩ
ｏに等しい時点では に一致し、また、ＩC5がほとんど流れない時点では（Ｒ
１＋Ｒ２）に一致する特性となる。これにより(7)式に
示される伝達コンダクタンスｇm2は端子Ｔ１の制御電圧
によって制御され、同様にして、(6)式に示される変換
利得Ｇｍも制御されることになる。即ち、第１図に示す
実施例は、トランジスタＱ５を流れるコレクタ電流を制
御電圧ＶAGCにより制御し、それによりＭＩＸアンプの
差動増幅器Ｑ１・Ｑ２における等価エミッタ抵抗ＲＥを
制御して、ＭＩＸアンプの利得制御を行う。
入力信号電圧が増大すると、第２図に示す従来例におけ
ると同様に(4)式で示すようにトランジスタＱ６のコレ
クタ電流ＩC6が増加し、その結果、抵抗Ｒ１・Ｒ２の電
圧降下も増加する。このことは、ＭＩＸアンプの入力信
号電圧が増大すると差動増幅器Ｑ１・Ｑ２の入力ダイナ
ミックレンジが増加する、つまり、ＭＩＸアンプの直線
性が向上することを示している。
ると同様に(4)式で示すようにトランジスタＱ６のコレ
クタ電流ＩC6が増加し、その結果、抵抗Ｒ１・Ｒ２の電
圧降下も増加する。このことは、ＭＩＸアンプの入力信
号電圧が増大すると差動増幅器Ｑ１・Ｑ２の入力ダイナ
ミックレンジが増加する、つまり、ＭＩＸアンプの直線
性が向上することを示している。
また、端子Ｔ１の制御電圧が変化しても、トランジスタ
Ｑ２のコレクタ直流電流は変化せず、ＭＩＸアンプの局
部発振注入端子Ａ２の入力インピーダンスは変化しな
い。
Ｑ２のコレクタ直流電流は変化せず、ＭＩＸアンプの局
部発振注入端子Ａ２の入力インピーダンスは変化しな
い。
以上詳細に説明したように本発明の利得制御回路は、そ
れが用いられるＭＩＸアンプの入力信号電圧が増大する
と第１の差動対の入力ダイナミックレンジが増加するの
で、このＭＩＸアンプのダイナミックレンジが大きくな
るという効果があり、また、この入力信号電圧が変化し
てもＭＩＸアンプの局部発振注入端子の入力インピーダ
ンスが変化しないので局部発振器に悪影響を与えないと
いう効果がある。
れが用いられるＭＩＸアンプの入力信号電圧が増大する
と第１の差動対の入力ダイナミックレンジが増加するの
で、このＭＩＸアンプのダイナミックレンジが大きくな
るという効果があり、また、この入力信号電圧が変化し
てもＭＩＸアンプの局部発振注入端子の入力インピーダ
ンスが変化しないので局部発振器に悪影響を与えないと
いう効果がある。
第１図は本発明の利得制御回路の一実施例を用いて構成
されたＭＩＸアンプを示す回路図、 第２図は従来の利得制御回路の一例を用いて構成された
ＭＩＸアンプを示す回路図、 第３図は、入力信号電圧と基準電圧・制御電圧との関係
を示すグラフ、 第４図は、入力信号電圧とトランジスタＱ５のコレクタ
電流との関係を示すグラフ、 第５図は、トランジスタＱ５のコレクタ電流と等価エミ
ッタ抵抗との関係を示すグラフである。 Ｑ１〜Ｑ８……トランジスタ、Ｒ１・Ｒ２……抵抗、Ｄ
１・Ｄ２……ダイオード、Ｉo1・Ｉo2・Ｉo3……定電流
源。
されたＭＩＸアンプを示す回路図、 第２図は従来の利得制御回路の一例を用いて構成された
ＭＩＸアンプを示す回路図、 第３図は、入力信号電圧と基準電圧・制御電圧との関係
を示すグラフ、 第４図は、入力信号電圧とトランジスタＱ５のコレクタ
電流との関係を示すグラフ、 第５図は、トランジスタＱ５のコレクタ電流と等価エミ
ッタ抵抗との関係を示すグラフである。 Ｑ１〜Ｑ８……トランジスタ、Ｒ１・Ｒ２……抵抗、Ｄ
１・Ｄ２……ダイオード、Ｉo1・Ｉo2・Ｉo3……定電流
源。
Claims (1)
- 【請求項１】第１の差動対を構成する第１・第２のトラ
ンジスタの少なくとも一方のコレクタを第２の差動対を
構成する第３・第４のトランジスタの共通エミッタに接
続し、前記第１又は第２のトランジスタのベースを入力
とし、前記第３又は第４のトランジスタのベースを局部
発振注入端子とし、前記第３又は第４のトランジスタの
コレクタを出力とした周波数混合器の前記第１の差動対
の変換コンダクタンスを制御して変換利得を制御する利
得制御回路において、第１・第２の抵抗器と第１・第２
のダイオードと第３の差動対を構成する第５・第６のト
ランジスタと定電流源とを備え、前記第１のトランジス
タのエミッタと前記第２のトランジスタのエミッタとの
間に前記第１・第２の抵抗器を直列接続し、前記第１の
トランジスタのエミッタに前記第１のダイオードのアノ
ードを、前記第２のトランジスタのエミッタに前記第２
のダイオードのアノードを接続し、前記第１・第２のダ
イオードのそれぞれのカソードを共通接続し、前記第５
・第６のトランジスタのそれぞれのコレクタを前記第１
・第２のダイオードのカソードの共通接続点及び前記第
１・第２の抵抗器の共通接続点にそれぞれ接続し、前記
第５・第６のトランジスタの共通エミッタに前記定電流
源を接続し、前記第５又は第６のトランジスタのベース
を制御入力端子としたことを特徴とする利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17216786A JPH061871B2 (ja) | 1986-07-21 | 1986-07-21 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17216786A JPH061871B2 (ja) | 1986-07-21 | 1986-07-21 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6328112A JPS6328112A (ja) | 1988-02-05 |
| JPH061871B2 true JPH061871B2 (ja) | 1994-01-05 |
Family
ID=15936814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17216786A Expired - Fee Related JPH061871B2 (ja) | 1986-07-21 | 1986-07-21 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061871B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0776325B2 (ja) * | 1989-10-16 | 1995-08-16 | 新甫 成明 | 複合樹脂組成物 |
-
1986
- 1986-07-21 JP JP17216786A patent/JPH061871B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6328112A (ja) | 1988-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11239034A (ja) | 利得可変増幅回路 | |
| JPH0136346B2 (ja) | ||
| JPH0671186B2 (ja) | 対数増幅回路 | |
| US4791385A (en) | Voltage controlled amplifier for symmetrical electrical signals | |
| JPH061871B2 (ja) | 利得制御回路 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| JP2000269757A (ja) | 利得制御回路 | |
| JPS6213844B2 (ja) | ||
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JPH0478044B2 (ja) | ||
| US6198333B1 (en) | Analog multiplier with thermally compensated gain | |
| JP2793194B2 (ja) | 定電流回路 | |
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JP2661303B2 (ja) | 変調回路 | |
| JPS6221059Y2 (ja) | ||
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPS622706A (ja) | 並列帰環形増幅回路 | |
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 | |
| JPH0340978B2 (ja) | ||
| JP2776019B2 (ja) | 定電圧回路 | |
| JPS6223164Y2 (ja) | ||
| JPH0532872Y2 (ja) | ||
| JP2591853B2 (ja) | クランプ回路 | |
| JPH0241927Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |