JPH061871B2 - 利得制御回路 - Google Patents

利得制御回路

Info

Publication number
JPH061871B2
JPH061871B2 JP17216786A JP17216786A JPH061871B2 JP H061871 B2 JPH061871 B2 JP H061871B2 JP 17216786 A JP17216786 A JP 17216786A JP 17216786 A JP17216786 A JP 17216786A JP H061871 B2 JPH061871 B2 JP H061871B2
Authority
JP
Japan
Prior art keywords
transistor
emitter
transistors
control circuit
gain control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17216786A
Other languages
English (en)
Other versions
JPS6328112A (ja
Inventor
義明 田中
正己 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP17216786A priority Critical patent/JPH061871B2/ja
Publication of JPS6328112A publication Critical patent/JPS6328112A/ja
Publication of JPH061871B2 publication Critical patent/JPH061871B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は利得制御回路に関し、特にラジオ受信機等にお
ける周波数混合器の利得制御回路に関する。
〔従来の技術〕
第2図は、従来の利得制御回路の一例を用いて構成され
た周波数混合器(以下MIXアンプという)を示す回路
図である。
端子A1はこのMIXアンプの入力端子、端子A2は局
部発振注入端子、端子A3は出力端子を示す。トランジ
スタQ1〜Q2は第1の差動増幅器を構成し、トランジ
スタQ2のコレクタはトランジスタQ3,Q4で構成さ
れる第2の差動増幅器の共通エミッタに接続され、これ
ら第1及び第2の差動増幅器によって掛算回路が形成さ
れる。
入力端子A1より入力された入力信号は、エミッタホロ
ワを形成するトランジスタQ7を介してトランジスタQ
1のベースに印加される。トランジスタQ8はトランジ
スタQ2のベースバイアスを与えるためのものであり、
Io1,Io3は定電流源である。局部発振回路(図示せ
ず)からの発振信号は、局部発振注入端子2に入力さ
れ、トランジスタQ3のベースに伝わる。これら入力信
号・発振信号は、トランジスタQ1・Q2ならびにトラ
ンジスタQ3・Q4から成る2つの差動増幅器で周波数
混合され、差周波数成分が出力端子A3から出力信号と
して取り出される。この場合、出力端子A3の出力電流
のうち、入力信号と発振信号との差周波数成分の値をI
outとするとIout式は(1)式で与えられる。
out=A・gm1・V …………(1) ここで、Aは比例定数、gm1は第1の差動増幅器(以下
差動増幅器Q1・Q2という)の伝達コンダクタンス、
は入力信号の電圧振幅を示す。(1)式より、MIX
アンプの変換利得Gmは(2)式に示される様に、差動増
幅器Q1・Q2の伝達コンダクタンスgm1に比例するこ
とがわかる。
次に、トランジスタQ5・Q6と定電流源I20とからな
る利得制御回路の動作について説明する。第3の差動増
幅器を構成するトランジスタQ5・Q6を流れるコレク
タ電流の総和は、定電流源Io2の電流値をIとする
と、このIに一致する。又、トランジスタQ6のベー
スに接続する端子T2には基準電圧Vrefが与えられ、
トランジスタQ5のベースに接続する端子T1には制御
電圧VAGCが印加される。ここで、トランジスタQ5の
コレクタ電流をIc5,トランジスタQ6のコレクタ電流
をIc6とするとIc5・Ic6はそれぞれ次式で表される。
ここで、ΔV=VAGC−Vrefである。制御電圧V
AGCは、第3図に示す様に、入力信号電圧の増大に対応
して反比例の関係で減少する特性を有すると仮定する。
そうすると、(3)式で表されたIc5については、第4図
に示す様に入力信号電圧の増大に対応して反比例の関係
で減少する特性を示す。トランジスタQ1・Q2のコレ
クタ電流の総和はトランジスタQ5のコレクタ電流Ic5
に等しく、(1)式における伝達コンダクタンスgm
次式で表わされる。
ここで、qは電子の電荷量、kはボルツマン定数、Tは
絶対温度である。
(5)式により、伝達コンダクタンスgmはコレクタ電
流Ic5に比例し、(2)式より変換利得Gmは伝達コンダ
クタンスgmに比例しており、この関係から、コレク
タ電流Ic5を制御電圧VAGCで制御することによりMI
Xアンプの変換利得Gmが制御せられ、利得制御動作が
達成せられる。
〔発明が解決しようとする問題点〕 上述した従来の利得制御回路には、以下の様な欠点があ
る。
第1に、端子A1の入力信号電圧の増大に伴ない、利得
制御回路によつて第1の差動増幅器を構成するトランジ
スタQ1・Q2のコレクタ電流の総和、即ち制御回路の
トランジスタQ5のコレクタ電流も減少することとな
り、トランジスタQ1・Q2のそれぞれのベース・エミ
ッタ間順方向電圧が小さくなる、即ち、カットオフの方
向になる為、トランジスタQ1・Q2のベースからみた
入力ダイナミックレンジが減少してしまう欠点がある。
第2に、端子T1の制御電圧が変化した場合、トランジ
スタQ3・Q4から成る第2の差動増幅器の電流源を構
成するトランジスタQ2のコレクタ直流電流が変化し、
その結果、トランジスタQ3のベースからみた入力イン
ピーダンスが変化する。この結果、局部発振注入端子A
2に接続される局部発振器に、例えば、発振周波数の変
動等の悪影響を与えると云う欠点が生ずる。
本発明の目的は、上記欠点を解決して、MIXアンプの
入力ダイナミックレンジが大きく、MIXアンプの局部
発振注入端子の入力インピーダンスが変動しない利得制
御回路を提供することにある。
〔問題点を解決するための手段〕
本発明の利得制御回路は、第1の差動対を構成する第1
・第2のトランジスタの少なくとも一方のコレクタを第
2の差動対を構成する第3・第4のトランジスタの共通
エミッタに接続し、前記第1又は第2のトランジスタの
ベースを入力とし、前記第3又は第4のトランジスタの
ベースを局部発振注入端子とし、前記第3又は第4のト
ランジスタのコレクタを出力とした周波数混合器の前記
第1の差動対の変換コンダクタンスを制御して変換利得
を制御する利得制御回路において、第1・第2の抵抗器
と第1・第2のダイオードと第3の差動対を構成する第
5・第6のトランジスタと定電流源とを備え、前記第1
のトランジスタのエミッタと前記第2のトランジスタの
エミッタとの間に前記第1・第2の抵抗器を直列接続
し、前記第1のトランジスタのエミッタに前記第1のダ
イオードのアノードを、前記第2のトランジスタのエミ
ッタに前記第2のダイオードのアノードを接続し、前記
第1・第2のダイオードのそれぞれのカソードを共通接
続し、前記第5・第6のトランジスタのそれぞれのコレ
クタを前記第1・第2のダイオードのカソードの共通接
続点及び前記第1・第2の抵抗器の共通接続点にそれぞ
れ接続し、前記第5・第6のトランジスタの共通エミッ
タに前記定電流源を接続し、前記第5又は第6のトラン
ジスタのベースを制御入力端子として構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の利得制御回路の一実施例を用いて構
成されたMIXアンプを示す回路図である。第1図にお
いてトランジスタQ1・Q2からなる第1の差動増幅器
及びトランジスタQ3・Q4から成る第2の差動増幅器
は第2図に示すMIXアンプのそれらに対応し、本発明
の一実施例と共に、A1を入力端子、A2を局部発振注
入端子、A3を出力端子とするMIXアンプを構成す
る。この実施例である利得制御回路は、トランジスタQ
5・Q6から成る第3の差動増幅器とトランジスタQ5
・Q6の共通エミッタに接続された定電流源Io2と抵抗
R1・R2とダイオードD1・D2とを備えている。ト
ランジスタQ7は入力信号電圧をトランジスタQ1のベ
ースへ伝える為のバッファアンプであり、トランジスタ
Q8はトランジスタQ2のベースバイアスを与えるもの
であり、Io1・Io3は定電流源である。
第1・第2の差動増幅器による周波数混合動作につて
は、第2図に示すMIXアンプの説明で述べた通りであ
り、第1図に示すMIXアンプの変換利得Gmも同様に
して(6)式で与えられる。
Gm=A・gm …………(6) ここでAは比例定数、gmは差動増幅器Q1・Q2の
伝達コンダクタンスを示す。
伝達コンダクタンスgmは次式で表される。
ここで、RはトランジスタQ3のエミッタとトランジ
スタQ4のエミッタとの間の等価エミッタ抵抗、gm
はこの等価エミッタ抵抗が零の場合における差動増幅器
Q1・Q2の伝達コンダクタンスを示し、それぞれ以下
の式で表される。
=(R1+R2)「//」(RD1+RD2)…(8) (8)式においてRD1・RD2はそれぞれダイオードD1・
D2における順方向抵抗を示し、(9)式においてIoは
定電流源Io2の電流値Ioを示す。このRD1・RD2はダ
イオードD1及びD2の順方向電流値が互いに等しく、
値が とすると次式で表される。
(10)式においてIC5はトランジスタQ5のコレクタ電流
を示し、このコレクタ電流IC5は第2図に示すMIXア
ンプにおけると同様に、第4図に示す様に入力信号電圧
の増大に対応して反比例の関係で減少する特性を示すの
で、等価エミッタ抵抗Rは第5図に示す様にIC5がI
に等しい時点では に一致し、また、IC5がほとんど流れない時点では(R
1+R2)に一致する特性となる。これにより(7)式に
示される伝達コンダクタンスgm2は端子T1の制御電圧
によって制御され、同様にして、(6)式に示される変換
利得Gmも制御されることになる。即ち、第1図に示す
実施例は、トランジスタQ5を流れるコレクタ電流を制
御電圧VAGCにより制御し、それによりMIXアンプの
差動増幅器Q1・Q2における等価エミッタ抵抗R
制御して、MIXアンプの利得制御を行う。
入力信号電圧が増大すると、第2図に示す従来例におけ
ると同様に(4)式で示すようにトランジスタQ6のコレ
クタ電流IC6が増加し、その結果、抵抗R1・R2の電
圧降下も増加する。このことは、MIXアンプの入力信
号電圧が増大すると差動増幅器Q1・Q2の入力ダイナ
ミックレンジが増加する、つまり、MIXアンプの直線
性が向上することを示している。
また、端子T1の制御電圧が変化しても、トランジスタ
Q2のコレクタ直流電流は変化せず、MIXアンプの局
部発振注入端子A2の入力インピーダンスは変化しな
い。
〔発明の効果〕
以上詳細に説明したように本発明の利得制御回路は、そ
れが用いられるMIXアンプの入力信号電圧が増大する
と第1の差動対の入力ダイナミックレンジが増加するの
で、このMIXアンプのダイナミックレンジが大きくな
るという効果があり、また、この入力信号電圧が変化し
てもMIXアンプの局部発振注入端子の入力インピーダ
ンスが変化しないので局部発振器に悪影響を与えないと
いう効果がある。
【図面の簡単な説明】
第1図は本発明の利得制御回路の一実施例を用いて構成
されたMIXアンプを示す回路図、 第2図は従来の利得制御回路の一例を用いて構成された
MIXアンプを示す回路図、 第3図は、入力信号電圧と基準電圧・制御電圧との関係
を示すグラフ、 第4図は、入力信号電圧とトランジスタQ5のコレクタ
電流との関係を示すグラフ、 第5図は、トランジスタQ5のコレクタ電流と等価エミ
ッタ抵抗との関係を示すグラフである。 Q1〜Q8……トランジスタ、R1・R2……抵抗、D
1・D2……ダイオード、Io1・Io2・Io3……定電流
源。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】第1の差動対を構成する第1・第2のトラ
    ンジスタの少なくとも一方のコレクタを第2の差動対を
    構成する第3・第4のトランジスタの共通エミッタに接
    続し、前記第1又は第2のトランジスタのベースを入力
    とし、前記第3又は第4のトランジスタのベースを局部
    発振注入端子とし、前記第3又は第4のトランジスタの
    コレクタを出力とした周波数混合器の前記第1の差動対
    の変換コンダクタンスを制御して変換利得を制御する利
    得制御回路において、第1・第2の抵抗器と第1・第2
    のダイオードと第3の差動対を構成する第5・第6のト
    ランジスタと定電流源とを備え、前記第1のトランジス
    タのエミッタと前記第2のトランジスタのエミッタとの
    間に前記第1・第2の抵抗器を直列接続し、前記第1の
    トランジスタのエミッタに前記第1のダイオードのアノ
    ードを、前記第2のトランジスタのエミッタに前記第2
    のダイオードのアノードを接続し、前記第1・第2のダ
    イオードのそれぞれのカソードを共通接続し、前記第5
    ・第6のトランジスタのそれぞれのコレクタを前記第1
    ・第2のダイオードのカソードの共通接続点及び前記第
    1・第2の抵抗器の共通接続点にそれぞれ接続し、前記
    第5・第6のトランジスタの共通エミッタに前記定電流
    源を接続し、前記第5又は第6のトランジスタのベース
    を制御入力端子としたことを特徴とする利得制御回路。
JP17216786A 1986-07-21 1986-07-21 利得制御回路 Expired - Fee Related JPH061871B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17216786A JPH061871B2 (ja) 1986-07-21 1986-07-21 利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17216786A JPH061871B2 (ja) 1986-07-21 1986-07-21 利得制御回路

Publications (2)

Publication Number Publication Date
JPS6328112A JPS6328112A (ja) 1988-02-05
JPH061871B2 true JPH061871B2 (ja) 1994-01-05

Family

ID=15936814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17216786A Expired - Fee Related JPH061871B2 (ja) 1986-07-21 1986-07-21 利得制御回路

Country Status (1)

Country Link
JP (1) JPH061871B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776325B2 (ja) * 1989-10-16 1995-08-16 新甫 成明 複合樹脂組成物

Also Published As

Publication number Publication date
JPS6328112A (ja) 1988-02-05

Similar Documents

Publication Publication Date Title
JPH11239034A (ja) 利得可変増幅回路
JPH0671186B2 (ja) 対数増幅回路
US4791385A (en) Voltage controlled amplifier for symmetrical electrical signals
JPH061871B2 (ja) 利得制御回路
US5155429A (en) Threshold voltage generating circuit
JP2000269757A (ja) 利得制御回路
JPS6213844B2 (ja)
US5119041A (en) High gain differential current amplifier having a low output voltage
JPH0478044B2 (ja)
US6198333B1 (en) Analog multiplier with thermally compensated gain
JP2793194B2 (ja) 定電流回路
JPS62173807A (ja) 定電流源バイアス回路
JPH1041750A (ja) 利得制御周波数変換回路
JP2661303B2 (ja) 変調回路
JPS6221059Y2 (ja)
JP2969665B2 (ja) バイアス電圧設定回路
JPS622706A (ja) 並列帰環形増幅回路
JP2630014B2 (ja) トランジスタ耐圧補償回路
JPH0340978B2 (ja)
JP2776019B2 (ja) 定電圧回路
JPS6223164Y2 (ja)
JPH0532872Y2 (ja)
JP2591853B2 (ja) クランプ回路
JPH02135810A (ja) 利得制御回路
JPS6332287B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees