JPS6328112A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPS6328112A JPS6328112A JP17216786A JP17216786A JPS6328112A JP S6328112 A JPS6328112 A JP S6328112A JP 17216786 A JP17216786 A JP 17216786A JP 17216786 A JP17216786 A JP 17216786A JP S6328112 A JPS6328112 A JP S6328112A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- input
- increases
- mix amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 12
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 239000000203 mixture Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 244000025254 Cannabis sativa Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は湘得制御回路に関し、特にラジオ受信機等にお
ける周波数混合器の利得制御回路に関する。
ける周波数混合器の利得制御回路に関する。
第２図は、従来の利得制御回路の一例を用いて構成され
た周波数混合器（以下ＭＩＸアンプといり）５ｒ：示す
回路図でおる。
た周波数混合器（以下ＭＩＸアンプといり）５ｒ：示す
回路図でおる。
端子Ａ１はこのＭ Ｉ ’ＸＸソング入力端子、端子Ａ
２は局部発振注入端子、端子Ａ３は出力端子を器を構成
し、トランジスタＱ２のコレクタはトランジスタＱ３・
Ｑ４で構成される第２の差動増幅器の共通工ばツタに接
続され、これら第１及び第２の差動増幅器によって掛算
回路が形成される。
２は局部発振注入端子、端子Ａ３は出力端子を器を構成
し、トランジスタＱ２のコレクタはトランジスタＱ３・
Ｑ４で構成される第２の差動増幅器の共通工ばツタに接
続され、これら第１及び第２の差動増幅器によって掛算
回路が形成される。
入力端子Ａｌより入力された入力信号は、エミッタホロ
ワを形成するトランジスタＱ７を介してトランジスタＱ
１のベースに印加される。トランジスタＱ８はトランジ
スタＱ２のベースバイアスを与えるためのものでろり、
Ｉｏｌ・Ｉｏ３は定電流源でるる。局部発条回路（図示
せず）からの発振信号は、局部発振注入端子Ａ２に入力
され、トランジスタＱ３のベースに伝わる。これら入力
信号・発振信号は、トランジスタＱ１・Ｑ２ならびにト
ランジスタＱ３−Ｑ４から成る２つの差動増幅器で周波
数混合さｎ１差周波数成分が出力端子Ａ３から出力信号
として取シ出される。この場合、出力端子Ａ３の出力電
流のうち、入力信号と発振信号との差周波数成分の値を
Ｉｏｕｔとすると”ｏｕｔは山式で与えられる。
ワを形成するトランジスタＱ７を介してトランジスタＱ
１のベースに印加される。トランジスタＱ８はトランジ
スタＱ２のベースバイアスを与えるためのものでろり、
Ｉｏｌ・Ｉｏ３は定電流源でるる。局部発条回路（図示
せず）からの発振信号は、局部発振注入端子Ａ２に入力
され、トランジスタＱ３のベースに伝わる。これら入力
信号・発振信号は、トランジスタＱ１・Ｑ２ならびにト
ランジスタＱ３−Ｑ４から成る２つの差動増幅器で周波
数混合さｎ１差周波数成分が出力端子Ａ３から出力信号
として取シ出される。この場合、出力端子Ａ３の出力電
流のうち、入力信号と発振信号との差周波数成分の値を
Ｉｏｕｔとすると”ｏｕｔは山式で与えられる。
Ｉｏｕｔ ＝Ａ−１ｍ１ ・Ｖｉ −−−−（１
１ここで、Ａは比例定数５１ｍ１は第１の差動増幅器（
以下差動増幅器Ｑ１・Ｑ２という）の伝達コンダクタン
ス、Ｖｉは入力信号の電圧振幅を示す。
１ここで、Ａは比例定数５１ｍ１は第１の差動増幅器（
以下差動増幅器Ｑ１・Ｑ２という）の伝達コンダクタン
ス、Ｖｉは入力信号の電圧振幅を示す。
（１１式よ）、ＭＩＸアンプの変換利得Ｇｍは（２）式
に示される様に、差動増幅器Ｑ１・Ｑ２の伝達コンダク
タンスｌ！肩、Ｌに比例することがわかる。
に示される様に、差動増幅器Ｑ１・Ｑ２の伝達コンダク
タンスｌ！肩、Ｌに比例することがわかる。
＝Ａ＠１１ｍ１ ・・・・・・・・・・・・
・・・・・・（２）次に、トランジスタＱ５・Ｑ６と定
電流源Ｉ２０とからなる利得制御回路の動作について説
明する。
・・・・・・（２）次に、トランジスタＱ５・Ｑ６と定
電流源Ｉ２０とからなる利得制御回路の動作について説
明する。
第３の差動増幅器を構成するトランジスタＱ５゜Ｑ６を
流れるコレクタ電流の総和は、定電流源１０２の電流値
を工０とすると、このＩ。に一致スル。又、トランジス
タＱ６のベースに接続する端子Ｔ２には基準電圧Ｖｒｅ
ｆが与えられ、トランジスタＱ５のベースに接続する端
子Ｔ１には制御電圧ＶＡＧＯが印加される。ここで、ト
ランジスタＱ５のコレクタ電流をＩｃ５．）ランジスタ
Ｑ６のコレクタ電流をＩｃ６とするとＩｃ５・Ｉｃ６は
それぞれ次式で表される。
流れるコレクタ電流の総和は、定電流源１０２の電流値
を工０とすると、このＩ。に一致スル。又、トランジス
タＱ６のベースに接続する端子Ｔ２には基準電圧Ｖｒｅ
ｆが与えられ、トランジスタＱ５のベースに接続する端
子Ｔ１には制御電圧ＶＡＧＯが印加される。ここで、ト
ランジスタＱ５のコレクタ電流をＩｃ５．）ランジスタ
Ｑ６のコレクタ電流をＩｃ６とするとＩｃ５・Ｉｃ６は
それぞれ次式で表される。
工０
ここで、ΔＶ ＝ＶＡＧＣｊ Ｖ ｒｅｆでおる。制
御電圧７人ＧＯは、第３図に示す様に、入力信号電圧の
増大に対応して反比例の関係で減少する特性を有すると
仮定する。そりすると、（３１式で表された１ｃ５につ
いては、第４１に示す様に入力信号電圧の増大に対応し
て反比例の関係で減少する特性を示す。トランジスタＱ
ｌ−Ｑ２のコレクタ電流）総和はトランジスタＱ５のコ
レクタ電流Ｉｃ５に等しく、１１１式における伝達コン
ダクタンスｐｍｌは次式で表わされる。
御電圧７人ＧＯは、第３図に示す様に、入力信号電圧の
増大に対応して反比例の関係で減少する特性を有すると
仮定する。そりすると、（３１式で表された１ｃ５につ
いては、第４１に示す様に入力信号電圧の増大に対応し
て反比例の関係で減少する特性を示す。トランジスタＱ
ｌ−Ｑ２のコレクタ電流）総和はトランジスタＱ５のコ
レクタ電流Ｉｃ５に等しく、１１１式における伝達コン
ダクタンスｐｍｌは次式で表わされる。
ここで、ｑは電子の電荷量、ｋはボルツマン足載、Ｔは
絶対温度でるる。
絶対温度でるる。
（５）式よシ、伝達コンダクタンスｉ ｍ １はコレク
タ電流Ｉｃ５ ＶＣ比例し、（２）式より変換利得Ｇｍ
は伝達コンダクタンス９ｍ１ＶＣ比例しておシ、この関
係から、コレクタ電流ＩｃＢを制御電圧ＶＡＧＯで制御
することによりＭＩＸアンプの変換利得Ｇｍが制御せら
れ、利得制御動作が達成せられる。
タ電流Ｉｃ５ ＶＣ比例し、（２）式より変換利得Ｇｍ
は伝達コンダクタンス９ｍ１ＶＣ比例しておシ、この関
係から、コレクタ電流ＩｃＢを制御電圧ＶＡＧＯで制御
することによりＭＩＸアンプの変換利得Ｇｍが制御せら
れ、利得制御動作が達成せられる。
上述し友従来の利得制御回路には、以下の様な欠点がろ
る。
る。
第１Ｋ、端子Ａｌの入力信号電圧の増大に伴ない、利得
制御回路によって第１の差動増幅器を構成するトランジ
スタＱｌ＠Ｑ２のコレクタ電流の総和、即ち制御回路の
トランジスタＱ５のコレクタ電流も減少することとなり
、トランジスタＱ１・Ｑ２のそれぞれのベース・エミッ
タ間順方同電圧が小さくなる、即ち、カットオフの方向
になる為、トランジスタＱｌ−Ｑ２のベースからみた入
力ダイナミックレンジが減少してし１う欠点がある。
制御回路によって第１の差動増幅器を構成するトランジ
スタＱｌ＠Ｑ２のコレクタ電流の総和、即ち制御回路の
トランジスタＱ５のコレクタ電流も減少することとなり
、トランジスタＱ１・Ｑ２のそれぞれのベース・エミッ
タ間順方同電圧が小さくなる、即ち、カットオフの方向
になる為、トランジスタＱｌ−Ｑ２のベースからみた入
力ダイナミックレンジが減少してし１う欠点がある。
第２に、端子Ｔｌの制御電圧が変化した場合、トランジ
スタＱ３−Ｑ４から成る第２の差動幅幅器の電流源を構
成するトランジスタＱ２のコレクタ医流電流が変化し、
その結果、トランジスタＱ３のベースからみｔ入力イン
ピーダンスが変化する。
スタＱ３−Ｑ４から成る第２の差動幅幅器の電流源を構
成するトランジスタＱ２のコレクタ医流電流が変化し、
その結果、トランジスタＱ３のベースからみｔ入力イン
ピーダンスが変化する。
この結果、局部発根注入端子Ａ２に接続される局部発振
器に、例えば、発振周波数の変動等の悪影響を与えると
云う欠点が生ずる。
器に、例えば、発振周波数の変動等の悪影響を与えると
云う欠点が生ずる。
本発明の目的は、上記欠点を解決して、ＭＩＸアンプの
入力ダイナミックレンジが大きく、ＭＩＸアンプの局部
発振注入趨子の入力インピーダンスが変動しない利得制
御回路を提供することにろる。
入力ダイナミックレンジが大きく、ＭＩＸアンプの局部
発振注入趨子の入力インピーダンスが変動しない利得制
御回路を提供することにろる。
本発明の利得制御回路は、第１の差動対ｔｌ−構成する
ｉを第２のトランジスタの少なくとも一方のコレクタを
第２の差動対を構氏する第３・第４のトランジスタの共
通エミッタに接続し、前記第１又は第２のトランジスタ
のベース？入力とし、前記第３又は第４のトランジスタ
のベースを局部発去注入端子とし、前記第３又は第４の
トランジスタのコレクタを出力とした周波数混合器の前
記第１の差動対の変換コンダクタンスを制御して変換利
得を制御する利得制御回路において、第１・第２の抵抗
器と第１・第２のダイオードと第３の差動対を構成する
第５・第６のトランジスタと定電流源とを備え、前記第
１のトランジスタのエミッタと前記第２のトランジスタ
のエミツタとの間に前記第１−第２の抵抗器を直列接続
し、前記第１のトランジスタのエミッタに前記第１のダ
イオードのアノードを、前記第２のトランジスタのエミ
ッタに前記第２のダイオードのアノードを接続し、前記
第１＠第２のダイオードのそれぞれのカソードを共通接
続し、前記第５＄第６のトランジスタのそれぞれのコレ
クタを前記第１−第２のダイオードのカソードの共通接
続点及び前記第１・第２の抵抗器の共通接続点にそれぞ
れ接続し、前記第５・第６のトランジスタの共通エミッ
タに前記定電流源を接続し、前記第５又は第６のトラン
ジスタのベースを制御入力端子として構成される。
ｉを第２のトランジスタの少なくとも一方のコレクタを
第２の差動対を構氏する第３・第４のトランジスタの共
通エミッタに接続し、前記第１又は第２のトランジスタ
のベース？入力とし、前記第３又は第４のトランジスタ
のベースを局部発去注入端子とし、前記第３又は第４の
トランジスタのコレクタを出力とした周波数混合器の前
記第１の差動対の変換コンダクタンスを制御して変換利
得を制御する利得制御回路において、第１・第２の抵抗
器と第１・第２のダイオードと第３の差動対を構成する
第５・第６のトランジスタと定電流源とを備え、前記第
１のトランジスタのエミッタと前記第２のトランジスタ
のエミツタとの間に前記第１−第２の抵抗器を直列接続
し、前記第１のトランジスタのエミッタに前記第１のダ
イオードのアノードを、前記第２のトランジスタのエミ
ッタに前記第２のダイオードのアノードを接続し、前記
第１＠第２のダイオードのそれぞれのカソードを共通接
続し、前記第５＄第６のトランジスタのそれぞれのコレ
クタを前記第１−第２のダイオードのカソードの共通接
続点及び前記第１・第２の抵抗器の共通接続点にそれぞ
れ接続し、前記第５・第６のトランジスタの共通エミッ
タに前記定電流源を接続し、前記第５又は第６のトラン
ジスタのベースを制御入力端子として構成される。
次に、本発明について図面を参照して説明する。
第１図は、本発明の利得制御回路の一実施例を用いて構
成されｆｉＭＩＸアンプを示す回路図である。
成されｆｉＭＩＸアンプを示す回路図である。
第１図Ｖｃｊ？いてトランジスタＱｌ−Ｑ２からなる第
１の差動増幅器及びトランジスタＱ３・Ｑ４から成る第
２の差動増幅器は第２図に示すＭＩＸアンプのそれらに
対応し、本発明の一実施例と共に、Ａ１を入力端子、Ａ
２を局部発根注入端子、Ａ３を出力端子とするＭＩＸア
ンプを構成する。この実施例である利得制御回Ｍは、ト
ランジスタＱ５・Ｑ６かう成る第３の差動増幅器とトラ
ンジスタＱ５・Ｑ６の共通エミッタに接続された定電流
源Ｉｏ２と抵抗）（，１−Ｒ２とダイオードＤｚ−Ｄｚ
とを備えている。トランジスタＱ７は入力信号電圧をト
ランジスタＱ１のベースへ伝え不為のバヅ７アアンプで
ろり、トランジスタＱ°８はトランジスタＱ２のペース
バイアス’を与えるものでｂり、Ｉｏｌ・１０３は定電
流源でめる。
１の差動増幅器及びトランジスタＱ３・Ｑ４から成る第
２の差動増幅器は第２図に示すＭＩＸアンプのそれらに
対応し、本発明の一実施例と共に、Ａ１を入力端子、Ａ
２を局部発根注入端子、Ａ３を出力端子とするＭＩＸア
ンプを構成する。この実施例である利得制御回Ｍは、ト
ランジスタＱ５・Ｑ６かう成る第３の差動増幅器とトラ
ンジスタＱ５・Ｑ６の共通エミッタに接続された定電流
源Ｉｏ２と抵抗）（，１−Ｒ２とダイオードＤｚ−Ｄｚ
とを備えている。トランジスタＱ７は入力信号電圧をト
ランジスタＱ１のベースへ伝え不為のバヅ７アアンプで
ろり、トランジスタＱ°８はトランジスタＱ２のペース
バイアス’を与えるものでｂり、Ｉｏｌ・１０３は定電
流源でめる。
第１・第２０差動増幅器による周波数混合動作くっては
、第２図に示すＭＩＸアンプの説明で述べた通りであり
、第１図に示すＭＩＸアンプの変換利得Ｇｍも同様にし
て（６）式で与えられる。
、第２図に示すＭＩＸアンプの説明で述べた通りであり
、第１図に示すＭＩＸアンプの変換利得Ｇｍも同様にし
て（６）式で与えられる。
Ｇｍ ＝Ａ ＠ｉｍ２ ・・・・・・・
・・・・・・・・（６）ここで人は比例定数、Ｉｉｍｚ
は差動増幅器Ｑｌ・Ｑ２の伝達コンダクタンスを示す。
・・・・・・・・（６）ここで人は比例定数、Ｉｉｍｚ
は差動増幅器Ｑｌ・Ｑ２の伝達コンダクタンスを示す。
伝達コンダクタンスＩｍ２は次式゛で表される。
ここで、凡ＢはトランジスタＱ３のエミッタとトランジ
スタＱ４のエミッタとの間の等価エミツタ抵抗、ｇｍｏ
はこの等価エミッタ抵抗が零の場合における差動増幅器
Ｑ１・Ｑ２の伝達コンダクタンスを示し、それぞれ以下
の式で表される。
スタＱ４のエミッタとの間の等価エミツタ抵抗、ｇｍｏ
はこの等価エミッタ抵抗が零の場合における差動増幅器
Ｑ１・Ｑ２の伝達コンダクタンスを示し、それぞれ以下
の式で表される。
凡Ｅ＝（ａを１ｚ）／（凡Ｄｌ＋ ＲＤ２ ）・・・（
８）（８）式におい工”ＤＩ・ＲＤ２はそれぞれダイオ
ードＤ１・Ｌ）２における順方向抵抗を示し、（９）式
においてＩｏは定電流源■ｏ２の電流値工０を示す。
８）（８）式におい工”ＤＩ・ＲＤ２はそれぞれダイオ
ードＤ１・Ｌ）２における順方向抵抗を示し、（９）式
においてＩｏは定電流源■ｏ２の電流値工０を示す。
次式で表される。
００式においてＩｃ５ ｆｌ ）ランジスタＱ５のコレ
クタ電流を示し、このコレクタ電流ＩＣ５は第２図に示
すＭＩＸアンプにおけると同様に、第４図に示す様に入
力信号電圧の増大に対応して反比例の関係で減少する特
性を示すので、等価エミヴタ抵抗凡Ｅは第５図に示す様
にＩｃ５がＩｏに等しい時点ない時点では（）Ｌｌ＋Ｒ
２）Ｋ一致する特性となる。
クタ電流を示し、このコレクタ電流ＩＣ５は第２図に示
すＭＩＸアンプにおけると同様に、第４図に示す様に入
力信号電圧の増大に対応して反比例の関係で減少する特
性を示すので、等価エミヴタ抵抗凡Ｅは第５図に示す様
にＩｃ５がＩｏに等しい時点ない時点では（）Ｌｌ＋Ｒ
２）Ｋ一致する特性となる。
これＫよシ（７）式に示される伝達コンダクタンス１１
ｍｚは端子Ｔ１の制御電圧によって制御され、同様にし
て、（６）弐に示されるに換利得Ｇｍも制御されること
になる。即ち、第１図に示す実施例は、トランジスタＱ
５を流れるコレクタ電流を制御室ａ：ＶＡＧＯにより提
ｊ御し、それによりＭＩＸアンプの差動増幅器Ｑ１・Ｑ
ｌにおける等価エミウタ抵抗凡Ｅを制御して、ＭＩＸア
ンプの利得制御を行う。
ｍｚは端子Ｔ１の制御電圧によって制御され、同様にし
て、（６）弐に示されるに換利得Ｇｍも制御されること
になる。即ち、第１図に示す実施例は、トランジスタＱ
５を流れるコレクタ電流を制御室ａ：ＶＡＧＯにより提
ｊ御し、それによりＭＩＸアンプの差動増幅器Ｑ１・Ｑ
ｌにおける等価エミウタ抵抗凡Ｅを制御して、ＭＩＸア
ンプの利得制御を行う。
入力信号電圧が増大すると、第２図に示す従来例におけ
ると同様に（４１式で示すようにトランジスタＱ６のコ
レクタ電流Ｉｃ６が増加し、その結果、抵抗比１・凡２
の電圧降下も増加する。このことは、ＭＩＸアンプの入
力信号電圧が増大すると差動増幅器Ｑｌ−Ｑ２の入力ダ
イナミックレンジが増加する、つ−ｊ５．ＭＩＸアンプ
の直線性が向上することを示している。
ると同様に（４１式で示すようにトランジスタＱ６のコ
レクタ電流Ｉｃ６が増加し、その結果、抵抗比１・凡２
の電圧降下も増加する。このことは、ＭＩＸアンプの入
力信号電圧が増大すると差動増幅器Ｑｌ−Ｑ２の入力ダ
イナミックレンジが増加する、つ−ｊ５．ＭＩＸアンプ
の直線性が向上することを示している。
また、端子ＴＩの制御電圧が変化しても、トランジスタ
Ｑ２のコレクタ直流電流は変化せず、ＭＩＸアンプの局
部発根注入端子Ａ２の入力インピーダンスは変化しない
。
Ｑ２のコレクタ直流電流は変化せず、ＭＩＸアンプの局
部発根注入端子Ａ２の入力インピーダンスは変化しない
。
以上詳細に説明したように本発明の利得制御回路は、そ
れが用いられるＭＩＸアンプの入力信号電圧が増大する
と第１の差動対の入力ダイナミックレンジが増加するの
で、このＭＩＸアンプのダイナミックレンジが大きくな
るという効果があり、ま友、この入力信号電圧が変化し
てもＭＩＸアンプの局部発畿注入端子の入力インピーダ
ンスが変化しないので局部発振器に悪影響を与えないと
いう効果がるる。
れが用いられるＭＩＸアンプの入力信号電圧が増大する
と第１の差動対の入力ダイナミックレンジが増加するの
で、このＭＩＸアンプのダイナミックレンジが大きくな
るという効果があり、ま友、この入力信号電圧が変化し
てもＭＩＸアンプの局部発畿注入端子の入力インピーダ
ンスが変化しないので局部発振器に悪影響を与えないと
いう効果がるる。
第１図は不発明の利得制御回路の一実施例を用いて溝底
されｆｉＭＩＸアンプを示す回路図、第２図は従来の利
得制御回路の一例を用いて溝底されたＭＩＸアンプを示
す回路図、 第３図は、入力信号電圧と基準電圧・制御電圧との関係
を示すグラフ、 第４図は、入力信号電圧とトランジスタＱ５のコレクタ
電流との関係を示すグラフ。 第５図は、トランジスタＱ５の；レクタ電流ト等価エミ
ッタ抵抗との関係を示すグラフでろる。 Ｑｌ−ＱＢ・・・・・・トランジスタ、几１−凡２・・
・・・・抵抗、Ｄｌ−Ｄ２・−・・・・ダイオードｓ
１０□・工。２・工。３・・・・・・定電流源。 卒 ｌ 凹 茅 ２ 図 芽 ３ 図 入〃鵡号電斥 茅４ 町 トランシχ７０１０−ＪＬ７ダ＠ｔｒｉｅｓ茅 ５ 図
されｆｉＭＩＸアンプを示す回路図、第２図は従来の利
得制御回路の一例を用いて溝底されたＭＩＸアンプを示
す回路図、 第３図は、入力信号電圧と基準電圧・制御電圧との関係
を示すグラフ、 第４図は、入力信号電圧とトランジスタＱ５のコレクタ
電流との関係を示すグラフ。 第５図は、トランジスタＱ５の；レクタ電流ト等価エミ
ッタ抵抗との関係を示すグラフでろる。 Ｑｌ−ＱＢ・・・・・・トランジスタ、几１−凡２・・
・・・・抵抗、Ｄｌ−Ｄ２・−・・・・ダイオードｓ
１０□・工。２・工。３・・・・・・定電流源。 卒 ｌ 凹 茅 ２ 図 芽 ３ 図 入〃鵡号電斥 茅４ 町 トランシχ７０１０−ＪＬ７ダ＠ｔｒｉｅｓ茅 ５ 図
Claims (1)
- 第１の差動対を構成する第１・第２のトランジスタの少
なくとも一方のコレクタを第２の差動対を構成する第３
・第４のトランジスタの共通エミッタに接続し、前記第
１又は第２のトランジスタのベースを入力とし、前記第
３又は第４のトランジスタのベースを局部発振注入端子
とし、前記第３又は第４のトランジスタのコレクタを出
力とした周波数混合器の前記第１の差動対の変換コンダ
クタンスを制御して変換利得を制御する利得制御回路に
おいて、第１・第２の抵抗器と第１・第２のダイオード
と第３の差動対を構成する第５・第６のトランジスタと
定電流源とを備え、前記第１のトランジスタのエミッタ
と前記第２のトランジスタのエミッタとの間に前記第１
・第２の抵抗器を直列接続し、前記第１のトランジスタ
のエミッタに前記第１のダイオードのアノードを、前記
第２のトランジスタのエミッタに前記第２のダイオード
のアノードを接続し、前記第１・第２のダイオードのそ
れぞれのカソードを共通接続し、前記第５・第６のトラ
ンジスタのそれぞれのコレクタを前記第１・第２のダイ
オードのカソードの共通接続点及び前記第１・第２の抵
抗器の共通接続点にそれぞれ接続し、前記第５・第６の
トランジスタの共通エミッタに前記定電流源を後続し、
前記第５又は第６のトランジスタのベースを制御入力端
子としたことを特徴とする利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17216786A JPH061871B2 (ja) | 1986-07-21 | 1986-07-21 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17216786A JPH061871B2 (ja) | 1986-07-21 | 1986-07-21 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6328112A true JPS6328112A (ja) | 1988-02-05 |
| JPH061871B2 JPH061871B2 (ja) | 1994-01-05 |
Family
ID=15936814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17216786A Expired - Fee Related JPH061871B2 (ja) | 1986-07-21 | 1986-07-21 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061871B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131675A (ja) * | 1989-10-16 | 1991-06-05 | Shinpo Hachirou | 複合樹脂組成物 |
-
1986
- 1986-07-21 JP JP17216786A patent/JPH061871B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03131675A (ja) * | 1989-10-16 | 1991-06-05 | Shinpo Hachirou | 複合樹脂組成物 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH061871B2 (ja) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766264B2 (ja) | 差動増幅回路 | |
| JPS6038048B2 (ja) | 誤差増幅回路 | |
| JPH0121642B2 (ja) | ||
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| JPS62222704A (ja) | 広帯域帰還増幅器 | |
| JPH0452645B2 (ja) | ||
| JPS6148168B2 (ja) | ||
| JP3081210B2 (ja) | 線形利得増幅回路 | |
| JPH10150332A (ja) | 差動回路 | |
| JPS6328112A (ja) | 利得制御回路 | |
| US4523153A (en) | Variable gain amplifier | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| JPS6213844B2 (ja) | ||
| JPS6154286B2 (ja) | ||
| JPS62173807A (ja) | 定電流源バイアス回路 | |
| JPH0478044B2 (ja) | ||
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPH0462608B2 (ja) | ||
| JP2793194B2 (ja) | 定電流回路 | |
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JPH0241927Y2 (ja) | ||
| JP2614060B2 (ja) | 温度補償されたミクサ回路 | |
| JPH0535613Y2 (ja) | ||
| JPH0233387Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |