JPH06168859A - 半導体素子及び半導体素子の搭載方法 - Google Patents
半導体素子及び半導体素子の搭載方法Info
- Publication number
- JPH06168859A JPH06168859A JP34559992A JP34559992A JPH06168859A JP H06168859 A JPH06168859 A JP H06168859A JP 34559992 A JP34559992 A JP 34559992A JP 34559992 A JP34559992 A JP 34559992A JP H06168859 A JPH06168859 A JP H06168859A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- address
- array
- semiconductor element
- performance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 238000003491 array Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
Landscapes
- Dicing (AREA)
- Led Devices (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【目的】 ＬＥＤアレイの性能管理を容易にし、誤った
ＬＥＤアレイの搭載を防止する。 【構成】 ウェハーの段階で、ウェハー０２内でのＬＥ
Ｄアレイ２の位置を現すアドレスマークを設ける。測定
した性能データとアドレスとの対応表をメモリに用意し
て、アレイ２のアドレスマークから性能を読み取れるよ
うにし、アドレスマークを認識しながらアレイ２を実装
するようにする。
ＬＥＤアレイの搭載を防止する。 【構成】 ウェハーの段階で、ウェハー０２内でのＬＥ
Ｄアレイ２の位置を現すアドレスマークを設ける。測定
した性能データとアドレスとの対応表をメモリに用意し
て、アレイ２のアドレスマークから性能を読み取れるよ
うにし、アドレスマークを認識しながらアレイ２を実装
するようにする。
Description
【０００１】
【発明の利用分野】この発明は、ＬＥＤアレイやＥＬア
レイ、イメージセンサのＣＣＤアレイ、光電池アレイ、
あるいはトランジスタアレイ等の半導体素子と、その搭
載方法とに関する。
レイ、イメージセンサのＣＣＤアレイ、光電池アレイ、
あるいはトランジスタアレイ等の半導体素子と、その搭
載方法とに関する。
【０００２】
【従来技術】半導体素子は一般に、ウェハーから多数の
素子を切り出して用いる。ウェハーの段階で半導体素子
の特性を測定することが行われるが、切り出した半導体
素子には特性のランクを示すマークが無く、再度出力を
測定しないと半導体素子の特性は分からない。従って誤
ったランクの半導体素子等搭載しても、検出は困難とな
る。
素子を切り出して用いる。ウェハーの段階で半導体素子
の特性を測定することが行われるが、切り出した半導体
素子には特性のランクを示すマークが無く、再度出力を
測定しないと半導体素子の特性は分からない。従って誤
ったランクの半導体素子等搭載しても、検出は困難とな
る。
【０００３】ここで関連する先行技術を示すと、発明者
はウェハーの段階でＬＥＤアレイの特性を測定してその
特性をメモリに記憶し、このメモリを利用してＬＥＤア
レイを選別し、ＬＥＤヘッドに搭載することを提案した
（平成４年１０月３０日付の特許願（整理番号ＫＤ９２
４１））。しかしながらここでの提案は、ＬＥＤアレイ
には右上がりあるいは左上がりのように、出力が傾向を
持って変動するものが多いので、出力が右上がりのアレ
イの次には左上がりのアレイを配置し、アレイとアレイ
の変わり目での出力変動を小さくすることであった。
はウェハーの段階でＬＥＤアレイの特性を測定してその
特性をメモリに記憶し、このメモリを利用してＬＥＤア
レイを選別し、ＬＥＤヘッドに搭載することを提案した
（平成４年１０月３０日付の特許願（整理番号ＫＤ９２
４１））。しかしながらここでの提案は、ＬＥＤアレイ
には右上がりあるいは左上がりのように、出力が傾向を
持って変動するものが多いので、出力が右上がりのアレ
イの次には左上がりのアレイを配置し、アレイとアレイ
の変わり目での出力変動を小さくすることであった。
【０００４】
【発明の課題】この発明の課題は、半導体素子の性能管
理を容易にし、かつ性能管理に必要なマークを極めて容
易に半導体素子に付与することにある。
理を容易にし、かつ性能管理に必要なマークを極めて容
易に半導体素子に付与することにある。
【０００５】
【発明の構成】この発明の半導体素子は、ウェハー内で
の位置を示すアドレスマークを設けたことを特徴とす
る。またこの発明の半導体素子の搭載方法は、ウェハー
の段階で、半導体素子にウェハー内での位置を表すアド
レスマークを付与する工程と、ウェハーの各半導体素子
の性能を測定し、前記のアドレスと性能との対応表をメ
モリに設けて記憶する工程と、ウェハーを切断し、個別
の半導体素子を切り出す工程と、前記の対応表に従っ
て、かつ前記のアドレスマークで確認しながら、半導体
素子を基板に搭載する工程とを設けたことを特徴とす
る。ここに半導体素子としては例えばＬＥＤアレイやＥ
Ｌアレイを用い、その平均発光出力や出力ばらつきの程
度を性能として管理する。また半導体素子には例えばＣ
ＣＤアレイや光電池アレイを用い、受光出力の平均値や
ばらつきを管理する。これ以外に半導体素子には例えば
トランジスタアレイを用い、オン電圧やターンオン時
間、ターンオフ時間等の平均値とそのばらつきを管理し
ても良い。
の位置を示すアドレスマークを設けたことを特徴とす
る。またこの発明の半導体素子の搭載方法は、ウェハー
の段階で、半導体素子にウェハー内での位置を表すアド
レスマークを付与する工程と、ウェハーの各半導体素子
の性能を測定し、前記のアドレスと性能との対応表をメ
モリに設けて記憶する工程と、ウェハーを切断し、個別
の半導体素子を切り出す工程と、前記の対応表に従っ
て、かつ前記のアドレスマークで確認しながら、半導体
素子を基板に搭載する工程とを設けたことを特徴とす
る。ここに半導体素子としては例えばＬＥＤアレイやＥ
Ｌアレイを用い、その平均発光出力や出力ばらつきの程
度を性能として管理する。また半導体素子には例えばＣ
ＣＤアレイや光電池アレイを用い、受光出力の平均値や
ばらつきを管理する。これ以外に半導体素子には例えば
トランジスタアレイを用い、オン電圧やターンオン時
間、ターンオフ時間等の平均値とそのばらつきを管理し
ても良い。
【０００６】
【発明の作用】この発明では、ウェハーの段階で切り出
すべき半導体素子にアドレスを付与する。アドレスはウ
ェハー内での半導体素子の位置を示すものとし、例えば
ウェハーへの電極の形成と同時に同じマスクを用いて形
成し、アドレスマークを設けても工程数が増えないよう
にする。ウェハーの段階で、各半導体素子の特性を測定
し、メモリを用意して半導体素子のアドレスと性能との
対応表を設ける。そしてこの対応表に従って半導体素子
を選別して搭載し、同時にアドレスマークを用いて正し
い搭載が行われているか確認する。このようにすれば、
工程数を増さずに半導体素子にアドレスマークを付与
し、搭載時に正しい選別が行われているかどうか容易に
確認することができる。
すべき半導体素子にアドレスを付与する。アドレスはウ
ェハー内での半導体素子の位置を示すものとし、例えば
ウェハーへの電極の形成と同時に同じマスクを用いて形
成し、アドレスマークを設けても工程数が増えないよう
にする。ウェハーの段階で、各半導体素子の特性を測定
し、メモリを用意して半導体素子のアドレスと性能との
対応表を設ける。そしてこの対応表に従って半導体素子
を選別して搭載し、同時にアドレスマークを用いて正し
い搭載が行われているか確認する。このようにすれば、
工程数を増さずに半導体素子にアドレスマークを付与
し、搭載時に正しい選別が行われているかどうか容易に
確認することができる。
【０００７】
【実施例】ＬＥＤアレイを例に、図１〜図４に実施例を
示す。しかしこの発明は、ＥＬアレイやＣＣＤアレイ、
あるいは光電池アレイ等の、他の画像素子アレイでも同
様に実施できる。また画像素子アレイに限らず、例えば
トランジスタアレイ等の一般の半導体アレイや半導体素
子でも同様に実施できる。
示す。しかしこの発明は、ＥＬアレイやＣＣＤアレイ、
あるいは光電池アレイ等の、他の画像素子アレイでも同
様に実施できる。また画像素子アレイに限らず、例えば
トランジスタアレイ等の一般の半導体アレイや半導体素
子でも同様に実施できる。
【０００８】図１に、切断前のＧａＡｓウェハー０２を
示す。ウェハー０２には例えば２〜３インチ程度のウェ
ハーを用い、１枚のウェハー０２から例えば８００〜１
８００個程度のＬＥＤアレイ２を切り出す。図１の横軸
のｘや縦軸のｙはウェハー０２内でのＬＥＤアレイの位
置を示すアドレスを表し、ｘが横方向アドレス、ｙが縦
方向アドレスである。実施例では、ウェハー０２から、
ｘ方向について１４０個、ｙ方向について１３個の、Ｌ
ＥＤアレイ２を切り出すものとする。
示す。ウェハー０２には例えば２〜３インチ程度のウェ
ハーを用い、１枚のウェハー０２から例えば８００〜１
８００個程度のＬＥＤアレイ２を切り出す。図１の横軸
のｘや縦軸のｙはウェハー０２内でのＬＥＤアレイの位
置を示すアドレスを表し、ｘが横方向アドレス、ｙが縦
方向アドレスである。実施例では、ウェハー０２から、
ｘ方向について１４０個、ｙ方向について１３個の、Ｌ
ＥＤアレイ２を切り出すものとする。
【０００９】ＬＥＤアレイ２のパターンの例を図２に示
す。図において、４はＧａＡｓ基板で、６は個別の発光
体であり、例えば１個のＬＥＤアレイ２上に１列に６４
個〜１２８個の発光体６を配列する。また８は発光体６
に接続した電極、１０はボンディングパッドである。図
の右上の１２はウェハー０２でのｘ方向アドレスを示す
ｘアドレスマークで、１４はｙ方向のアドレスを示すｙ
アドレスマークである。アドレスマーク１２,１４は、
ウェハー０２の段階で、電極８やボンディングパッド１
０の形成用マスクを用いて、これらのものと同時に形成
する。電極材料はＡｌ等の金属材料であり、他の部分と
は反射率が異なるので認識は容易である。
す。図において、４はＧａＡｓ基板で、６は個別の発光
体であり、例えば１個のＬＥＤアレイ２上に１列に６４
個〜１２８個の発光体６を配列する。また８は発光体６
に接続した電極、１０はボンディングパッドである。図
の右上の１２はウェハー０２でのｘ方向アドレスを示す
ｘアドレスマークで、１４はｙ方向のアドレスを示すｙ
アドレスマークである。アドレスマーク１２,１４は、
ウェハー０２の段階で、電極８やボンディングパッド１
０の形成用マスクを用いて、これらのものと同時に形成
する。電極材料はＡｌ等の金属材料であり、他の部分と
は反射率が異なるので認識は容易である。
【００１０】図３に、アドレスマーク１２,１４に用い
たコードの例を示す。１６はＯＣＲ用の文字コードを用
いた例であり、１８はバーコードを用いた例で、２０は
カルラコードを用いた例である。このうちＯＣＲコード
１６は、人間の目で容易にアドレスを読み取れるという
利点がある。またバーコード１８やカルラコード２０は
機械読み取りが容易で、特にバーコード１８は汎用の読
み取り装置があり、低価格でアドレスマーク１２,１４
を読み取れるという利点がある。コードは数字コードで
示したが、文字コードで例えばアルファベットの２６進
コードで示しても良い。
たコードの例を示す。１６はＯＣＲ用の文字コードを用
いた例であり、１８はバーコードを用いた例で、２０は
カルラコードを用いた例である。このうちＯＣＲコード
１６は、人間の目で容易にアドレスを読み取れるという
利点がある。またバーコード１８やカルラコード２０は
機械読み取りが容易で、特にバーコード１８は汎用の読
み取り装置があり、低価格でアドレスマーク１２,１４
を読み取れるという利点がある。コードは数字コードで
示したが、文字コードで例えばアルファベットの２６進
コードで示しても良い。
【００１１】図４に、ＬＥＤアレイ２の性能管理のフロ
ーチャートを示す。既に述べたように、ウェハー０２の
段階で、各ＬＥＤアレイ２にウェハー０２内での位置を
示すｘ方向とｙ方向のアドレスマーク１２,１４を付与
する。次いで切断前のウェハー０２に対して、プローブ
テスター等を用い、ＬＥＤアレイ２の性能を測定する。
測定する性能は例えば、ＬＥＤアレイ２の平均発光出力
や出力ばらつきの程度、並びに右上がりや左上がり等の
出力ばらつきの方向とする。
ーチャートを示す。既に述べたように、ウェハー０２の
段階で、各ＬＥＤアレイ２にウェハー０２内での位置を
示すｘ方向とｙ方向のアドレスマーク１２,１４を付与
する。次いで切断前のウェハー０２に対して、プローブ
テスター等を用い、ＬＥＤアレイ２の性能を測定する。
測定する性能は例えば、ＬＥＤアレイ２の平均発光出力
や出力ばらつきの程度、並びに右上がりや左上がり等の
出力ばらつきの方向とする。
【００１２】これらのデータを、アドレスと性能との関
係を示す対応表に記憶させる。対応表の例を図４の右側
に示す。対応表にはｘ方向並びにｙ方向のアドレスと、
出力のランク（図の記号ａｂｃ等）、並びに選別結果
（図での３１等）を記憶させる。ここでの選別結果３１
は、例えば３１番目のＬＥＤヘッドにアレイを搭載する
ことを表す。また出力ランクａｂｃは、アレイの平均発
光出力とばらつきの程度並びにその傾向を表す。そして
プロービングテストで出力を測定すると、同じ性能のＬ
ＥＤアレイ２が同じヘッドに揃うように選別を行い、こ
の結果を選別結果として記憶させる。対応表には、平均
出力とばらつきの程度や傾向のように何等かの処理を加
えて加工したデータを記憶させたが、例えば未加工の生
のデータを記憶させても良い。この場合には、個別の発
光体６の出力をそのまま全数記憶させる。
係を示す対応表に記憶させる。対応表の例を図４の右側
に示す。対応表にはｘ方向並びにｙ方向のアドレスと、
出力のランク（図の記号ａｂｃ等）、並びに選別結果
（図での３１等）を記憶させる。ここでの選別結果３１
は、例えば３１番目のＬＥＤヘッドにアレイを搭載する
ことを表す。また出力ランクａｂｃは、アレイの平均発
光出力とばらつきの程度並びにその傾向を表す。そして
プロービングテストで出力を測定すると、同じ性能のＬ
ＥＤアレイ２が同じヘッドに揃うように選別を行い、こ
の結果を選別結果として記憶させる。対応表には、平均
出力とばらつきの程度や傾向のように何等かの処理を加
えて加工したデータを記憶させたが、例えば未加工の生
のデータを記憶させても良い。この場合には、個別の発
光体６の出力をそのまま全数記憶させる。
【００１３】性能評価の後、ウェハー０２を例えばダイ
アモンドカッターでダイシングし、アドレスと性能との
対応表を用いて、同じ性能のＬＥＤアレイ２が揃うよう
にダイソーターでソートし、選別してトレイに収容す
る。この結果トレイはＬＥＤヘッド毎のトレイとなり、
トレイ内のＬＥＤアレイ２は特性が揃ったものとなる。
アモンドカッターでダイシングし、アドレスと性能との
対応表を用いて、同じ性能のＬＥＤアレイ２が揃うよう
にダイソーターでソートし、選別してトレイに収容す
る。この結果トレイはＬＥＤヘッド毎のトレイとなり、
トレイ内のＬＥＤアレイ２は特性が揃ったものとなる。
【００１４】ＬＥＤアレイ２を性能を揃えてトレイに収
容すると、１つのトレイから１つのＬＥＤヘッドを組み
立てるように、ＬＥＤアレイ２を基板に搭載する。この
時テレビカメラ等でアドレスマーク１２,１４を認識
し、対応表を用いて同じ性能のＬＥＤアレイ２が正しく
搭載されていることを確認する。このようにすれば、誤
ったＬＥＤアレイ２を用いてヘッドを組み立てることが
なくなる。これに対してアドレスマーク１２,１４を設
けないと、誤ったＬＥＤアレイ２を搭載しても検出がで
きない。そしてＬＥＤアレイ２の選別を誤ると、特にト
レイへの選別の段階で出力ランクの異なるＬＥＤアレイ
２を収容すると、ＬＥＤヘッドには１アレイ分の大きな
出力変動が生じ、印画品質が著しく低下してしまう。し
かしながら実施例では、ＬＥＤヘッドへの搭載までの任
意の時点でＬＥＤアレイ２のアドレスマーク１２,１４
を読み取り、対応表を用いて選別や搭載が正しいか常に
確認することができる。
容すると、１つのトレイから１つのＬＥＤヘッドを組み
立てるように、ＬＥＤアレイ２を基板に搭載する。この
時テレビカメラ等でアドレスマーク１２,１４を認識
し、対応表を用いて同じ性能のＬＥＤアレイ２が正しく
搭載されていることを確認する。このようにすれば、誤
ったＬＥＤアレイ２を用いてヘッドを組み立てることが
なくなる。これに対してアドレスマーク１２,１４を設
けないと、誤ったＬＥＤアレイ２を搭載しても検出がで
きない。そしてＬＥＤアレイ２の選別を誤ると、特にト
レイへの選別の段階で出力ランクの異なるＬＥＤアレイ
２を収容すると、ＬＥＤヘッドには１アレイ分の大きな
出力変動が生じ、印画品質が著しく低下してしまう。し
かしながら実施例では、ＬＥＤヘッドへの搭載までの任
意の時点でＬＥＤアレイ２のアドレスマーク１２,１４
を読み取り、対応表を用いて選別や搭載が正しいか常に
確認することができる。
【００１５】ここではＬＥＤヘッドの組立を目的とした
ので、トレイにＬＥＤアレイ２を収容するという工程を
設けた。しかしながらこのような工程を設けない場合で
も、半導体素子毎にアドレスマークがあり、かつアドレ
スマークに対応して性能との対応表が用意されているの
で、半導体素子を基板に搭載する時点で、いつでもその
性能を知り管理することができる。
ので、トレイにＬＥＤアレイ２を収容するという工程を
設けた。しかしながらこのような工程を設けない場合で
も、半導体素子毎にアドレスマークがあり、かつアドレ
スマークに対応して性能との対応表が用意されているの
で、半導体素子を基板に搭載する時点で、いつでもその
性能を知り管理することができる。
【００１６】
【発明の効果】この発明では半導体素子の性能を容易に
管理し、いつでも対応表を用いてその性能を知ることが
できるので、半導体素子の基板への実装を正確に行い、
出力の異なる素子を誤って搭載することが無くなる。ま
たアドレスマークは、ウェハーの段階で電極などと同じ
マスクで同時に形成できるので、アドレスマークを設け
ても工程数が増えないという効果が有る。
管理し、いつでも対応表を用いてその性能を知ることが
できるので、半導体素子の基板への実装を正確に行い、
出力の異なる素子を誤って搭載することが無くなる。ま
たアドレスマークは、ウェハーの段階で電極などと同じ
マスクで同時に形成できるので、アドレスマークを設け
ても工程数が増えないという効果が有る。
【図１】 切断前のウェハーとアドレスを示す図
【図２】 実施例で用いたＬＥＤアレイの要部平面図
【図３】 実施例で用いたアドレスコードを示す図
【図４】 実施例での、ＬＥＤアレイの搭載工程を示
すフローチャート
すフローチャート
０２ ＧａＡｓウェハー ２ ＬＥＤアレイ ４ ＧａＡｓ基板 ６ 発光体 ８ 電極 １０ ボンディングパッド １２ ｘアドレスマーク １４ ｙアドレスマーク １６ ＯＣＲ文字コード １８ バーコード ２０ カルラコード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/15 8934−4Ｍ 33/00 Ｎ 7376−4Ｍ
Claims (2)
- 【請求項１】 ウェハーから多数の素子を切り出すよう
にした半導体素子において、各半導体素子にウェハー内
での位置を示すアドレスマークを設けたことを特徴とす
る半導体素子。 - 【請求項２】 ウェハーの段階で、半導体素子にウェハ
ー内での位置を表すアドレスマークを付与する工程と、 ウェハーの各半導体素子の性能を測定し、前記のアドレ
スと性能との対応表をメモリに設けて記憶する工程と、 ウェハーを切断し、個別の半導体素子を切り出す工程
と、 前記の対応表に従って、かつ前記のアドレスマークで確
認しながら、半導体素子を基板に搭載する工程とを設け
た、半導体素子の搭載方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34559992A JP2819369B2 (ja) | 1992-11-30 | 1992-11-30 | 画像ヘッドの組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34559992A JP2819369B2 (ja) | 1992-11-30 | 1992-11-30 | 画像ヘッドの組立方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06168859A true JPH06168859A (ja) | 1994-06-14 |
| JP2819369B2 JP2819369B2 (ja) | 1998-10-30 |
Family
ID=18377685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34559992A Expired - Fee Related JP2819369B2 (ja) | 1992-11-30 | 1992-11-30 | 画像ヘッドの組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2819369B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176005A (ja) * | 2010-02-23 | 2011-09-08 | Wecon Automation Corp | 主導チップによるチップ選別方法 |
| JP2014075286A (ja) * | 2012-10-04 | 2014-04-24 | Sharp Corp | 光源モジュール |
| JP2015070236A (ja) * | 2013-09-30 | 2015-04-13 | 日亜化学工業株式会社 | 半導体レーザ素子及びその製造方法 |
| JP2018134759A (ja) * | 2017-02-20 | 2018-08-30 | 株式会社沖データ | 半導体チップ、発光素子ヘッド、画像形成装置及び発光素子ヘッド製造システム |
| JP2020526030A (ja) * | 2017-06-26 | 2020-08-27 | テソロ・サイエンティフィック・インコーポレーテッド | 発光ダイオード（ｌｅｄ）のマストランスファー装置および製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129119A (ja) * | 1984-07-20 | 1986-02-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS61142734A (ja) * | 1985-12-16 | 1986-06-30 | Hitachi Ltd | 半導体装置 |
| JPH0215612A (ja) * | 1988-07-04 | 1990-01-19 | Oki Electric Ind Co Ltd | 半導体装置の認識符号形成方法 |
| JPH04171709A (ja) * | 1990-11-02 | 1992-06-18 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04262543A (ja) * | 1991-02-18 | 1992-09-17 | Sharp Corp | ダイボンディング装置 |
-
1992
- 1992-11-30 JP JP34559992A patent/JP2819369B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6129119A (ja) * | 1984-07-20 | 1986-02-10 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS61142734A (ja) * | 1985-12-16 | 1986-06-30 | Hitachi Ltd | 半導体装置 |
| JPH0215612A (ja) * | 1988-07-04 | 1990-01-19 | Oki Electric Ind Co Ltd | 半導体装置の認識符号形成方法 |
| JPH04171709A (ja) * | 1990-11-02 | 1992-06-18 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04262543A (ja) * | 1991-02-18 | 1992-09-17 | Sharp Corp | ダイボンディング装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176005A (ja) * | 2010-02-23 | 2011-09-08 | Wecon Automation Corp | 主導チップによるチップ選別方法 |
| JP2014075286A (ja) * | 2012-10-04 | 2014-04-24 | Sharp Corp | 光源モジュール |
| JP2015070236A (ja) * | 2013-09-30 | 2015-04-13 | 日亜化学工業株式会社 | 半導体レーザ素子及びその製造方法 |
| JP2018134759A (ja) * | 2017-02-20 | 2018-08-30 | 株式会社沖データ | 半導体チップ、発光素子ヘッド、画像形成装置及び発光素子ヘッド製造システム |
| JP2020526030A (ja) * | 2017-06-26 | 2020-08-27 | テソロ・サイエンティフィック・インコーポレーテッド | 発光ダイオード（ｌｅｄ）のマストランスファー装置および製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2819369B2 (ja) | 1998-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7137557B2 (en) | Semiconductor device and an information management system therefore | |
| US5350715A (en) | Chip identification scheme | |
| EP0778539A2 (en) | Latent image reading apparatus | |
| CN109830447B (zh) | 半导体晶圆芯片分选方法、半导体产品的封装方法及系统 | |
| US6756796B2 (en) | Method of search and identify reference die | |
| JPS58120B2 (ja) | 集積回路およびその製造方法 | |
| US4218673A (en) | Pattern matching method and such operation system | |
| JPH09320911A (ja) | 被識別機能付き半導体基板 | |
| JPH06168859A (ja) | 半導体素子及び半導体素子の搭載方法 | |
| US7451010B2 (en) | Chip information character set generation system and method of marking a chip with a chip information character set | |
| JP5298141B2 (ja) | 半導体装置の製造方法 | |
| JPH1127817A (ja) | ワイヤーハーネスの回路識別法 | |
| TWI421962B (zh) | Light emitting diode wafer sorting method | |
| US3503500A (en) | Sorting apparatus and method | |
| JP2007059948A (ja) | 半導体チップ、半導体チップの製造方法、リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法。 | |
| US6790682B2 (en) | Die bonder for die-bonding a semiconductor chip to lead frame and method of producing a semiconductor device using the die bonder | |
| KR100716552B1 (ko) | 다이 어태치 방법 | |
| JPH0950945A (ja) | 半導体装置の製造方法 | |
| JPS6247142A (ja) | 半導体装置のマ−キング法 | |
| JP2956290B2 (ja) | ダイオードの組立方法 | |
| JP4830402B2 (ja) | 半導体装置の製造方法 | |
| JP2002217252A (ja) | マーキングプローバーシステム、マーキング方法及び半導体装置の製造方法 | |
| KR940011382B1 (ko) | 모드구분용 패턴을 포함하는 반도체 장치 및 상기 패턴을 이용한 반도체 장치의 제조방법 | |
| JP3300264B2 (ja) | 半導体チップ認識方法 | |
| JPH01194331A (ja) | マーキングによるダイボンディング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |