JPH06168803A - サーミスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 はんだ耐熱性とはんだ付着性に優れ、電極の
めっき処理による抵抗値の変化がなく、熱的ストレスに
起因した引張応力に対する強度が高い、超小型のサーミ
スタを容易にかつ安価に製造する。下地電極層の表面に
はんだ耐熱性とはんだ付着性のある層を均一に形成す
る。 【構成】 サーミスタ素体用セラミック焼結シートの両
面全体に下地電極層１６，１６を形成し、これらの下地
電極層の各表面にＮｉめっき層１７ａ及びＳｎ又はＳｎ
／Ｐｂめっき層１７ｂをこの順に形成し、この下地電極
層１６とめっき層１７からなる電極を両面に形成した焼
結シートをダイシングソーによりチップ状に切断してサ
ーミスタ１０を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、端子電極にリード線が
接合される温度センサとして、或いはプリント回路基板
に表面実装して電子機器の温度補償用サーミスタとして
用いられるサーミスタ及びその製造方法に関するもので
ある。

【０００２】

【従来の技術】従来、この種のサーミスタは、サーミス
タ素体の両端部にＡｇ−Ｐｄを主成分とする電極が焼付
けられている。電極成分にＡｇの他にＰｄを含有する理
由は、基板にサーミスタをはんだ付けする際に、Ａｇが
はんだ中に溶出して消失することを防止し、電極のはん
だ耐熱性を得るためである。しかし、Ｐｄの含有量を増
加すると電極のはんだ付着性が低下して基板へのサーミ
スタの固着力が弱くなるため、Ｐｄの含有量には一定の
限界があった。このため電極のはんだ付けが高温で長時
間行われる場合には、従来のサーミスタはなおはんだ耐
熱性が不十分であった。はんだ耐熱性とはんだ付着性を
向上させるために、チップ型コンデンサと同様に、焼付
け電極である下地電極の表面にめっき層を設けることが
考えられるが、サーミスタ素体はコンデンサ素体と異な
り導電性を有するため、このサーミスタ素体を露出した
ままめっき処理した場合、素体表面にめっきが付着して
サーミスタの抵抗値が所期の値と異なり、しかもサーミ
スタ素体がめっき液で浸食されてサーミスタの信頼性が
低下する等の不具合を生じる。

【０００３】この点を改善するため、本出願人は焼付け
電極層が接触する部分以外のサーミスタ素体の表面をガ
ラス層で被覆し、焼付け電極層の表面にめっき層を形成
したサーミスタを特許出願した（特開平３−２５０６０
３）。このサーミスタは、次の方法により製造される。
先ずサーミスタ素体用のセラミック焼結シートの両面に
ガラスペーストを印刷して焼成することにより絶縁性の
ガラス層を形成する。次いで両面がガラス層で被覆され
た焼結シートを短冊状に切断した後、両側の切断面に前
述と同様にガラスペーストを印刷焼成してガラス層を形
成する。次に前記切断面と垂直な方向にこの短冊状物を
細かく切断してチップを作る。このチップの切断面を包
むようにチップの両端部に導電性ペーストを塗布し、焼
成して焼付け電極層を形成する。更にこの焼付け電極層
を下地電極層としてその表面にめっき層を形成して焼付
け電極層とめっき層からなる端子電極を有するサーミス
タを得る。

【０００４】また、相対向する両側面に設けたＡｇ電極
がはんだ付けするときに溶出（Ａｇ食われ）しないよう
に、２層構造の電極の上にはんだ層を形成したサーミス
タ素子が開示されている（特開平３−１３６２０４）。
このサーミスタ素子は、次の方法により作られる。先ず
円柱状に焼成されたサーミスタをスライシングソーによ
りウエハ状に切断した後、６０〜８０％Ａｇ、３．５〜
７．０％ガラスフリット成分含有のペーストをウエハの
両面にスクリーン印刷して焼付けることにより電極下層
を形成する。次いでウエハ両面の電極下層の上に７５〜
８５％Ａｇ、０〜１％ガラスフリット成分含有のペース
トをスクリーン印刷して焼付けることにより電極上層を
形成する。更にこの２層構造の電極を有するサーミスタ
ウエハをはんだ槽のはんだ液に浸漬させて電極上層の上
にはんだ層を形成した後、ダイシングソーによりチップ
状に切断してサーミスタ素子を得る。このサーミスタ素
子は、はんだ層を形成することによりはんだ付着性を向
上させ、電極下層にガラスフリット成分を多く含ませる
ことによりダイシングソーで切断したときの電極の剥離
を防止し、かつ電極上層にＡｇ成分を多く含ませること
によりＡｇ食われを起こしても電極が残存するようにし
ている。

【０００５】

【発明が解決しようとする課題】しかし、上記特開平３
−２５０６０３号公報に示されるサーミスタの製造方法
では、ガラス層の被覆を２回に分けて行う必要がある
上、チップになった後に、その両端部に導電性ペースト
を塗布したり、めっき層を形成したりする必要がある。
このため、チップにした後の取扱いに多大の注意を払わ
なければならない。これらのことから製造工程が複雑化
し、必然的に製造コストが高価になる問題点があった。
また、上記特開平３−１３６２０４号公報に示されるサ
ーミスタ素子の製造方法はチップにした後で特別の加工
を要しない利点があるものの、はんだ層をはんだ液への
ディッピングにより形成するため、均一な層ができにく
い欠点があり、しかもＡｇ電極を２回焼付ける必要があ
るため、焼付けのためのエネルギ量が大きく、かつＡｇ
食われを防止する対策を採っていないためＡｇのチップ
当りの使用量が増大し、コストを押上げる問題点があっ
た。

【０００６】本発明の目的は、はんだ耐熱性及びはんだ
付着性に優れ、電極のめっき処理による抵抗値の変化が
なく、信頼性の高いサーミスタを提供することにある。
本発明の別の目的は、下地電極層の表面にはんだ耐熱性
とはんだ付着性のある層を均一に形成するサーミスタの
製造方法を提供することにある。本発明の更に別の目的
は、上記優れたサーミスタを比較的容易にかつ安価に製
造できるサーミスタの製造方法を提供することにある。

【０００７】

【問題点を解決するための手段】図１に示すように、本
発明は、６面体からなるチップ状サーミスタ素体１１の
相対向する両側面に一対の端子電極１２，１２が形成さ
れるサーミスタ１０の改良である。その特徴ある構成
は、端子電極１２が貴金属を含む下地電極層１６と、こ
の下地電極層１６の表面に形成されためっき層１７を有
し、かつ端子電極が形成されないサーミスタ素体の他の
４面が露出することにある。なお、めっき層１７が下地
電極層１６の表面に形成されたＮｉめっき層１７ａと、
このＮｉめっき層１７ａの表面に形成されたＳｎ又はＳ
ｎ／Ｐｂめっき層１７ｂとを有することが好ましい。ま
た、図９〜図１７に示すように、Ｓｎ又はＳｎ／Ｐｂめ
っき層３０ｂを表面に備えた基板取付体３１，３２，３
３又は３４を端子電極１２に接合することが好ましい。

【０００８】また、本発明のサーミスタの製造方法は、
図４に示されるサーミスタ素体用セラミック焼結シート
２１の両面全体に下地電極層１６，１６を形成し（図５
及び図６）、これらの下地電極層１６，１６の各表面に
Ｎｉめっき層１７ａ及びＳｎ又はＳｎ／Ｐｂめっき層１
７ｂをこの順に形成し（図１及び図７）、この下地電極
層１６とめっき層１７からなる電極を両面に形成した焼
結シート２１をダイシングソーによりチップ状に切断し
てサーミスタ１０を得る（図８）方法である。なお、チ
ップ状に切断した後で、端子電極１２にＳｎ又はＳｎ／
Ｐｂめっき層３０ｂを表面に備えた基板取付体３１，３
２，３３，３４を接合することが好ましい。

【０００９】以下、本発明を詳述する。 (a) セラミック焼結シートの作製 図４に示すように、サーミスタ素体用セラミック焼結シ
ート２１を用意する。この焼結シート２１は次の方法に
より作られる。先ずＭｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ａ
ｌ等の金属の酸化物粉末を１種又は２種以上混合する。
２種以上混合するときは、所定の金属原子比になるよう
に各金属酸化物を秤量する。この混合物を仮焼し粉砕
し、有機結合材を加え混合して直方体に成形した後、焼
成してセラミック焼結ブロック（図示せず）を作製す
る。次いでこのブロックをバンドソーを用いてウエハ状
に切断し、図４に示す焼結シート２１を得る。なお、金
属酸化物の混合物を仮焼し粉砕した後、有機結合材と溶
剤を加え混練してスラリーを調製し、このスラリーをド
クターブレード法等により成膜乾燥してグリーンシート
を成形し、これを焼成し焼結シート２１を得てもよい。

【００１０】(b) 下地電極層の形成 次に、図５に示すように、焼結シート２１の両面全体に
貴金属粉末と無機結合材を含む導電性ペーストを塗布す
る。図６は図５のＦ部拡大図である。この塗布は導電性
ペーストを均一に印刷する印刷法によることが好まし
い。貴金属粉末を例示すれば、Ａｇ，Ａｕ，Ｐｄ，Ｐｔ
等の貴金属、又はこれらを混合した粉末が挙げられる。
この焼成により下地電極層１６が焼結シート２１の両面
全体に形成される。なお、導電性ペーストを印刷法によ
り塗布し、これを焼成して焼付け電極層の下地電極層を
形成する以外に、焼結シート２１の両面に溶射法により
下地電極層を形成することもできる。

【００１１】(c) めっき層の形成 図１及び図７に示すように、下地電極層１６，１６の各
表面にめっき層１７を設けて、下地電極層１６及びめっ
き層１７により電極を作製する。めっき層１７はＮｉめ
っき層１７ａ及びＳｎ又はＳｎ／Ｐｂめっき層１７ｂを
この順に形成する。これらのめっき層は電解めっきによ
り形成される。めっき浴はＮｉ，Ｓｎ又はＳｎ／Ｐｂと
もそれぞれ公知のものを使用する。めっき層を二重構造
にするのは、Ｎｉめっき層１７ａによりはんだ耐熱性を
向上させはんだによる下地電極層の電極食われを防止す
るためであり、Ｓｎ又はＳｎ／Ｐｂめっき層１７ｂによ
り端子電極１２のはんだ付着性を向上するためである。

【００１２】(d) サーミスタの作製 図７及び図８に示すように、ダイヤモンドブレード付き
切断機のようなダイシングソーを用いて矢印Ｍの箇所で
下地電極層１６とめっき層１７が積層された焼結シート
２１を破線に沿って切断し、短冊状のサーミスタ素体を
形成する。次いでこのサーミスタ素体を矢印Ｎの箇所で
破線に沿って切断し、多数のサーミスタ１０を一度に得
る。図８に示される上下の端子電極１２，１２を左右に
なるようにサーミスタ１０を９０度回転させれば、図１
のチップ型サーミスタとなる。図２に示すように、サー
ミスタ１０は端子電極１２，１２にリード線１８，１８
をはんだ付けした後、エポキシ樹脂１９でリード線１
８，１８の一部を除く全体をコーティングされる。或い
は図３に示すように、サーミスタ１０ははんだ２３によ
りプリント回路基板２４に表面実装される。

【００１３】(e) サーミスタのその他の表面実装 図９〜図１７に示すように、サーミスタ１０の端子電極
１２に、金属素体３０ａとこの素体３０ａの表面にＳｎ
又はＳｎ／Ｐｂめっき層３０ｂを備えた基板取付体３
１，３２，３３，３４を接合してもよい。ここで金属素
体３０ａはＳｎ又はＳｎ／Ｐｂめっき可能な材質であれ
ば、特に制限されない。このように構成することによ
り、熱的ストレスをサーミスタが受けたときに基板取付
体３１〜３４がこれを緩和し、サーミスタの耐久性が高
まる。また基板へのはんだ付けが容易になる。図９〜図
１１は断面Ｌ字状のリードフレームを基板取付体３１と
する例を示す。基板取付体３１の鉛直面が端子電極１２
に高温クリームはんだにより接合する。図１２及び図１
３は断面コ字状のリードフレームを基板取付体３２とす
る例を示す。基板取付体３２の折曲げ間隔はサーミスタ
素体の厚さに応じて決められる。この例も基板取付体３
２の鉛直面が端子電極１２に高温クリームはんだにより
接合する。図１４及び図１５は四角筒状のリードフレー
ムを基板取付体３３とする例を示す。基板取付体３３は
サーミスタ素体に丁度嵌合するように内部の寸法が決め
られる。筒内面が高温クリームはんだによりサーミスタ
素体の端部に接合する。図１６及び図１７は直方体状の
ブロックを基板取付体３４とする例を示す。基板取付体
３４の一面が高温クリームはんだによりサーミスタ素体
の端部に接合する。

【００１４】

【作用】サーミスタのはんだ付け時には、端子電極１２
のＮｉめっき層１７ａによりはんだ耐熱性が向上し、は
んだによる下地電極層１６の電極食われが防止され、Ｓ
ｎ又はＳｎ／Ｐｂめっき層１７ｂにより端子電極１２の
はんだ付着性が向上する。また、サーミスタ素体の端子
電極が形成されない他の４面は焼結シートの切断前で露
出していないため、めっき処理によってこれら４面はめ
っき液で浸食されず、サーミスタの抵抗値が所期の値に
対して変動しない。更に、端子電極１２に基板取付体３
１〜３４をはんだにより接合すれば、サーミスタの熱的
耐久性がより高まる。

【００１５】

【発明の効果】以上述べたように、従来の特開平３−２
５０６０３号公報に示されるサーミスタの製造方法では
工程数が多く複雑であったものが、また特開平３−１３
６２０４号公報に示されるサーミスタ素子の製造方法で
は焼付けのためのエネルギ量が大きく、かつ貴金属のチ
ップ当りの使用量が増大してコストを押上げていたもの
が、本発明の製造方法によれば、少ない工程で、大きな
エネルギ量を消費せずに、かつ貴金属の使用量を増大さ
せずに、比較的容易に超小型のサーミスタを製造でき
る。このため、本発明の製造方法は量産に適し、製造コ
ストが安価になる。特に、下地電極層及びめっき層を形
成した後でサーミスタ素体を精密に切断することによ
り、素子の寸法、電極面積等を厳格に制御できるので、
チップになった後の特別な加工を要さず、しかも抵抗値
の精度が高いサーミスタが得られる。更に、下地電極層
の表面にめっき層を形成することにより、はんだ耐熱性
とはんだ付着性に優れ、はんだによる電極食われを起こ
すことなく、端子電極にリード線を容易に接合でき或い
はサーミスタを回路基板に容易に表面実装できる。端子
電極に基板取付体を設ければ、サーミスタの熱的耐久性
がより高まる。

【００１６】

【実施例】次に本発明の具体的態様を示すために、本発
明を実施例に基づいて説明する。以下に述べる実施例は
本発明の技術的範囲を限定するものではない。 ＜実施例＞次の方法により図１に示すサーミスタを作製
した。先ず市販の炭酸マンガン、炭酸ニッケル、炭酸コ
バルトを出発原料とし、これらをＭｎＯ₂：ＮｉＯ：Ｃ
ｏＯに換算して金属原子比３：１：２の割合でそれぞれ
秤量した。秤量物をボールミルで１６時間均一に混合し
た後に脱水乾燥した。次いでこの混合物を９００℃で２
時間仮焼し、この仮焼物を再びボールミルで粉砕して脱
水乾燥した。粉砕物に有機結合材を加え、均一に混合し
た後、混合物を直方体に圧縮成形した。この圧縮成形物
を大気圧下、１２００℃で４時間焼成し、たて約３５ｍ
ｍ、よこ約５０ｍｍ、厚さ約１０ｍｍのセラミック焼結
ブロック（図示せず）を作製した。次にこのブロックを
バンドソーでウエハ状に切断し、図４に示すたて約３５
ｍｍ、よこ約５０ｍｍ、厚さ約０．５ｍｍの焼結シート
２１を得た。

【００１７】次に、図５及び図６に示すように、焼結シ
ート２１の両面全体に貴金属粉末と無機結合材を含む導
電性ペーストを印刷法により塗布した。導電性ペースト
は市販のＡｇペースト（デュポン社製ＪＰＮ−１１７
６）であって、 Ａｇ粉末と、ＳｉＯ₂，ＴｉＯ₂，Ｂ₂Ｏ
₃，Ｎａ₂Ｏ及びＫ₂Ｏからなるガラス微粒子と、有機ビ
ヒクルとからなる。導電性ペーストを塗布したサーミス
タ素体を大気圧下、乾燥した後、３０℃／分の速度で、
８２０℃まで昇温しそこで１０分間保持し、３０℃／分
の速度で室温まで降温してＡｇからなる焼付け電極層の
下地電極層１６，１６を得た。

【００１８】図７に示すように、電解めっき法により下
地電極層１６，１６の各表面に厚さ１〜２μｍのＮｉめ
っき層１７ａを形成し、続いてその上に、同様に厚さ３
〜６μｍのＳｎめっき層１７ｂを形成した（図１）。続
いて上記切断機を用いて矢印Ｍの箇所で焼結シート２１
を短冊状に切断した後、同一の切断機を用いて矢印Ｎの
箇所で短冊状サーミスタ素体の切断面と垂直な方向でチ
ップ状に切断して、図８に示すように幅Ｗ＝約０．５ｍ
ｍ、長さＬ＝約１．０ｍｍ、厚さＴ＝約０．５ｍｍのサ
ーミスタ１０を得た。図８で得られたサーミスタ１０
は、図２に示すようにその端子電極１２，１２にリード
線１８，１８がはんだ付けされたり、或いはその端子電
極１２，１２がはんだ２３によりプリント回路基板２４
に取付けられる。

【００１９】＜比較例＞Ｎｉめっき層とＳｎめっき層を
設けずに、Ａｇ８０％とＰｄ２０％を含む導電性ペース
トを８５０℃で焼付けてＡｇ−Ｐｄからなる焼付け電極
層のみで端子電極を構成した。それ以外は上記実施例と
同様にサーミスタを作製した。

【００２０】＜比較試験と結果＞ ・はんだ付着性 実施例のサーミスタと比較例のサーミスタを２０個ずつ
用意し、２３０℃の温度で溶融させたＡｇ入りの共晶は
んだ（Ｈ６０−Ａ）浴中にピンセットで試料を挟んで４
秒間浸漬し、端子電極のはんだ付着面積を光学顕微鏡で
調べた。その結果を表１に示す。 ・はんだ耐熱性 実施例のサーミスタと比較例のサーミスタを２０個ずつ
用意し、２７０℃の温度で溶融させたＡｇ入りの共晶は
んだ（Ｈ６０−Ａ）浴中にピンセットで試料を挟んで１
０秒間浸漬し、端子電極の消失状態を光学顕微鏡で調べ
た。その結果を表１に示す。

【００２１】

【表１】

【図面の簡単な説明】

【図１】本発明のサーミスタの外観斜視図。

【図２】そのサーミスタの端子電極にリード線を取付け
た断面図。

【図３】そのサーミスタをプリント回路基板に表面実装
した断面図。

【図４】本発明のサーミスタのサーミスタ素体となるセ
ラミック焼結シートの外観斜視図。

【図５】その焼結シートの両面全体に下地電極層が形成
された斜視図。

【図６】図５のＦ部拡大斜視図。

【図７】図６の焼結シートの両面の下地電極層の各表面
にめっき層が形成された斜視図。

【図８】図７の焼結シートをチップ状に切断した斜視
図。

【図９】本発明のサーミスタの基板取付体の斜視図。

【図１０】図９の基板取付体を接合したサーミスタの斜
視図。

【図１１】図９の基板取付体を別の方法で接合したサー
ミスタの斜視図。

【図１２】本発明のサーミスタの別の基板取付体の斜視
図。

【図１３】図１２の基板取付体を接合したサーミスタの
斜視図。

【図１４】本発明のサーミスタの別の基板取付体の斜視
図。

【図１５】図１４の基板取付体を接合したサーミスタの
斜視図。

【図１６】本発明のサーミスタの更に別の基板取付体の
斜視図。

【図１７】図１６の基板取付体を接合したサーミスタの
斜視図。

【符号の説明】

１０ サーミスタ １１ サーミスタ素体 １２ 端子電極 １６ 下地電極層 １７ めっき層 １７ａ Ｎｉめっき層 １７ｂ Ｓｎ又はＳｎ／Ｐｂめっき層 ２１ セラミック焼結シート ３０ａ 金属素体 ３０ｂ Ｓｎ又はＳｎ／Ｐｂめっき層 ３１，３２，３３，３４ 基板取付体

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１０月２０日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項４

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図６

【補正方法】変更

【補正内容】

【図６】

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図９

【補正方法】変更

【補正内容】

【図９】

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ６面体からなるチップ状サーミスタ素体
   (11)の相対向する両側面に一対の端子電極(12,12)が形
   成されたサーミスタにおいて、 前記端子電極(12)が貴金属を含む下地電極層(16)と、前
   記下地電極層(16)の表面に形成されためっき層(17)を有
   し、かつ前記端子電極が形成されないサーミスタ素体の
   他の４面が露出していることを特徴とするサーミスタ。
2. 【請求項２】 めっき層(17)が下地電極層(16)の表面に
   形成されたＮｉめっき層(17a)と、このＮｉめっき層(17
   a)の表面に形成されたＳｎ又はＳｎ／Ｐｂめっき層(17
   b)とを有する請求項１記載のサーミスタ。
3. 【請求項３】 Ｓｎ又はＳｎ／Ｐｂめっき層(30)を表面
   に備えた基板取付体(31,32,33,34)が端子電極(12)に接
   合された請求項１記載のサーミスタ。
4. 【請求項４】 サーミスタ素体用セラミック焼結シート
   (21)の両面全体に下地電極層(16,16)を形成する工程
   と、 前記下地電極層(16,16)の各表面にＮｉめっき層(17a)及
   びＳｎ又はＳｎ／Ｐｂめっき層(17b)をこの順に形成す
   る工程と、 前記下地電極層(16)とめっき層(17)からなる電極を両面
   に形成した焼結シート(21)をダイシングソーによりチッ
   プ状に切断してチップ状サーミスタ素体(11)の相対向す
   る両側面に一対の端子電極(12,12)を設けるサーミスタ
   (10)を得る工程と を含むサーミスタの製造方法。
5. 【請求項５】 チップ状サーミスタ素体(11)の相対向す
   る両側面に一対の端子電極(12,12)を設けた後、前記端
   子電極(12)にＳｎ又はＳｎ／Ｐｂめっき層(30b)を表面
   に備えた基板取付体(31,32,33,34)を接合する工程を含
   む請求項４記載のサーミスタの製造方法。