JPH06164659A - 検波回路 - Google Patents
検波回路Info
- Publication number
- JPH06164659A JPH06164659A JP4318716A JP31871692A JPH06164659A JP H06164659 A JPH06164659 A JP H06164659A JP 4318716 A JP4318716 A JP 4318716A JP 31871692 A JP31871692 A JP 31871692A JP H06164659 A JPH06164659 A JP H06164659A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- detection circuit
- output
- circuit
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/10—Monitoring; Testing of transmitters
- H04B17/15—Performance testing
- H04B17/18—Monitoring during normal operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/10—Monitoring; Testing of transmitters
- H04B17/101—Monitoring; Testing of transmitters for measurement of specific parameters of the transmitter or components thereof
- H04B17/102—Power radiated at antenna
Abstract
(57)【要約】
【目的】各タイムスロットの平均電力を平滑化するとと
もに遷移期間には高速応答するＴＤＭＡ信号の検波回路
を提供する。 【構成】検波器３は、増幅器１からのＴＤＭＡ信号Ｓ１
を包絡線検波し、検波器出力Ｓ２を生じる。パルス発生
回路５は、信号Ｓ１に同期した制御信号Ｓ３から信号Ｓ
１の遷移期間幅のパルス信号Ｓ４を生じ、この信号Ｓ４
をフィルタ制御回路６の制御信号とする。フィルタ回路
７は、フイルタ制御回路６の制御により、パルス信号Ｓ
４のオン期間には低域通過ろ波器のカットオフ周波数を
高くして検波器出力Ｓ２に高速追随する検波出力Ｓ６を
生じ、信号Ｓ４のオフ期間には低域通過ろ波器のカット
オフ周波数を低くして検波器出力Ｓ２のデータ区間を平
滑化した検波出力Ｓ６を生じる。
もに遷移期間には高速応答するＴＤＭＡ信号の検波回路
を提供する。 【構成】検波器３は、増幅器１からのＴＤＭＡ信号Ｓ１
を包絡線検波し、検波器出力Ｓ２を生じる。パルス発生
回路５は、信号Ｓ１に同期した制御信号Ｓ３から信号Ｓ
１の遷移期間幅のパルス信号Ｓ４を生じ、この信号Ｓ４
をフィルタ制御回路６の制御信号とする。フィルタ回路
７は、フイルタ制御回路６の制御により、パルス信号Ｓ
４のオン期間には低域通過ろ波器のカットオフ周波数を
高くして検波器出力Ｓ２に高速追随する検波出力Ｓ６を
生じ、信号Ｓ４のオフ期間には低域通過ろ波器のカット
オフ周波数を低くして検波器出力Ｓ２のデータ区間を平
滑化した検波出力Ｓ６を生じる。
Description
【０００１】
【産業上の利用分野】本発明は高周波数（ＲＦ）信号の
検波回路に関し、特にＴＤＭＡ通信方式における送信電
力制御用等のように線形検波特性の必要な検波回路に関
する。
検波回路に関し、特にＴＤＭＡ通信方式における送信電
力制御用等のように線形検波特性の必要な検波回路に関
する。
【０００２】
【従来の技術】従来の検波回路について、図６に示すブ
ロック図、および図２に示すこの検波回路に用いられる
検波器３への入力電力Ｓ１を示す図、および図３に示す
検波器３の検波器出力Ｓ２を示す図、および図７に示す
この検波回路の検波出力Ｓ６２を示す図を併せ参照して
説明する。
ロック図、および図２に示すこの検波回路に用いられる
検波器３への入力電力Ｓ１を示す図、および図３に示す
検波器３の検波器出力Ｓ２を示す図、および図７に示す
この検波回路の検波出力Ｓ６２を示す図を併せ参照して
説明する。
【０００３】図６の増幅器１は、デジタル自動車電話シ
ステムの送信装置等における終段増幅器であり、ＴＤＭ
Ａ信号Ｓ１を出力端子２に送出している。図２に示すＴ
ＤＭＡ信号Ｓ１は、日本において開発中のディジタル自
動車電話における送信信号の例（例えば電子情報通信学
会誌，１９９０，８，ディジタル自動車電話小特集号）
であり、８００ＭＨｚ帯または１．５ＧＨｚ帯ＲＦ信号
の１キャリアに３チャンネルを収容し、３つのタイムス
ロットＴＳ（ＴＳ１〜ＴＳ３）を１フレームとしてこの
フレームを２０ｍＳ周期（１タイムスロットＴＳは６．
７ｍＳ）で繰り返している。このＴＤＭＡ信号Ｓ１は、
各タイムスロットＴＳ１，ＴＳ２およびＴＳ３ごとにデ
ータ区間Ｔｄを有し、また、各タイムスロットＴＳの間
には、先行するタイムスロットＴＳのデータ区間Ｔｄの
終了時（Ｔ１，Ｔ２およびＴ３）から始まる遷移時間Ｔ
ｒ（規格は約９０μＳ）がある。遷移時間Ｔｒにはガー
ドタイムを含んでいる。ＴＤＭＡ信号Ｓ１の電力レベル
は、通信相手先によって（即ちタイムスロットＴＳごと
に）平均値Ｐ（タイムスロットＴＳ１，ＴＳ２およびＴ
Ｓ３の各データ区間Ｔｄにおける平均値Ｐ１〜Ｐ３）が
異なっており、同じデータ区間Ｔｄ内でもデータ内容に
よって瞬時値が変化する（図２のＡ部詳細図参照）。
ステムの送信装置等における終段増幅器であり、ＴＤＭ
Ａ信号Ｓ１を出力端子２に送出している。図２に示すＴ
ＤＭＡ信号Ｓ１は、日本において開発中のディジタル自
動車電話における送信信号の例（例えば電子情報通信学
会誌，１９９０，８，ディジタル自動車電話小特集号）
であり、８００ＭＨｚ帯または１．５ＧＨｚ帯ＲＦ信号
の１キャリアに３チャンネルを収容し、３つのタイムス
ロットＴＳ（ＴＳ１〜ＴＳ３）を１フレームとしてこの
フレームを２０ｍＳ周期（１タイムスロットＴＳは６．
７ｍＳ）で繰り返している。このＴＤＭＡ信号Ｓ１は、
各タイムスロットＴＳ１，ＴＳ２およびＴＳ３ごとにデ
ータ区間Ｔｄを有し、また、各タイムスロットＴＳの間
には、先行するタイムスロットＴＳのデータ区間Ｔｄの
終了時（Ｔ１，Ｔ２およびＴ３）から始まる遷移時間Ｔ
ｒ（規格は約９０μＳ）がある。遷移時間Ｔｒにはガー
ドタイムを含んでいる。ＴＤＭＡ信号Ｓ１の電力レベル
は、通信相手先によって（即ちタイムスロットＴＳごと
に）平均値Ｐ（タイムスロットＴＳ１，ＴＳ２およびＴ
Ｓ３の各データ区間Ｔｄにおける平均値Ｐ１〜Ｐ３）が
異なっており、同じデータ区間Ｔｄ内でもデータ内容に
よって瞬時値が変化する（図２のＡ部詳細図参照）。
【０００４】このＴＤＭＡ信号Ｓ１は、検波器３によっ
て包絡線検波され、図３に示す検波器出力Ｓ２となる。
この検波器３は検波信号に対する信号帯域制限機能を持
たないので、検波器出力Ｓ２のタイムレスポンスは、Ｔ
ＤＭＡ信号Ｓ１と同じ関係を保っている。また、平均電
力Ｐと検波器出力レベルＤとは比例している。
て包絡線検波され、図３に示す検波器出力Ｓ２となる。
この検波器３は検波信号に対する信号帯域制限機能を持
たないので、検波器出力Ｓ２のタイムレスポンスは、Ｔ
ＤＭＡ信号Ｓ１と同じ関係を保っている。また、平均電
力Ｐと検波器出力レベルＤとは比例している。
【０００５】上述したディジタル自動車電話システムに
おいては、ＴＤＭＡ信号Ｓ１の電力レベルの平均値Ｐを
各タイムスロットＴＳ（ＴＳ１，ＴＳ２およびＴＳ３）
ごとに制御する必要があるが、このためには各データ区
間Ｔｄの電力レベルＰをデータ内容によって変化しない
ようにする必要がある。フィルタ回路６１は、このため
に設けられたものであり、検波器出力Ｓ２の信号帯域を
制限することによってデータ区間Ｔｄにおいて検波器出
力レベルＤを平滑化し、この平滑化された検波器出力Ｓ
３をこの検波回路の出力としている（図７参照）。
おいては、ＴＤＭＡ信号Ｓ１の電力レベルの平均値Ｐを
各タイムスロットＴＳ（ＴＳ１，ＴＳ２およびＴＳ３）
ごとに制御する必要があるが、このためには各データ区
間Ｔｄの電力レベルＰをデータ内容によって変化しない
ようにする必要がある。フィルタ回路６１は、このため
に設けられたものであり、検波器出力Ｓ２の信号帯域を
制限することによってデータ区間Ｔｄにおいて検波器出
力レベルＤを平滑化し、この平滑化された検波器出力Ｓ
３をこの検波回路の出力としている（図７参照）。
【０００６】しかし、この検波出力Ｓ３は、検波器出力
Ｓ２の平滑化によりデータ内容の変化による検波出力レ
ベルＤの変化をなくせたものの、逆に、次のタイムスロ
ットＴＳのレベルへの遷移時間Ｔｒの増大を招くことに
なった。即ち、図７をも参照すると、例えばタイムスロ
ットＴＳ１とＴＳ２では、検波器出力Ｓ２の検波出力レ
ベルＤ１とＤ２とが異なるので、遷移時間Ｔｒより大き
い遷移時間Ｔｒ２を要して検波出力Ｓ３のレベルがＤ１
からＤ２に変化する。また、各タイムスロット間の遷移
時間Ｔｒ１，Ｔｒ２およびＴｒ３がそれぞれ異なる。こ
れら遷移時間Ｔｒ１〜Ｔｒ３はデータ区間Ｔｄに食い込
んでおり、従って、一定の検波出力レベルＤを示すべき
データ区間Ｔｄにおいて、検波出力Ｓ３の平均レベルＤ
が先行するタイムスロットＴＳの検波出力レベルの影響
を受けることになる。この結果、データ区間Ｔｄの一部
については検波出力レベルＤのデータを廃棄する必要が
ででくる等、この検波回路では各タイムスロットＴＳご
とに正確な検波出力Ｓ３のレベルを得るのに制約を受け
ることになる。
Ｓ２の平滑化によりデータ内容の変化による検波出力レ
ベルＤの変化をなくせたものの、逆に、次のタイムスロ
ットＴＳのレベルへの遷移時間Ｔｒの増大を招くことに
なった。即ち、図７をも参照すると、例えばタイムスロ
ットＴＳ１とＴＳ２では、検波器出力Ｓ２の検波出力レ
ベルＤ１とＤ２とが異なるので、遷移時間Ｔｒより大き
い遷移時間Ｔｒ２を要して検波出力Ｓ３のレベルがＤ１
からＤ２に変化する。また、各タイムスロット間の遷移
時間Ｔｒ１，Ｔｒ２およびＴｒ３がそれぞれ異なる。こ
れら遷移時間Ｔｒ１〜Ｔｒ３はデータ区間Ｔｄに食い込
んでおり、従って、一定の検波出力レベルＤを示すべき
データ区間Ｔｄにおいて、検波出力Ｓ３の平均レベルＤ
が先行するタイムスロットＴＳの検波出力レベルの影響
を受けることになる。この結果、データ区間Ｔｄの一部
については検波出力レベルＤのデータを廃棄する必要が
ででくる等、この検波回路では各タイムスロットＴＳご
とに正確な検波出力Ｓ３のレベルを得るのに制約を受け
ることになる。
【０００７】
【発明が解決しようとする課題】上述したとおり、従来
の検波回路は、タイムスロットごとに電力レベルの異な
り得るＴＤＭＡ信号等のＲＦ信号の検波に際して、デー
タ区間における平均検波出力レベルの平滑性を維持する
ことと、上記タイムスロット間の遷移期間を上記平均検
波出力レベルに影響しない時間内に収めることの両立を
図ることができなかった。
の検波回路は、タイムスロットごとに電力レベルの異な
り得るＴＤＭＡ信号等のＲＦ信号の検波に際して、デー
タ区間における平均検波出力レベルの平滑性を維持する
ことと、上記タイムスロット間の遷移期間を上記平均検
波出力レベルに影響しない時間内に収めることの両立を
図ることができなかった。
【０００８】
【課題を解決するための手段】本発明の検波回路は、予
め定めたタイムスロット期間ごとに平均電力レベルの遷
移しうる高周波数信号を包絡線検波する検波手段と、制
御信号の入力に応答して前記高周波数信号の平均電力レ
ベルの遷移期間だけ前記検波器出力の信号通過帯域を広
くする低域通過ろ波手段とを備えている。
め定めたタイムスロット期間ごとに平均電力レベルの遷
移しうる高周波数信号を包絡線検波する検波手段と、制
御信号の入力に応答して前記高周波数信号の平均電力レ
ベルの遷移期間だけ前記検波器出力の信号通過帯域を広
くする低域通過ろ波手段とを備えている。
【０００９】なお、前記高周波数信号が、前記遷移期間
を挟んでデータ期間を繰返すＴＤＭＡ信号であり、前記
低域通過ろ波手段が、前記制御信号の入力に応答して前
記ＴＤＭＡ信号の遷移期間のみカットオフ周波数を高く
する低域通過ろ波器であってもよい。
を挟んでデータ期間を繰返すＴＤＭＡ信号であり、前記
低域通過ろ波手段が、前記制御信号の入力に応答して前
記ＴＤＭＡ信号の遷移期間のみカットオフ周波数を高く
する低域通過ろ波器であってもよい。
【００１０】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１１】図１は本発明の一実施例のブロック図であ
る。また、図４は図１の検波回路の各部の波形を示す波
形図である。
る。また、図４は図１の検波回路の各部の波形を示す波
形図である。
【００１２】図１の検波回路は、図６の検波回路に用い
た増幅器１と検波器３と出力端子２とに加え、制御端子
入力端子４とパルス発生回路５とフイルタ制御回路６と
フィルタ回路７と検波出力端子８とを含む。
た増幅器１と検波器３と出力端子２とに加え、制御端子
入力端子４とパルス発生回路５とフイルタ制御回路６と
フィルタ回路７と検波出力端子８とを含む。
【００１３】制御信号入力端子４からは、タイムスロッ
トＴＳの周期を有するパルス幅２０μＳの制御信号Ｓ３
が、ＴＤＭＡ信号信号Ｓ１の遷移時間Ｔｒの始まりに同
期して、時刻Ｔ１，Ｔ２，Ｔ３に入力される（図４の
ａ）。パルス発生回路５は、この制御信号Ｓ３に応答
し、遷移時間Ｔｒと同じ時間幅（パルス幅９０μＳ）の
パルス信号Ｓ４を生じる（図４のｃ）。このパルス信号
Ｓ４はフィルタ制御回路６の制御信号とされる。
トＴＳの周期を有するパルス幅２０μＳの制御信号Ｓ３
が、ＴＤＭＡ信号信号Ｓ１の遷移時間Ｔｒの始まりに同
期して、時刻Ｔ１，Ｔ２，Ｔ３に入力される（図４の
ａ）。パルス発生回路５は、この制御信号Ｓ３に応答
し、遷移時間Ｔｒと同じ時間幅（パルス幅９０μＳ）の
パルス信号Ｓ４を生じる（図４のｃ）。このパルス信号
Ｓ４はフィルタ制御回路６の制御信号とされる。
【００１４】フィルタ回路７は、検波器出力Ｓ２の信号
帯域を制限する低域通過ろ波器であり、フィルタ制御回
路６に制御されて検波器出力Ｓ２の信号通過帯域，即ち
カットオフ周波数ｆｃを変化させる。即ち、このフィル
タ回路７は、パルス信号Ｓ４のオン時（遷移時間Ｔｒ
時）には、広い信号通過帯域を形成し（カットオフ周波
数を高くし）、高速応答の検波出力Ｓ６を検波出力端子
８に出力する。一方、このフィルタ回路７は、パルス信
号Ｓ４のオフ時（データ区間Ｔｄ時）には、狭い信号通
過帯域を形成し（カットオフ周波数を低くし）、平滑化
された応答の検波出力Ｓ６を検波出力端子８に出力する
（図３のｃ）。従って、この検波回路における検波出力
Ｓ６は、ＴＤＭＡ信号Ｓ１のデータ区間Ｔｄにおいては
検波出力レベルＦが平滑化されてデータの内容によるレ
ベル変化がなく、一方、遷移区間Ｔｒにおいてはフィル
タ回路７が高速応答するのでＴＤＭＡ信号Ｓ１の電力レ
ベルＰの変化に即座に追随している。
帯域を制限する低域通過ろ波器であり、フィルタ制御回
路６に制御されて検波器出力Ｓ２の信号通過帯域，即ち
カットオフ周波数ｆｃを変化させる。即ち、このフィル
タ回路７は、パルス信号Ｓ４のオン時（遷移時間Ｔｒ
時）には、広い信号通過帯域を形成し（カットオフ周波
数を高くし）、高速応答の検波出力Ｓ６を検波出力端子
８に出力する。一方、このフィルタ回路７は、パルス信
号Ｓ４のオフ時（データ区間Ｔｄ時）には、狭い信号通
過帯域を形成し（カットオフ周波数を低くし）、平滑化
された応答の検波出力Ｓ６を検波出力端子８に出力する
（図３のｃ）。従って、この検波回路における検波出力
Ｓ６は、ＴＤＭＡ信号Ｓ１のデータ区間Ｔｄにおいては
検波出力レベルＦが平滑化されてデータの内容によるレ
ベル変化がなく、一方、遷移区間Ｔｒにおいてはフィル
タ回路７が高速応答するのでＴＤＭＡ信号Ｓ１の電力レ
ベルＰの変化に即座に追随している。
【００１５】図５は図１の実施例の検波回路に使用した
フィルタ回路７およびフィルタ制御回路６の回路図であ
る。
フィルタ回路７およびフィルタ制御回路６の回路図であ
る。
【００１６】このフィルタ回路６は、アクティブフイル
タである。入力端７１に供給された検波器出力Ｓ２は、
抵抗器７２（抵抗値Ｒ）と７４（抵抗値Ｒ）を介して演
算増幅器７６の＋入力端子に入力される。この演算増幅
器７６は、＋入力端子がコンデンサ７５（容量値Ｃ２）
を介して接地されており、出力端子が検波出力Ｓ６の出
力端子７７に接続されている。また検波出力Ｓ６が、演
算増幅器７６の−入力端子に直接、およびコンデンサ７
３（容量値Ｃ１）および抵抗器７４を介して−入力端子
に帰還されている。
タである。入力端７１に供給された検波器出力Ｓ２は、
抵抗器７２（抵抗値Ｒ）と７４（抵抗値Ｒ）を介して演
算増幅器７６の＋入力端子に入力される。この演算増幅
器７６は、＋入力端子がコンデンサ７５（容量値Ｃ２）
を介して接地されており、出力端子が検波出力Ｓ６の出
力端子７７に接続されている。また検波出力Ｓ６が、演
算増幅器７６の−入力端子に直接、およびコンデンサ７
３（容量値Ｃ１）および抵抗器７４を介して−入力端子
に帰還されている。
【００１７】このフィルタ回路６のカットオフ周波数ｆ
ｃは次式で表わされる。
ｃは次式で表わされる。
【００１８】ｆｃ＝１／２1/2 ・π・Ｃ１・Ｒ フィルタ制御回路６は、パルス発生回路５からのパルス
信号Ｓ４にオンオフ制御されるスイッチ６０からなり、
パルス信号Ｓ４がオンのときにはフイルタ回路７の抵抗
器７２と７３とをスイッチ６０で短絡する。逆に、パル
ス信号Ｓ４がオフのときにはフイルタ回路７の制御を行
わず、抵抗器７２と７３とは短絡されない。
信号Ｓ４にオンオフ制御されるスイッチ６０からなり、
パルス信号Ｓ４がオンのときにはフイルタ回路７の抵抗
器７２と７３とをスイッチ６０で短絡する。逆に、パル
ス信号Ｓ４がオフのときにはフイルタ回路７の制御を行
わず、抵抗器７２と７３とは短絡されない。
【００１９】従って、パルス信号Ｓ４のオフ時には、フ
ィルタ回路６は、上式で表わされるカットオフ周波数ｆ
ｃを有し、検波器出力Ｓ２のうちの０からｆｃまでの周
波数成分を有する検波出力Ｓ６を出力する。カットオフ
周波数ｆｃは、１タイムスロットＴＳが６．７ｍＳであ
り、遷移時間Ｔｒが９０μＳであるので、３ＫＨｚ程度
とするのが適当である。また、パルス信号Ｓ４のオン時
には抵抗器７４と７５が短絡されているので、フィルタ
回路６のカットオフ周波数ｆｃは、演算増幅器７６のカ
ットオフ周波数ｆｃａによって決定される。このカット
オフ周波数ｆｃａは、遷移時間Ｔｒが９０μＳであるの
で、３０ＫＨｚ以上であれば遷移時間Ｔｒに十分応答す
る。
ィルタ回路６は、上式で表わされるカットオフ周波数ｆ
ｃを有し、検波器出力Ｓ２のうちの０からｆｃまでの周
波数成分を有する検波出力Ｓ６を出力する。カットオフ
周波数ｆｃは、１タイムスロットＴＳが６．７ｍＳであ
り、遷移時間Ｔｒが９０μＳであるので、３ＫＨｚ程度
とするのが適当である。また、パルス信号Ｓ４のオン時
には抵抗器７４と７５が短絡されているので、フィルタ
回路６のカットオフ周波数ｆｃは、演算増幅器７６のカ
ットオフ周波数ｆｃａによって決定される。このカット
オフ周波数ｆｃａは、遷移時間Ｔｒが９０μＳであるの
で、３０ＫＨｚ以上であれば遷移時間Ｔｒに十分応答す
る。
【００２０】
【発明の効果】以上説明したように本発明は、一定のタ
イムスロットごとに電力レベルの変化（遷移）しうるＲ
Ｆ信号を包絡線検波した検波器出力を、上記タイムスロ
ットのデータ区間には信号通過帯域を狭くし上記遷移区
間には信号通過帯域を広くするフィルタに通しているの
で、上記データ区間にはデータ内容によらず平滑化され
た検波器出力が得られ、上記遷移点では上記電力レベル
の変化に対して十分高速に応答することができるという
効果がある。
イムスロットごとに電力レベルの変化（遷移）しうるＲ
Ｆ信号を包絡線検波した検波器出力を、上記タイムスロ
ットのデータ区間には信号通過帯域を狭くし上記遷移区
間には信号通過帯域を広くするフィルタに通しているの
で、上記データ区間にはデータ内容によらず平滑化され
た検波器出力が得られ、上記遷移点では上記電力レベル
の変化に対して十分高速に応答することができるという
効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】この実施例の検波回路の検波器３への入力電力
のレベルを示す図である。
のレベルを示す図である。
【図３】検波器３からの検波器出力を示す図である。
【図４】この実施例の検波回路の各部の波形を示す波形
図である。
図である。
【図５】この実施例の検波回路に使用したフィルタ回路
７およびフィルタ制御回路６の回路図である。
７およびフィルタ制御回路６の回路図である。
【図６】従来の検波回路のブロック図である。
【図７】従来の検波回路の検波出力Ｓ６２を示す図であ
る。
る。
１ 増幅器 ２ 出力端子 ３ 検波器 ４ 制御信号入力端子 ５ パルス発生回路 ６ フィルタ制御回路 ７，６１ フィルタ回路 ８，６２ 検波出力端子 ６０ スイッチ ７１ 入力端 ７２，７４ 抵抗器 ７３，７５ コンデンサ ７６ 演算増幅器 ７７ 出力端
Claims (4)
- 【請求項１】 予め定めたタイムスロット期間ごとに平
均電力レベルの遷移しうる高周波数信号を包絡線検波す
る検波手段と、制御信号の入力に応答して前記高周波数
信号の平均電力レベルの遷移期間だけ前記検波器出力の
信号通過帯域を広くする低域通過ろ波手段とを備えるこ
とを特徴とする検波回路。 - 【請求項２】 前記低域通過ろ波手段が、前記制御信号
の入力に応答して前記遷移期間幅のパルス信号を発生す
るパルス発生回路と、前記パルス信号に応答してこのパ
ルス信号のオン期間だけ前記検波器出力の信号通過帯域
を広くする低域通過ろ波器とを含むことを特徴とする請
求項１記載の検波回路。 - 【請求項３】 前記高周波数信号が、前記遷移期間を挟
んでデータ期間を繰返すＴＤＭＡ信号であり、前記低域
通過ろ波手段が、前記制御信号の入力に応答して前記Ｔ
ＤＭＡ信号の遷移期間のみカットオフ周波数を高くする
低域通過ろ波器であることを特徴とする請求項１記載の
検波回路。 - 【請求項４】 前記低域通過ろ波器が、アクティブフイ
ルタであることを特徴とする請求項３記載の検波回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4318716A JPH06164659A (ja) | 1992-11-27 | 1992-11-27 | 検波回路 |
| CA002110149A CA2110149C (en) | 1992-11-27 | 1993-11-26 | High frequency signal detecting circuit |
| AU51991/93A AU668232B2 (en) | 1992-11-27 | 1993-11-26 | High frequency signal detecting circuit |
| DE69328607T DE69328607T2 (de) | 1992-11-27 | 1993-11-29 | Detektierschaltung und Detektierverfahren |
| EP93309510A EP0599665B1 (en) | 1992-11-27 | 1993-11-29 | Detecting circuit and detection method |
| US08/158,701 US5533057A (en) | 1992-11-27 | 1993-11-29 | High frequency signal detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4318716A JPH06164659A (ja) | 1992-11-27 | 1992-11-27 | 検波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164659A true JPH06164659A (ja) | 1994-06-10 |
Family
ID=18102178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4318716A Pending JPH06164659A (ja) | 1992-11-27 | 1992-11-27 | 検波回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5533057A (ja) |
| EP (1) | EP0599665B1 (ja) |
| JP (1) | JPH06164659A (ja) |
| AU (1) | AU668232B2 (ja) |
| CA (1) | CA2110149C (ja) |
| DE (1) | DE69328607T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2781323B1 (fr) * | 1998-07-16 | 2000-08-18 | Alsthom Cge Alcatel | Procede de transmission dans des fenetres successives |
| EP1094618A1 (en) * | 1999-10-23 | 2001-04-25 | Siemens Aktiengesellschaft | Method of operating a mobile telephone system |
| CN106603097B (zh) * | 2016-12-31 | 2023-08-18 | 陕西烽火电子股份有限公司 | 一种电台用展宽频响的调制线性化电路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04323915A (ja) * | 1991-04-23 | 1992-11-13 | Kokusai Electric Co Ltd | 送信出力制御回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4356567A (en) * | 1977-06-28 | 1982-10-26 | Pioneer Electronic Corporation | Radio receiver with bandwidth switching |
| US4495619A (en) * | 1981-10-23 | 1985-01-22 | At&T Bell Laboratories | Transmitter and receivers using resource sharing and coding for increased capacity |
| IT1212744B (it) * | 1983-05-19 | 1989-11-30 | Sogs Ates Componenti Elettroni | Circuito per l'attenuazione dei disturbi in un radioricevitore mediante l'impiego di un filtro passa-basso a banda passante regolabile. |
| DE4211549C2 (de) * | 1991-04-09 | 2001-10-11 | Siemens Ag | Verfahren zur Rauschunterdrückung und adaptives Filter zur Durchführung des Verfahrens |
-
1992
- 1992-11-27 JP JP4318716A patent/JPH06164659A/ja active Pending
-
1993
- 1993-11-26 AU AU51991/93A patent/AU668232B2/en not_active Ceased
- 1993-11-26 CA CA002110149A patent/CA2110149C/en not_active Expired - Fee Related
- 1993-11-29 DE DE69328607T patent/DE69328607T2/de not_active Expired - Fee Related
- 1993-11-29 EP EP93309510A patent/EP0599665B1/en not_active Expired - Lifetime
- 1993-11-29 US US08/158,701 patent/US5533057A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04323915A (ja) * | 1991-04-23 | 1992-11-13 | Kokusai Electric Co Ltd | 送信出力制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5533057A (en) | 1996-07-02 |
| EP0599665A3 (en) | 1995-02-15 |
| CA2110149A1 (en) | 1994-05-28 |
| DE69328607D1 (de) | 2000-06-15 |
| EP0599665B1 (en) | 2000-05-10 |
| AU668232B2 (en) | 1996-04-26 |
| EP0599665A2 (en) | 1994-06-01 |
| AU5199193A (en) | 1994-06-09 |
| CA2110149C (en) | 1997-06-10 |
| DE69328607T2 (de) | 2001-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09205333A (ja) | 電力増幅回路 | |
| US4388730A (en) | Noise detector and data signal receiver for a frequency modulation system | |
| JPH06167517A (ja) | コンパレータ回路 | |
| JPS6224974B2 (ja) | ||
| JPH06164659A (ja) | 検波回路 | |
| US6345175B1 (en) | Apparatus and method for preventing beat interference | |
| US5212829A (en) | Circuit arrangement for suppression of interference signals | |
| JP2002034091A (ja) | オーディオアンプを有する電子デバイスおよび電子デバイスの制御方法 | |
| JPH05145784A (ja) | 位相同期ループ装置 | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3096365B2 (ja) | Ｄｔｍｆ信号生成回路 | |
| US5923704A (en) | Transmit clock generation system and method | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| JP2870466B2 (ja) | 位相同期回路 | |
| JP2735092B2 (ja) | フェーズロックドループ回路 | |
| JPH08329604A (ja) | デジタルオーディオインターフェース | |
| JP2000224241A (ja) | 波形整形回路とこれを用いた受信装置 | |
| JP2923067B2 (ja) | デジタル受信回路 | |
| GB2081541A (en) | Muting radio receiver | |
| JP2555792Y2 (ja) | 変調信号発生回路 | |
| JPS61265775A (ja) | 入力信号切換回路 | |
| JPH05284015A (ja) | 位相同期ループ回路 | |
| JPH08195688A (ja) | ノイズ除去機能を持つ受信装置 | |
| JPH0595228A (ja) | 位相雑音低減装置 | |
| JPH05191274A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950801 |