JPH0595228A - 位相雑音低減装置 - Google Patents
位相雑音低減装置Info
- Publication number
- JPH0595228A JPH0595228A JP3040166A JP4016691A JPH0595228A JP H0595228 A JPH0595228 A JP H0595228A JP 3040166 A JP3040166 A JP 3040166A JP 4016691 A JP4016691 A JP 4016691A JP H0595228 A JPH0595228 A JP H0595228A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- frequency
- output
- modulation means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【構成】 電圧制御発振器をＰＬＬ制御して得られたＲ
Ｆ信号が位相変調器５に入力する。位相変調器５の出力
ＲＦ信号は、ＦＭ検波器３６により検波される。このＦ
Ｍ検波器３６から出力されるＲＦ信号の周波数の変動成
分が位相変調器５に出力される。位相変調器５は、この
出力に応じて位相変調器５に入力するＲＦ信号の位相を
位相変動を無くする方向に変化させる。 【効果】 本発明によれば、位相雑音を微妙な調整なし
に効果的に低減できる。
Ｆ信号が位相変調器５に入力する。位相変調器５の出力
ＲＦ信号は、ＦＭ検波器３６により検波される。このＦ
Ｍ検波器３６から出力されるＲＦ信号の周波数の変動成
分が位相変調器５に出力される。位相変調器５は、この
出力に応じて位相変調器５に入力するＲＦ信号の位相を
位相変動を無くする方向に変化させる。 【効果】 本発明によれば、位相雑音を微妙な調整なし
に効果的に低減できる。
Description
【０００１】
【産業上の利用分野】本発明は、ＦＭ搬送波等に含まれ
る信号源から発生する位相雑音を低減させて信号純度を
改善する位相雑音低減装置に関するものである。
る信号源から発生する位相雑音を低減させて信号純度を
改善する位相雑音低減装置に関するものである。
【０００２】
【従来の技術】近年、自動車電話の普及等により無線通
信使用者が増加し、それに伴ってチャンネルの狭帯域化
の必要が増してきた。しかしながら、実際の信号源から
出力されるＦＭ搬送波等の信号には位相雑音が含まれて
おり、この位相雑音がチャンネルの狭帯域化を妨げる大
きな要因となっている。
信使用者が増加し、それに伴ってチャンネルの狭帯域化
の必要が増してきた。しかしながら、実際の信号源から
出力されるＦＭ搬送波等の信号には位相雑音が含まれて
おり、この位相雑音がチャンネルの狭帯域化を妨げる大
きな要因となっている。
【０００３】図３は、信号源から出力されるＦＭ搬送波
のスペクトラムの一例を示したものである。ここでｆ01
〜ｆ04は各チャンネルの中心周波数である。いま、中心
周波数ｆ03で信号源からＦＭ搬送波が出力されると、そ
のＦＭ搬送波は図３に示したようにオフセット周波数ｆ
OFF の増加に伴ってそのエネルギーが減少する位相雑音
を含んでいる。このような状態で中心周波数ｆ04で通信
を行うとすれば、周波数ｆ04での位相雑音のエネルギー
以上のエネルギーを必要とし、それ以下のエネルギーで
は通信不能となる。
のスペクトラムの一例を示したものである。ここでｆ01
〜ｆ04は各チャンネルの中心周波数である。いま、中心
周波数ｆ03で信号源からＦＭ搬送波が出力されると、そ
のＦＭ搬送波は図３に示したようにオフセット周波数ｆ
OFF の増加に伴ってそのエネルギーが減少する位相雑音
を含んでいる。このような状態で中心周波数ｆ04で通信
を行うとすれば、周波数ｆ04での位相雑音のエネルギー
以上のエネルギーを必要とし、それ以下のエネルギーで
は通信不能となる。
【０００４】以上のような理由から、チャンネルの狭帯
域化を促進するためには、位相雑音の低減がぜひとも必
要である。
域化を促進するためには、位相雑音の低減がぜひとも必
要である。
【０００５】このような位相雑音を低減させる方式とし
ては、位相同期ループ（ＰＬＬ）や周波数同期ループ
（ＦＬＬ）を用いて電圧制御発振器（ＶＣＯ）を制御す
る方式が従来から知られている。
ては、位相同期ループ（ＰＬＬ）や周波数同期ループ
（ＦＬＬ）を用いて電圧制御発振器（ＶＣＯ）を制御す
る方式が従来から知られている。
【０００６】ＰＬＬを用いて位相雑音を低減させて信号
純度を改善した場合には、図４に示すようにオフセット
周波数ｆOFF の低い範囲での位相雑音のエネルギーを一
定レベルに押えることができる。
純度を改善した場合には、図４に示すようにオフセット
周波数ｆOFF の低い範囲での位相雑音のエネルギーを一
定レベルに押えることができる。
【０００７】また、ＦＬＬを用いて信号純度を改善した
場合には、図５に示すようにオフセット周波数ｆOFF の
高い範囲で、−６ｄＢ／ｏｃｔで位相雑音のエネルギー
を押えることができる。
場合には、図５に示すようにオフセット周波数ｆOFF の
高い範囲で、−６ｄＢ／ｏｃｔで位相雑音のエネルギー
を押えることができる。
【０００８】しかしながら、ＰＬＬ方式でオフセット周
波数ｆOFF の高域側（約３００Ｈｚ以上）まで位相雑音
を低減させるためには、分周比を少なくしたり、多重ル
ープにしなければならずその設計が困難になるという問
題がある。さらに多重ループにした場合には、スプリア
スの発生原因ともなり、また回路規模が大きくなるた
め、信頼性や製造費の面で新たな問題が生じる。
波数ｆOFF の高域側（約３００Ｈｚ以上）まで位相雑音
を低減させるためには、分周比を少なくしたり、多重ル
ープにしなければならずその設計が困難になるという問
題がある。さらに多重ループにした場合には、スプリア
スの発生原因ともなり、また回路規模が大きくなるた
め、信頼性や製造費の面で新たな問題が生じる。
【０００９】一方、ＦＬＬ方式では、オフセット周波数
ｆOFF の低減側（約３００Ｈｚ以下）の位相雑音を低減
させるには、約３００Ｈｚ以下の周波数変動に起因する
位相の変動を検出しなければならない。そのためには、
例えばＦＬＬに用いられる遅延線を長くするなど、装置
の製造面での問題を克服しなければならない。
ｆOFF の低減側（約３００Ｈｚ以下）の位相雑音を低減
させるには、約３００Ｈｚ以下の周波数変動に起因する
位相の変動を検出しなければならない。そのためには、
例えばＦＬＬに用いられる遅延線を長くするなど、装置
の製造面での問題を克服しなければならない。
【００１０】そこで、従来装置ではＰＬＬとＦＬＬを組
み合わせて、オフセット周波数の低減側ではＰＬＬでＶ
ＣＯを制御し、オフセット周波数の高域側ではＦＬＬで
ＶＣＯを制御していた。
み合わせて、オフセット周波数の低減側ではＰＬＬでＶ
ＣＯを制御し、オフセット周波数の高域側ではＦＬＬで
ＶＣＯを制御していた。
【００１１】図６は、従来の位相雑音低減装置の構成を
示すブロック図である。図６において、６１は電圧制御
発振器（ＶＣＯ）、６２はＰＬＬ装置、６３はＦＬＬ装
置、６４は加算器、６５はフィルタ、７０は減衰器、６
６，６７は抵抗器、６８，６９はコンデンサである。以
上のように構成された従来例においては、オフセット周
波数の低減側ではＰＬＬ装置６２がＶＣＯ６１を制御
し、高域側ではＦＬＬ６３がＶＣＯ６１を制御するよう
にあらかじめ制御系が設計されている。
示すブロック図である。図６において、６１は電圧制御
発振器（ＶＣＯ）、６２はＰＬＬ装置、６３はＦＬＬ装
置、６４は加算器、６５はフィルタ、７０は減衰器、６
６，６７は抵抗器、６８，６９はコンデンサである。以
上のように構成された従来例においては、オフセット周
波数の低減側ではＰＬＬ装置６２がＶＣＯ６１を制御
し、高域側ではＦＬＬ６３がＶＣＯ６１を制御するよう
にあらかじめ制御系が設計されている。
【００１２】このような従来例によれば、図７に示すよ
うにＶＣＯ６１から出力される位相雑音を含んだ破線で
示す信号を、実線で示す信号に改善することができる。
うにＶＣＯ６１から出力される位相雑音を含んだ破線で
示す信号を、実線で示す信号に改善することができる。
【００１３】
【発明が解決しようとする課題】しかしながら、上記従
来例には以下のような問題点があった。
来例には以下のような問題点があった。
【００１４】それは、ＰＬＬとＦＬＬとの制御が切換わ
るクロスオーバー点（オフセット周波数）の最適点は通
常１つであり、その調整が困難なことである。すなわ
ち、図７において最適なクロスオーバー点のオフセット
周波数をｆ1とすれば、その点がオフセット周波数の低
減側（ｆ2 ）に移動しても、高域側（ｆ3 ）に移動して
も位相雑音のエネルギーが斜線部分または点を付した部
分のように増加してしまう。そして、このクロスオーバ
ー点はＶＣＯ等の周波数特性に依存している。従って、
従来例においては、各装置毎にＶＣＯ等の周波数特性を
あらかじめ測定してＲＯＭ等に記憶させ、そのデータに
基づいてコンピュータが図６に示す減衰器７０を制御し
てクロスオーバー点付近でも位相雑音の増加を防いでい
た。
るクロスオーバー点（オフセット周波数）の最適点は通
常１つであり、その調整が困難なことである。すなわ
ち、図７において最適なクロスオーバー点のオフセット
周波数をｆ1とすれば、その点がオフセット周波数の低
減側（ｆ2 ）に移動しても、高域側（ｆ3 ）に移動して
も位相雑音のエネルギーが斜線部分または点を付した部
分のように増加してしまう。そして、このクロスオーバ
ー点はＶＣＯ等の周波数特性に依存している。従って、
従来例においては、各装置毎にＶＣＯ等の周波数特性を
あらかじめ測定してＲＯＭ等に記憶させ、そのデータに
基づいてコンピュータが図６に示す減衰器７０を制御し
てクロスオーバー点付近でも位相雑音の増加を防いでい
た。
【００１５】さらに、上記従来例ではチャンネルの変更
等ＶＣＯの出力周波数を変化させる場合において、ＰＬ
Ｌは周波数を変化させるように動作し、ＦＬＬは周波数
を一定に保つように動作するために、応答速度が低下し
たり、装置の動作が不安定になったりするという問題点
があった。
等ＶＣＯの出力周波数を変化させる場合において、ＰＬ
Ｌは周波数を変化させるように動作し、ＦＬＬは周波数
を一定に保つように動作するために、応答速度が低下し
たり、装置の動作が不安定になったりするという問題点
があった。
【００１６】本発明の目的は、ＰＬＬとＦＬＬとの相互
の調整を必要とせず、またチャンネルの変更等の周波数
変更時に応答速度が速く安定に動作する位相雑音低減装
置を提供することにある。
の調整を必要とせず、またチャンネルの変更等の周波数
変更時に応答速度が速く安定に動作する位相雑音低減装
置を提供することにある。
【００１７】
【課題を解決するための手段】以上の目的を達成するた
めに、本発明は、周波数指示信号に応じた周波数の無線
周波信号を発生する電圧制御発振器の前記周波数指示信
号を位相同期ループによって制御する手段と、当該位相
同期ループによって制御された前記電圧制御発振器の出
力無線周波信号を入力して該無線周波信号の位相を制御
信号に応じて変化させ出力端に供給する位相変調手段
と、該位相変調手段の出力信号を検出し、当該信号をＦ
Ｍ検波して得られる当該信号の周波数の変動成分を前記
位相変調手段に前記制御信号として出力するＦＭ検波手
段とを具え、前記位相変調手段は前記制御信号に応じて
前記周波数の変動成分が無くなる方向に、入力する無線
周波信号の位相を変化させて前記出力端に供給すること
を特徴とする。
めに、本発明は、周波数指示信号に応じた周波数の無線
周波信号を発生する電圧制御発振器の前記周波数指示信
号を位相同期ループによって制御する手段と、当該位相
同期ループによって制御された前記電圧制御発振器の出
力無線周波信号を入力して該無線周波信号の位相を制御
信号に応じて変化させ出力端に供給する位相変調手段
と、該位相変調手段の出力信号を検出し、当該信号をＦ
Ｍ検波して得られる当該信号の周波数の変動成分を前記
位相変調手段に前記制御信号として出力するＦＭ検波手
段とを具え、前記位相変調手段は前記制御信号に応じて
前記周波数の変動成分が無くなる方向に、入力する無線
周波信号の位相を変化させて前記出力端に供給すること
を特徴とする。
【００１８】
【作用】以上のように構成された本発明によれば、位相
同期ループによって制御する手段が無線周波信号を出力
する電圧制御発振器を制御して中心周波数付近の位相雑
音のエネルギーを一定レベルに低減させる。
同期ループによって制御する手段が無線周波信号を出力
する電圧制御発振器を制御して中心周波数付近の位相雑
音のエネルギーを一定レベルに低減させる。
【００１９】このようにオフセット周波数の低減側の位
相雑音が低減した信号が位相変調手段に入力する。この
位相変調手段の出力信号はＦＭ検波手段によって検出さ
れてＦＭ検波される。ＦＭ検波手段は、ＦＭ検波して得
られた位相変調手段の出力信号の周波数の変動成分を位
相変調手段に出力する。位相変調手段はＦＭ検波手段の
出力に応じて、周波数の変動成分が無くなる方向に入力
信号の位相を変化させて出力端に供給する。
相雑音が低減した信号が位相変調手段に入力する。この
位相変調手段の出力信号はＦＭ検波手段によって検出さ
れてＦＭ検波される。ＦＭ検波手段は、ＦＭ検波して得
られた位相変調手段の出力信号の周波数の変動成分を位
相変調手段に出力する。位相変調手段はＦＭ検波手段の
出力に応じて、周波数の変動成分が無くなる方向に入力
信号の位相を変化させて出力端に供給する。
【００２０】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００２１】図１は本発明の一実施例の概略構成を示す
ブロック図である。図１において、１は電圧制御発振器
（ＶＣＯ）、２はＰＬＬ装置、４はＰＬＬの諸特性を最
適にするためのループフィルタ、５は位相変調器、６は
ＦＬＬ装置、７はＦＬＬの諸特性を最適にするためのル
ープフィルタ、８は信号出力端である。
ブロック図である。図１において、１は電圧制御発振器
（ＶＣＯ）、２はＰＬＬ装置、４はＰＬＬの諸特性を最
適にするためのループフィルタ、５は位相変調器、６は
ＦＬＬ装置、７はＦＬＬの諸特性を最適にするためのル
ープフィルタ、８は信号出力端である。
【００２２】以上のように構成された本実施例において
は、ＶＣＯ１がＰＬＬ制御される。そして周波数指示信
号によって規定される中心周波数のオフセット周波数の
低減側の位相雑音のエネルギーが低減した図４の実線で
示したような信号が位相変調器５に供給される。このよ
うな信号のオフセット周波数の高域側の位相雑音のエン
ルギを、ＦＬＬ装置６，ループフィルタ７および位相変
調器５が後述するように低減させて出力端８に供給す
る。
は、ＶＣＯ１がＰＬＬ制御される。そして周波数指示信
号によって規定される中心周波数のオフセット周波数の
低減側の位相雑音のエネルギーが低減した図４の実線で
示したような信号が位相変調器５に供給される。このよ
うな信号のオフセット周波数の高域側の位相雑音のエン
ルギを、ＦＬＬ装置６，ループフィルタ７および位相変
調器５が後述するように低減させて出力端８に供給す
る。
【００２３】このとき、ＰＬＬとＦＬＬとの両ループが
独立しているために、従来例のようにクロスオーバー点
が変動してこの付近の位相雑音のエネルギーが増加する
ようなことはない。また、チャンネルの変更等ＶＣＯの
出力周波数を変化させる場合、ＦＬＬは周波数を元のま
まに留めようとするが、その動作は位相変調器５の変調
範囲に限定されており、最大限その位相量だけしか変動
しないために、応答速度がほとんど低下しない。
独立しているために、従来例のようにクロスオーバー点
が変動してこの付近の位相雑音のエネルギーが増加する
ようなことはない。また、チャンネルの変更等ＶＣＯの
出力周波数を変化させる場合、ＦＬＬは周波数を元のま
まに留めようとするが、その動作は位相変調器５の変調
範囲に限定されており、最大限その位相量だけしか変動
しないために、応答速度がほとんど低下しない。
【００２４】次にＦＬＬ６について図２を用いて詳しく
説明する。
説明する。
【００２５】図２において、２１は前段の回路と位相変
調器５とのアイソレーションをすると共に位相変調器５
での損失を補うためのＲＦバッファアンプ、２２は充分
な出力レベルの信号を得るためのＲＦドライバアンプ、
２３はローパスフィルタ、２４は入力端９から出力端８
までのゲインを「１」にするための減衰器である。２５
は、入力するＲＦ信号を２つに分割するパワースプリッ
タ、２６は移相器、２７は入力したＲＦ信号を遅延させ
るディレーライン、２８は入力する２つのＲＦ信号の位
相差を検出する位相検波器である。
調器５とのアイソレーションをすると共に位相変調器５
での損失を補うためのＲＦバッファアンプ、２２は充分
な出力レベルの信号を得るためのＲＦドライバアンプ、
２３はローパスフィルタ、２４は入力端９から出力端８
までのゲインを「１」にするための減衰器である。２５
は、入力するＲＦ信号を２つに分割するパワースプリッ
タ、２６は移相器、２７は入力したＲＦ信号を遅延させ
るディレーライン、２８は入力する２つのＲＦ信号の位
相差を検出する位相検波器である。
【００２６】ここで、パワースプリッタ２５，移相器２
６，ディレーライン２７および位相検波器２８は９０°
サーボ回路２９，抵抗器３１およびコンデンサ３４と共
にミキサを用いたＦＭ検波器３６を構成している。この
位相検波器２８は入力する２つのＲＦ信号の位相差が９
０°のとき、その位相差の変動を最もよく検出する構成
となっているので、移相器２６は入力するＲＦ信号の位
相を９０°ズラせて位相検波器２８に出力するようにし
てある。このようにディレーライン２７によって得られ
る現在以前のＲＦ信号と現在のＲＦ信号との位相差を時
々刻々検出することで、ＦＭ検波器３６はＦＭ検波を行
う。また、このＦＭ検波器３６は図２に示した構成でな
くてもよく、例えばパルスカウント方式のＦＭ検波器で
あってもよい。
６，ディレーライン２７および位相検波器２８は９０°
サーボ回路２９，抵抗器３１およびコンデンサ３４と共
にミキサを用いたＦＭ検波器３６を構成している。この
位相検波器２８は入力する２つのＲＦ信号の位相差が９
０°のとき、その位相差の変動を最もよく検出する構成
となっているので、移相器２６は入力するＲＦ信号の位
相を９０°ズラせて位相検波器２８に出力するようにし
てある。このようにディレーライン２７によって得られ
る現在以前のＲＦ信号と現在のＲＦ信号との位相差を時
々刻々検出することで、ＦＭ検波器３６はＦＭ検波を行
う。また、このＦＭ検波器３６は図２に示した構成でな
くてもよく、例えばパルスカウント方式のＦＭ検波器で
あってもよい。
【００２７】位相検波器２８の出力信号は、ループフィ
ルタ７と抵抗器３０およびコンデンサ３３によって構成
されるフィルタとを介して位相変調器５に供給されると
ともに、抵抗器３１およびコンデンサ３４によって構成
されるフィルタを介して９０°サーボ回路２９に供給さ
れる。すなわち、位相検波器２８の２つの入力信号の位
相差に対応する直流成分が９０°サーボ回路２９に供給
され、２つの入力信号の位相差の変動に対応する交流成
分が位相変調器５に供給される。
ルタ７と抵抗器３０およびコンデンサ３３によって構成
されるフィルタとを介して位相変調器５に供給されると
ともに、抵抗器３１およびコンデンサ３４によって構成
されるフィルタを介して９０°サーボ回路２９に供給さ
れる。すなわち、位相検波器２８の２つの入力信号の位
相差に対応する直流成分が９０°サーボ回路２９に供給
され、２つの入力信号の位相差の変動に対応する交流成
分が位相変調器５に供給される。
【００２８】この供給された信号に応じて位相変調器５
は、位相検波器２８に入力する２つのＲＦ信号の位相差
の変動を無くする方向に供給されるＲＦ信号の位相を±
９０°の範囲で変化させる。
は、位相検波器２８に入力する２つのＲＦ信号の位相差
の変動を無くする方向に供給されるＲＦ信号の位相を±
９０°の範囲で変化させる。
【００２９】また、９０°サーボ回路２９は、供給され
る信号に応じて、位相検波器２８に入力する２つのＲＦ
信号の位相差が９０°になるように移相器２６をサーボ
する。このように、位相検波器２８に入力する２つのＲ
Ｆ信号の位相差を９０°にするようにすることによっ
て、位相検波器２８が入力する２つのＲＦ信号の位相差
の変動を最もよく検出するようにしてある。
る信号に応じて、位相検波器２８に入力する２つのＲＦ
信号の位相差が９０°になるように移相器２６をサーボ
する。このように、位相検波器２８に入力する２つのＲ
Ｆ信号の位相差を９０°にするようにすることによっ
て、位相検波器２８が入力する２つのＲＦ信号の位相差
の変動を最もよく検出するようにしてある。
【００３０】以上のように構成された位相変調器５を用
いるＦＬＬでは、位相雑音のオフセット周波数が高けれ
ば高いほど、ＦＭ検波器３６の出力信号の変動が大きく
なるために、位相変調器５での位相変化量が多くなる。
いるＦＬＬでは、位相雑音のオフセット周波数が高けれ
ば高いほど、ＦＭ検波器３６の出力信号の変動が大きく
なるために、位相変調器５での位相変化量が多くなる。
【００３１】従って、オフセット周波数が高ければ高い
ほど、低エネルギーの位相雑音を低減させることができ
る。また、このような構成のＦＬＬは、位相雑音を低減
させるのみでなくスプリアスを低減させる効果もある。
ほど、低エネルギーの位相雑音を低減させることができ
る。また、このような構成のＦＬＬは、位相雑音を低減
させるのみでなくスプリアスを低減させる効果もある。
【００３２】さらに、図２に示した装置を単独で用い
て、既存の信号源から出力される信号、例えば信号発生
器の出力端子から出力される信号の純度を改善すること
ができる。このとき、ＹＩＧ発信器のようにＦＭ変調端
子によって変調できる周波数の上限が制限されているよ
うな装置でも、図２に示した装置は有効である。それ
は、制御信号をＹＩＧ発信器のＦＭ変調端子に出力して
ＹＩＧ発信器を制御する必要がないためである。すなわ
ち、ＹＩＧ発信器の出力端子にこの装置を接続するだけ
で、ＹＩＧ発信器の出力信号の純度を、ＦＭ変調端子に
よって変調できる範囲に制限されることなく改善するこ
とができる。
て、既存の信号源から出力される信号、例えば信号発生
器の出力端子から出力される信号の純度を改善すること
ができる。このとき、ＹＩＧ発信器のようにＦＭ変調端
子によって変調できる周波数の上限が制限されているよ
うな装置でも、図２に示した装置は有効である。それ
は、制御信号をＹＩＧ発信器のＦＭ変調端子に出力して
ＹＩＧ発信器を制御する必要がないためである。すなわ
ち、ＹＩＧ発信器の出力端子にこの装置を接続するだけ
で、ＹＩＧ発信器の出力信号の純度を、ＦＭ変調端子に
よって変調できる範囲に制限されることなく改善するこ
とができる。
【００３３】
【発明の効果】本発明によれば、ＰＬＬとＦＬＬとの相
互の微妙な調整を必要とせずに両者を効果的に動作させ
て位相雑音を低減させることができるとともに、周波数
変更時の応答速度を低下させずに安定的に動作させるこ
とができる。
互の微妙な調整を必要とせずに両者を効果的に動作させ
て位相雑音を低減させることができるとともに、周波数
変更時の応答速度を低下させずに安定的に動作させるこ
とができる。
【図１】本発明の一実施例の概略構成を示すブロック図
である。
である。
【図２】図１にしたＦＬＬ装置の構成を示す回路図であ
る。
る。
【図３】ＦＭ搬送波のスペクトラムの一例を示す図であ
る。
る。
【図４】図３に示した信号をＰＬＬによって改善したス
ペクトラムを示す図である。
ペクトラムを示す図である。
【図５】図３に示した信号をＦＬＬによって改善したス
ペクトラムを示す図である。
ペクトラムを示す図である。
【図６】従来装置の構成を示すブロック図である。
【図７】従来装置の動作説明図である。
１ 電圧制御発振器 ２ ＰＬＬ装置 ４，７ ループフィルタ ５ 位相変調器 ６ ＦＬＬ装置 ８ 出力端 ９ 入力端 ２１ ＲＦバッファアンプ ２２ ＲＦドライバアンプ ２３ ローパスフィルタ ２４ 減衰器 ２５ パワースプリッタ ２６ 移相器 ２７ ディレーライン ２８ 位相検波器 ２９ ９０°サーボ回路 ３０，３１，３２ 抵抗器 ３３，３４，３５ コンデンサ
Claims (2)
- 【請求項１】 周波数指示信号に応じた周波数の無線周
波信号を発生する電圧制御発振器の前記周波数指示信号
を位相同期ループによって制御する手段と、 当該位相同期ループによって制御された前記電圧制御発
振器の出力無線周波信号を入力して該無線周波信号の位
相を制御信号に応じて変化させ出力端に供給する位相変
調手段と、 該位相変調手段の出力信号を検出し、当該信号をＦＭ検
波して得られる当該信号の周波数の変動成分を前記位相
変調手段に前記制御信号として出力するＦＭ検波手段と
を具え、 前記位相変調手段は前記制御信号に応じて前記周波数の
変動成分が無くなる方向に、入力する無線周波信号の位
相を変化させて前記出力端に供給することを特徴とする
位相雑音低減装置。 - 【請求項２】 入力端に入力する無線周波信号の位相を
制御信号に応じて変化させ出力端に供給する位相変調手
段と、 該位相変調手段の出力信号を検出し、当該信号をＦＭ検
波して得られる当該信号の周波数の変動成分を前記位相
変調手段に前記制御信号として出力するＦＭ検波手段と
を具え、 前記位相変調手段は前記制御信号に応じて前記周波数の
変動成分が無くなる方向に、入力する無線周波信号の位
相を変化させて前記出力端に供給することを特徴とする
位相雑音低減装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040166A JPH0595228A (ja) | 1991-03-06 | 1991-03-06 | 位相雑音低減装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3040166A JPH0595228A (ja) | 1991-03-06 | 1991-03-06 | 位相雑音低減装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595228A true JPH0595228A (ja) | 1993-04-16 |
Family
ID=12573183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3040166A Pending JPH0595228A (ja) | 1991-03-06 | 1991-03-06 | 位相雑音低減装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0595228A (ja) |
-
1991
- 1991-03-06 JP JP3040166A patent/JPH0595228A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0360442B1 (en) | Frequency sythesizer | |
| KR100884170B1 (ko) | 위상동기루프용 디지털 위상 검출기 | |
| CA1294013C (en) | Frequency modulation in phase-locked loops | |
| JPS61245629A (ja) | Ｎ分数型周波数シンセサイザ | |
| JP2000165459A (ja) | 位相同期ル―プおよびその方法 | |
| JPH04371024A (ja) | Ｐｌｌ周波数シンセサイザ | |
| CA1328126C (en) | Signal generator utilizing a combined phase locked and frequency locked loop | |
| US6239660B1 (en) | Step-controlled frequency synthesizer | |
| JPS62231548A (ja) | 周波数被変調信号用受信機 | |
| EP1657813A4 (en) | BROADBAND MODULATION PLL TIME ERROR CORRECTION SYSTEM A BROADBAND MODULATION PLL, MODULATION TIME ERROR CORRECTION METHOD AND METHOD FOR SETTING A RADIO COMMUNICATION DEVICE WITH A BROADBAND MODULATION PLL | |
| JPS5917727A (ja) | フェ−ズロックル−プの帯域幅制御回路 | |
| JPS6224974B2 (ja) | ||
| US5281930A (en) | Frequency modulator | |
| JPH0595228A (ja) | 位相雑音低減装置 | |
| EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| JP2770342B2 (ja) | 自動位相制御回路 | |
| JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
| JP2911269B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3216610B2 (ja) | プログラマブル水晶発振器 | |
| JP2000183736A (ja) | 周波数シンセサイザ | |
| JP3038641B2 (ja) | 電力偏差補正方法及び電力偏差補正装置 | |
| CA2283316C (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop | |
| EP0968568B1 (en) | Emulating narrow band phase-locked loop behavior on a wide band phase-locked loop | |
| JP3489993B2 (ja) | ディジタルマイクロ波送信機 | |
| JP3064981B2 (ja) | 送信電力自動制御回路 |