JP2770342B2 - 自動位相制御回路 - Google Patents
自動位相制御回路Info
- Publication number
- JP2770342B2 JP2770342B2 JP63241405A JP24140588A JP2770342B2 JP 2770342 B2 JP2770342 B2 JP 2770342B2 JP 63241405 A JP63241405 A JP 63241405A JP 24140588 A JP24140588 A JP 24140588A JP 2770342 B2 JP2770342 B2 JP 2770342B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- voltage
- phase detector
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000035945 sensitivity Effects 0.000 claims description 18
- 230000010355 oscillation Effects 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 description 25
- 238000010586 diagram Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自動的に基準信号と比較信号との位相を合わ
せる自動位相制御回路（以下APC回路という）に関す
る。
せる自動位相制御回路（以下APC回路という）に関す
る。
従来のAPC回路の一例を、第５図のブロック図に示
す。ここで、電圧制御型発振器（VCO）６の出力信号２
は、入力端子１からの基準信号とともに位相検波器４に
入力される。この位相検波器４としては、二重平衡変調
型のものが用いられることが一般的であり、この場合の
検波電圧は、第６図に示した出力特性を示す。第５図に
示す点Ａが信号1,2の同期点であり、点Ａからずれた位
相関係にある場合は、位相検波器４の検波電圧10で比較
信号２の周波数を変化させている。
す。ここで、電圧制御型発振器（VCO）６の出力信号２
は、入力端子１からの基準信号とともに位相検波器４に
入力される。この位相検波器４としては、二重平衡変調
型のものが用いられることが一般的であり、この場合の
検波電圧は、第６図に示した出力特性を示す。第５図に
示す点Ａが信号1,2の同期点であり、点Ａからずれた位
相関係にある場合は、位相検波器４の検波電圧10で比較
信号２の周波数を変化させている。
上述した従来のAPC回路は、検波回路４の出力電圧10
が、第６図で示される山型を示し、第６図に示す矢印の
方向に位相を制御するようにVCO6の発振周波数を変化さ
せている。この時、矢印の長さは位相制御方向に働く制
御の強さを示しており、検波回路４の出力電圧が安定点
Ａの電位と電位差が大きいほど矢印は長くなる。APC回
路の制御は安定点付近の理想的な感度と、安定点から位
相がかなり外れた部分（例えば安定点から180°程度位
相がずれている場合）での理想的な感度には大きな違い
があり、前者の安定点付近の方が弱い。
が、第６図で示される山型を示し、第６図に示す矢印の
方向に位相を制御するようにVCO6の発振周波数を変化さ
せている。この時、矢印の長さは位相制御方向に働く制
御の強さを示しており、検波回路４の出力電圧が安定点
Ａの電位と電位差が大きいほど矢印は長くなる。APC回
路の制御は安定点付近の理想的な感度と、安定点から位
相がかなり外れた部分（例えば安定点から180°程度位
相がずれている場合）での理想的な感度には大きな違い
があり、前者の安定点付近の方が弱い。
このため従来のAPC回路では、次のような欠点があ
る。APCの安定点Ａにおいてより安定に動作するように
感度を低く設定すると、安定点Ａからずれた場合に引き
込みに時間を要する。また、逆に引き込み時間を早める
ように感度を高く設定すると、APCの安定性に欠ける問
題を生ずる。このようにAPCの安定性と引き込み時間と
は相反する関係にあり、双方とも最大の効果を活かすこ
とは不可能であった。
る。APCの安定点Ａにおいてより安定に動作するように
感度を低く設定すると、安定点Ａからずれた場合に引き
込みに時間を要する。また、逆に引き込み時間を早める
ように感度を高く設定すると、APCの安定性に欠ける問
題を生ずる。このようにAPCの安定性と引き込み時間と
は相反する関係にあり、双方とも最大の効果を活かすこ
とは不可能であった。
本発明の目的は、このような問題を解決し、もう一つ
の検波回路の検波電圧を用いて、本来の検波回路の感度
を変化させることにより、APC安定性を高めると共に、
引込み時間を早くした自動位相制御回路を提供すること
にある。
の検波回路の検波電圧を用いて、本来の検波回路の感度
を変化させることにより、APC安定性を高めると共に、
引込み時間を早くした自動位相制御回路を提供すること
にある。
本発明の自動位相制御回路の構成は、入力電圧に対応
する発振周波数を出力する電圧制御発振器と、この電圧
制御発振器の発振出力または周波数変換した出力の２つ
の周波数出力のうち第１の周波数出力と入力基準信号と
の位相比較を行う第１の位相検波器と、この第１の位相
検波器の出力を平滑化する第１の低域濾波器と、この第
１の低域濾波器の出力電圧に対応して感度が制御され前
記２つの周波数出力のうち第２の周波数出力と前記入力
基準信号との位相比較を行う第２の位相検波器と、この
第２の位相検波器の出力を平滑化し前記電圧制御発振器
の入力電圧として供給する第２の低域濾波器と、前記第
１および第２の位相検波器の各入力信号端のいずれかに
挿入され入力信号に対して90度移相する移相器とを備
え、前記第２の位相検波器の感度がその位相誤差の大き
い時に高くなりその位相誤差の小さい時に低くなるよう
に制御したことを特徴とする。
する発振周波数を出力する電圧制御発振器と、この電圧
制御発振器の発振出力または周波数変換した出力の２つ
の周波数出力のうち第１の周波数出力と入力基準信号と
の位相比較を行う第１の位相検波器と、この第１の位相
検波器の出力を平滑化する第１の低域濾波器と、この第
１の低域濾波器の出力電圧に対応して感度が制御され前
記２つの周波数出力のうち第２の周波数出力と前記入力
基準信号との位相比較を行う第２の位相検波器と、この
第２の位相検波器の出力を平滑化し前記電圧制御発振器
の入力電圧として供給する第２の低域濾波器と、前記第
１および第２の位相検波器の各入力信号端のいずれかに
挿入され入力信号に対して90度移相する移相器とを備
え、前記第２の位相検波器の感度がその位相誤差の大き
い時に高くなりその位相誤差の小さい時に低くなるよう
に制御したことを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。本実
施例は、従来例の構成に対し、移相器5,位相検波器4,LP
F7が付加されている。電圧制御型発振器（VCO）６の出
力信号２は移相器５を通し、入力端子１からの基準信号
により位相検波器４において検波される。この位相検波
器４の出力電圧９はLPF7により平滑化され、第２図
（ａ）に示すようになる。またVCO6の出力信号２は、基
準信号１と位相検波器３によって検波されるが、位相検
波器３は検波電圧９によって感度を制御される。
施例は、従来例の構成に対し、移相器5,位相検波器4,LP
F7が付加されている。電圧制御型発振器（VCO）６の出
力信号２は移相器５を通し、入力端子１からの基準信号
により位相検波器４において検波される。この位相検波
器４の出力電圧９はLPF7により平滑化され、第２図
（ａ）に示すようになる。またVCO6の出力信号２は、基
準信号１と位相検波器３によって検波されるが、位相検
波器３は検波電圧９によって感度を制御される。
この位相検波器３の出力はLPF8により平滑化されてVC
O6に供給されるが、その検波出力10は、第２図（ｂ）に
示されるように検波出力９が高い時（位相差０°で最
高）に検波感度が低くなり、検波出力９が低い時（位相
差180°で最低）に検波感度が高くなるように設定され
る。すなわち、位相差０°（360°）の時の検波利得を
制御可能な所定値に設定し、位相差180°の時の検波利
得が最大となるように制御するようにすれば、最適なAP
C制御系を構成することができる。
O6に供給されるが、その検波出力10は、第２図（ｂ）に
示されるように検波出力９が高い時（位相差０°で最
高）に検波感度が低くなり、検波出力９が低い時（位相
差180°で最低）に検波感度が高くなるように設定され
る。すなわち、位相差０°（360°）の時の検波利得を
制御可能な所定値に設定し、位相差180°の時の検波利
得が最大となるように制御するようにすれば、最適なAP
C制御系を構成することができる。
第３図は本実施例に用いられる位相検波器3,4の一例
の回路図である。この位相検波器３（４）は、二段の差
動増幅器を構成するトランジスタQ11〜Q17（Q1〜Q7）お
よび抵抗R11〜R13（R1〜R3）から構成され、B11，B
12（B1，B2）がバイアス供給端子となっている。位相検
波器４の方はトランジスタQ7のベースに定電圧を供給し
て一定利得の検波回路を形成しているが、検波回路３
は、位相検波器４の検波出力９がLPF7を介してトランジ
スタQ17のベースに供給されているため、その検波出力
９のレベルに従って位相検波利得（感度）を制御するこ
とが出来る。なお、これら位相検波器３（４）における
位相関係は回路全体の構成によって決定されればよいた
め、第２図（ａ），（ｂ）のとおりにはなっていない。
の回路図である。この位相検波器３（４）は、二段の差
動増幅器を構成するトランジスタQ11〜Q17（Q1〜Q7）お
よび抵抗R11〜R13（R1〜R3）から構成され、B11，B
12（B1，B2）がバイアス供給端子となっている。位相検
波器４の方はトランジスタQ7のベースに定電圧を供給し
て一定利得の検波回路を形成しているが、検波回路３
は、位相検波器４の検波出力９がLPF7を介してトランジ
スタQ17のベースに供給されているため、その検波出力
９のレベルに従って位相検波利得（感度）を制御するこ
とが出来る。なお、これら位相検波器３（４）における
位相関係は回路全体の構成によって決定されればよいた
め、第２図（ａ），（ｂ）のとおりにはなっていない。
なお、90°移相器５の挿入個所は、本実施例では位相
検波器４の比較信号入力端としているが、位相誤差の大
きさが大きい時位相検波感度が大きくなるよう制御され
るものであればよく、位相検波器またはAPCグループの
構成によって各位相検波器3,4のいずれかに挿入されれ
ばよい。
検波器４の比較信号入力端としているが、位相誤差の大
きさが大きい時位相検波感度が大きくなるよう制御され
るものであればよく、位相検波器またはAPCグループの
構成によって各位相検波器3,4のいずれかに挿入されれ
ばよい。
第３図は本発明の第２の実施例の回路ブロック図であ
る。この実施例は、VTRのカラー信号処理方法で用いら
れている回路に、本発明を適用した場合を示している。
本実施例は、基準発振器として水晶発振器11を用い、VC
O6の出力を周波数変換器12で周波数変換した信号と位相
検波器3,4で検波するようにしたものである。入力端子1
4からの入力信号に含まれるジッタ成分と同じジッタ成
分を電圧制御型発振器６の出力信号13に与えることによ
り、ジッタ除去された出力信号を出力端子15から得る過
程において、位相検波器４の検波電圧により位相検波器
３の感度を変化させ、入力信号のジッタに対し、第２図
に示す検波出力をVCO6に与えることにより、より安定な
出力信号を得ることができるという利点がある。
る。この実施例は、VTRのカラー信号処理方法で用いら
れている回路に、本発明を適用した場合を示している。
本実施例は、基準発振器として水晶発振器11を用い、VC
O6の出力を周波数変換器12で周波数変換した信号と位相
検波器3,4で検波するようにしたものである。入力端子1
4からの入力信号に含まれるジッタ成分と同じジッタ成
分を電圧制御型発振器６の出力信号13に与えることによ
り、ジッタ除去された出力信号を出力端子15から得る過
程において、位相検波器４の検波電圧により位相検波器
３の感度を変化させ、入力信号のジッタに対し、第２図
に示す検波出力をVCO6に与えることにより、より安定な
出力信号を得ることができるという利点がある。
入力端子14からの入力信号は周波数変換器12を通して
一定の周波数で発振する水晶発振器11の出力とともに位
相検波器３に入力され、また水晶発振器11の出力は移相
器５を通して位相検波器４に入力される。この位相検波
器４の出力電圧により、検波器３の感度が変化され、検
波器３の出力電圧がVCO6に入力され、VCO6の出力信号の
発振周波数を変化させる。このVCO6の出力信号には、入
力信号と同じ変化が与えられるため、その出力信号は安
定化される。
一定の周波数で発振する水晶発振器11の出力とともに位
相検波器３に入力され、また水晶発振器11の出力は移相
器５を通して位相検波器４に入力される。この位相検波
器４の出力電圧により、検波器３の感度が変化され、検
波器３の出力電圧がVCO6に入力され、VCO6の出力信号の
発振周波数を変化させる。このVCO6の出力信号には、入
力信号と同じ変化が与えられるため、その出力信号は安
定化される。
以上説明したように本発明は、本来の位相検波器の感
度をもう一つの位相検波器の検波電圧を用いてAPCの安
定点付近で感度を低く、また安定点から離れた所では感
度を高く設定できるため、 （１）APCの位相同期制御の高速性が向上し、 （２）APCの位相同期の安定性が向上するという効果を
得ることができる。
度をもう一つの位相検波器の検波電圧を用いてAPCの安
定点付近で感度を低く、また安定点から離れた所では感
度を高く設定できるため、 （１）APCの位相同期制御の高速性が向上し、 （２）APCの位相同期の安定性が向上するという効果を
得ることができる。
第１図は本発明の一実施例のブロック図、第２図
（ａ），（ｂ）は第１図の位相検波器の出力特性図、第
３図は第１図に用いられる位相検波器3,4の一例の回路
図、第４図は本発明の第２の実施例のブロック図、第５
図は従来のAPC回路の一例のブロック図、第６図は第５
図の位相検波回路の出力特性図である。 1,14…基準信号入力端子、2,13…比較信号、3,4…位相
検波器、５…移相器、６…電圧制御発振器、7,8…LPF、
9,10…検波信号、11…水晶発振器、12…周波数変換器、
15…出力端子。
（ａ），（ｂ）は第１図の位相検波器の出力特性図、第
３図は第１図に用いられる位相検波器3,4の一例の回路
図、第４図は本発明の第２の実施例のブロック図、第５
図は従来のAPC回路の一例のブロック図、第６図は第５
図の位相検波回路の出力特性図である。 1,14…基準信号入力端子、2,13…比較信号、3,4…位相
検波器、５…移相器、６…電圧制御発振器、7,8…LPF、
9,10…検波信号、11…水晶発振器、12…周波数変換器、
15…出力端子。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03L 7/08 - 7/10
Claims (1)
- 【請求項１】入力電圧に対応する発振周波数を出力する
電圧制御発振器と、この電圧制御発振器の発振出力また
は周波数変換した出力の２つの周波数出力のうち第１の
周波数出力と入力基準信号との位相比較を行う第１の位
相検波器と、この第１の位相検波器の出力を平滑化する
第１の低域濾波器と、この第１の低域濾波器の出力電圧
に対応して感度が制御され前記２つの周波数出力のうち
第２の周波数出力と前記入力基準信号との位相比較を行
う第２の位相検波器と、この第２の位相検波器の出力を
平滑化し前記電圧制御発振器の入力電圧として供給する
第２の低域濾波器と、前記第１および第２の位相検波器
の各入力信号端のいずれかに挿入され入力信号に対して
90度移相する移相器とを備え、前記第２の位相検波器の
感度がその位相誤差の大きい時に高くなりその位相誤差
の小さい時に低くなるように制御したことを特徴とする
自動位相制御回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241405A JP2770342B2 (ja) | 1988-09-26 | 1988-09-26 | 自動位相制御回路 |
| US07/406,359 US5051702A (en) | 1988-09-26 | 1989-09-12 | Automatic phase controlling circuit |
| DE68914564T DE68914564T2 (de) | 1988-09-26 | 1989-09-15 | Selbsttätige Phasensteuerschaltung. |
| EP89309409A EP0361746B1 (en) | 1988-09-26 | 1989-09-15 | Automatic phase controlling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241405A JP2770342B2 (ja) | 1988-09-26 | 1988-09-26 | 自動位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287822A JPH0287822A (ja) | 1990-03-28 |
| JP2770342B2 true JP2770342B2 (ja) | 1998-07-02 |
Family
ID=17073795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241405A Expired - Lifetime JP2770342B2 (ja) | 1988-09-26 | 1988-09-26 | 自動位相制御回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5051702A (ja) |
| EP (1) | EP0361746B1 (ja) |
| JP (1) | JP2770342B2 (ja) |
| DE (1) | DE68914564T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084681A (en) * | 1990-08-03 | 1992-01-28 | Hewlett-Packard Company | Digital synthesizer with phase memory |
| US5408192A (en) * | 1993-10-12 | 1995-04-18 | International Business Machines Corporation | Monolithic broadband phase shifting circuit for analog data signals |
| JP2871560B2 (ja) * | 1995-11-21 | 1999-03-17 | 日本電気株式会社 | π／２移相器 |
| US6208181B1 (en) * | 1998-01-14 | 2001-03-27 | Intel Corporation | Self-compensating phase detector |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3465258A (en) * | 1966-12-21 | 1969-09-02 | North American Rockwell | Phase lock demodulator |
| US3621405A (en) * | 1968-05-28 | 1971-11-16 | Itek Corp | Sinusoidal converter |
| US3588734A (en) * | 1969-04-21 | 1971-06-28 | Westinghouse Electric Corp | Nonlinear phase detector |
| US3952261A (en) * | 1972-11-06 | 1976-04-20 | Fujitsu Ltd. | Signal detection circuit |
| US3787775A (en) * | 1973-03-28 | 1974-01-22 | Trw Inc | Phase correction circuit |
| DE2853890C2 (de) * | 1978-12-14 | 1986-03-13 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur Demodulation von phasen-, amplituden- oder frequenzmodulierten Signalen mit Hilfe eines Phasenregelkreises |
| JPS5848501B2 (ja) * | 1979-06-26 | 1983-10-28 | 触媒化成工業株式会社 | 低嵩密度で高い圧壊強度を持つ低ソ−ダアルミナ成形体の製造法 |
| JPS5651128A (en) * | 1979-10-04 | 1981-05-08 | Sony Corp | Pll |
| JPS62177129U (ja) * | 1986-04-29 | 1987-11-10 |
-
1988
- 1988-09-26 JP JP63241405A patent/JP2770342B2/ja not_active Expired - Lifetime
-
1989
- 1989-09-12 US US07/406,359 patent/US5051702A/en not_active Expired - Fee Related
- 1989-09-15 DE DE68914564T patent/DE68914564T2/de not_active Expired - Fee Related
- 1989-09-15 EP EP89309409A patent/EP0361746B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0361746A3 (en) | 1990-06-20 |
| DE68914564D1 (de) | 1994-05-19 |
| DE68914564T2 (de) | 1994-07-21 |
| EP0361746B1 (en) | 1994-04-13 |
| US5051702A (en) | 1991-09-24 |
| EP0361746A2 (en) | 1990-04-04 |
| JPH0287822A (ja) | 1990-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| US4856085A (en) | FM receiver with improved adjacent-channel rejection | |
| EP0557867B1 (en) | Double phase locked loop circuit | |
| JP2770342B2 (ja) | 自動位相制御回路 | |
| JPH0681317B2 (ja) | 色同期回路 | |
| US4273958A (en) | Quadrature receiver | |
| US5281930A (en) | Frequency modulator | |
| JPH09148882A (ja) | π／２移相器 | |
| EP0497801B1 (en) | A phase locked loop for producing a reference carrier for a coherent detector | |
| US5347240A (en) | Circuit and method for automatically controlling the carrier frequency of a video recording device | |
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| JP2693775B2 (ja) | 映像受信回路 | |
| JPH0342807B2 (ja) | ||
| JPS61189011A (ja) | 受信機のａｆｃ回路 | |
| US4918407A (en) | Oscillation circuit | |
| JP2844683B2 (ja) | デジタルビデオ信号再生用クロック信号を発生するｐｌｌ回路 | |
| JPH11220390A (ja) | 位相同期ループ回路 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| JPH0654849B2 (ja) | Ｐｌｌ同期検波回路 | |
| JPH033420A (ja) | Ｐｌｌ回路 | |
| KR0163900B1 (ko) | 증폭단이 내장된 위상 동기 루프 방식의 에프엠 검파 회로 | |
| JP2859037B2 (ja) | ２重ｐｌｌ回路 | |
| JPH07115328A (ja) | Ｆｍ信号の復調回路 | |
| JPH0325051B2 (ja) | ||
| JP2810580B2 (ja) | Ｐｌｌ検波回路 |