JPH06163448A - 半導体膜のドーピング方法および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 生産効率が良好でかつドーピング効率の低下
や半導体膜の特性の劣悪化を避けて 3族元素のイオンや
5族元素のイオンなどを半導体膜にドーピングして低抵
抗化するドーピング方法や、あるいはそのようなイオン
を活性層の半導体膜にドーピングして低抵抗なソース領
域やドレイン領域を形成する半導体装置の製造方法を提
供する。 【構成】 3族又は 5族元素の化合物のプラズマ中に半
導体膜を曝す、あるいはそのプラズマ全体に電界をかけ
て加速して半導体膜に衝突させ、該半導体膜に 3族元素
のイオンまたは 5族元素のイオンをドーピングしその半
導体膜を低抵抗化しているので、大面積にわたって効率
的にドーピングを行なうことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置のドーピング
方法および半導体装置の製造方法に関する。

【０００２】

【従来の技術】薄膜トランジスタ（Thin Film Transist
or; 以下、ＴＦＴと略称）は、透過型表示や大面積化が
可能であるなどの理由から、アクティブマトリックス型
液晶表示装置のスイッチング素子などに好適な素子とし
て用いられている。そのようなアクティブマトリックス
型液晶表示装置のスイッチング素子として用いられるＴ
ＦＴは通常、石英やガラスのような透明絶縁基板上に形
成される。

【０００３】また、そのようなＴＦＴとしては、低温プ
ロセスでの形成が容易であるなどの理由から、活性層な
どが非晶質硅素（アモルファスシリコン；以下ａ−Ｓｉ
と略称）からなるものが用いられることが多い。

【０００４】ところでａ−Ｓｉを用いたａ−ＳｉＴＦＴ
は、活性層であるａ−Ｓｉ層を介して下層にはゲート電
極が、また上層にはソース電極およびドレイン電極が配
設されたいわゆる逆スタガード構造をとるものが多い
が、これはさらに活性層とその上層のソース電極および
ドレイン電極が配設された層との間の層にチャネル保護
膜を有するものと無いものとに大別することができる。

【０００５】従来、通常のａ−ＳｉＴＦＴでは、前記の
活性層であるａ−Ｓｉ層とソース電極およびドレイン電
極が形成された金属電極層との間にプラズマＣＶＤ法に
よりｎ型の低抵抗ａ−Ｓｉ膜からなるいわゆるオーミッ
クコンタクト層を形成することにより、正孔電流をブロ
ックしながらソース、ドレインの各領域の電子電流に対
してソース電極およびドレイン電極のオーミック接合を
得ている。しかし近年では、プラズマＣＶＤによるｎ型
の低抵抗ａ−Ｓｉ層の成膜工程中のダストの発生や低い
生産効率などの問題を回避できるという利点から、前記
のチャネル保護膜を用いたＴＦＴにおいてはｎ型の低抵
抗ａ−Ｓｉ層を形成せずに、活性層に用いた高抵抗なａ
−Ｓｉ層に部分的に例えばＰ（燐）等の不純物元素のイ
オンをドーピングしｎ型化して低抵抗なａ−Ｓｉを形成
するという方法が試みられている。このようなドーピン
グ方法や、それを用いた半導体装置の製造方法として
は、いわゆるイオン注入法が一般的に知られている。

【０００６】

【発明が解決しようとする課題】しかしながら、結晶シ
リコン製造工程でよく用いられるようなイオン注入法で
は、注入するイオン種を選別するために質量分離を行な
い、これにより選別されたイオンを加速してビーム状に
取り出して前記の高抵抗なａ−Ｓｉ層に注入しているた
め、生産効率が極めて低く、この方法ではａ−ＳｉＴＦ
Ｔのような大面積にわたる半導体装置や半導体膜の不純
物ドーピング処理には不向きである。

【０００７】そこで、質量分離したイオンをビーム状に
照射する方法以外の生産効率の良好な方法を用いること
が必要となる。その方法としては、生成イオンを直接電
界で加速して半導体膜に衝突させてドーピングすること
が考案されるが、この場合ドーピング不要なイオンも打
ち込まれてしまい、ドーピング効率の低下を招くばかり
でなく、不要なイオンの打ち込みによる半導体膜の特性
の劣悪化をも引き起こすという問題がある。

【０００８】例えばＰＨ₃ を活性化して得たプラズマを
電界中で加速してａ−Ｓｉからなる半導体膜に衝突させ
ドーピングを行なう場合、そのａ−Ｓｉからなる半導体
膜にはＰＨ、ＰＨ₂ 等の水素化物、あるいはＨ（水素）
イオンも打ち込まれる。このとき半導体膜のＳｉネット
ワーク中に取り込まれたＰＨはドーパントとして作用し
ない。したがってドーピング効率の低下を招く。

【０００９】また、ＰＨ₃ は通常、希釈ガスとともに用
いられるが、この希釈ガスとしてはＨ₂ が用いられるこ
とが多い。この希釈ガスのＨ₂ もＰＨ₃ の活性化の際に
活性化されてプラズマ化してＨイオンとなって半導体膜
に打ち込まれ、ドーピング効率の低下を招く。さらには
この打ち込まれたＨイオンが半導体膜の電気的特性の劣
悪化をも引き起こす。例えばＨイオンが打ち込まれた半
導体膜を用いたＴＦＴは、しきい値電圧のシフトが過度
に起こり、その電圧値が負となってエンハンスメント型
のものがディプリート型になってしまうといった不都合
が生じる。あるいはリーク電流が増大するといった不都
合が生じる。

【００１０】そこで、上記の希釈ガスとしてＡｒやＨｅ
を用いる方法が考案される。しかしＰイオンを発生させ
るためのソースガスとして水素化物のＰＨ₃ を用いる限
りはそれにより生じるＨイオンに起因したドーピング効
率の低下や半導体膜の特性の劣悪化が生じるという問題
がある。この問題はＰの代わりにＢ（硼素）を用いても
同様である。例えばＢ₂ Ｈ₆ によるＢのドーピングにお
いても同様の問題が発生する。

【００１１】本発明は、このような問題を解決するため
に成されたものである。本発明の目的は、生産効率が良
好でかつドーピング効率の低下や半導体膜の特性の劣悪
化を避けて 3族元素のイオンや 5族元素のイオンなどを
半導体膜にドーピングし低抵抗化するドーピング方法、
あるいはそのようなイオンを活性層の半導体膜にドーピ
ングして低抵抗なソース領域やドレイン領域を形成する
半導体装置の製造方法を提供することにある。

【００１２】

【課題を解決するための手段】第１の発明の半導体膜の
ドーピング方法は、 3族元素および弗素原子を含有する
化合物、または 5族元素および弗素原子を含有する化合
物をプラズマ分解してプラズマを発生させ、前記プラズ
マ中に半導体膜を曝して、前記 3族元素のイオンまたは
5族元素のイオンを前記半導体膜にドーピングし該半導
体膜を低抵抗化することを特徴としている。

【００１３】また、前記プラズマを電界中で加速して前
記半導体膜に衝突させ、前記 3族元素のイオンまたは 5
族元素のイオンを前記半導体膜にドーピングし該半導体
膜を低抵抗化するようにしてもよい。

【００１４】第２の発明の半導体装置の製造方法は、半
導体活性層の上にチャネル保護膜を形成し、 3族元素お
よび弗素原子を含有する化合物、または 5族元素および
弗素原子を含有する化合物をプラズマ分解してプラズマ
を発生させ、前記半導体活性層を前記プラズマ中に曝し
て、前記半導体活性層のソース領域およびドレイン領域
に前記 3族元素のイオンまたは 5族元素のイオンをドー
ピングすることを特徴としている。

【００１５】また、前記プラズマを電界中で加速して前
記半導体活性層に衝突させ、前記半導体活性層のソース
領域およびドレイン領域に前記 3族元素のイオンまたは
5族元素のイオンをドーピングするようにしてもよい。

【００１６】なお、本発明が適用される半導体装置とし
ては、逆スタガード型の半導体装置でも、コプラナー型
の半導体装置でもよい。

【００１７】また、前記プラズマ全体を電界中で加速す
る方法としては、前記の半導体膜や半導体装置が配設さ
れた基板を接地電極に接続し、これに対向するように高
周波電極を配置し、その中間にメッシュ状の加速電極を
配置してなる反応室を用いて、前記のプラズマを発生さ
せこれを高周波電極と接地電極との間の電位差により形
成される電界で加速するなどの方法を用いればよい。

【００１８】本発明の技術は、アクティブマトリックス
型液晶表示装置に用いられるＴＦＴのように大面積にわ
たって配設された半導体装置の半導体活性層へのイオン
ドーピングを効率的に行なうことが必要な場合に、特に
好適な技術である。

【００１９】

【作用】第１の発明の半導体膜のドーピング方法におい
ては、 3族元素のイオンまたは 5族元素のイオンを半導
体膜にドーピングするにあたり、 3族元素および弗素原
子を含有する化合物、または 5族元素および弗素原子を
含有する化合物をプラズマ分解してプラズマを発生させ
ているので、プラズマ分解の際にＨイオンが発生するこ
とを回避することができる。これによりＨイオンに起因
したドーピング効率の低下や半導体膜の電気的特性の劣
悪化を避けることができる。

【００２０】そしてそのようなプラズマ中に半導体膜を
曝す、あるいはプラズマ全体を電界中で加速して半導体
膜に衝突させて、該半導体膜に前記 3族元素のイオンま
たは5族元素のイオンをドーピングしその半導体膜を低
抵抗化しているので、大面積にわたって一度にイオンの
ドーピングを行なうことができるので、従来のイオンビ
ームを照射する技術と比べてドーピング工程の効率を飛
躍的に良好なものとすることができる。

【００２１】また、第２の発明の半導体装置の製造方法
においては、 3族元素および弗素原子を含有する化合
物、または 5族元素および弗素原子を含有する化合物を
プラズマ分解してプラズマを発生させているので、プラ
ズマ分解の際にＨイオンが発生することを回避すること
ができる。これによりＨイオンに起因したドーピング効
率の低下や半導体活性層の電気的特性の劣悪化を避ける
ことができる。

【００２２】しかもそのようなプラズマ中に半導体活性
層を曝す、あるいはプラズマ全体を電界中で加速して該
半導体活性層に衝突させ、そのソース領域およびドレイ
ン領域に前記 3族元素のイオンまたは 5族元素のイオン
をドーピングしているので、大面積にわたって一度にド
ーピングを行なうことができ、ビーム状のイオンを照射
する従来技術と比べてドーピング工程の効率を飛躍的に
良好なものとすることができる。

【００２３】

【実施例】以下、本発明の半導体膜のドーピング方法お
よび半導体装置の製造方法の一実施例を図面に基づいて
詳細に説明する。

【００２４】なお、本実施例においては本発明の技術を
アクティブマトリックス型液晶表示装置に用いられるａ
−ＳｉＴＦＴ素子に適用した場合について例示する。

【００２５】図１は、本発明の半導体装置の製造方法を
用いて製造されたＴＦＴ素子の断面図面である。また図
２はそのアクティブマトリックス型液晶表示装置におけ
る平面的な構成を示す平面図である。

【００２６】例えばガラスのような絶縁基板１０１の主
面上にＭｏ−Ｔａ（モリブデン・タンタル）からなるゲ
ート電極１０３を形成する。本実施例では絶縁基板１０
１としてコーニング社製のガラス7059を用いた。

【００２７】次にゲート電極１０３を含んで絶縁基板１
０１の主面上を覆うようにゲート絶縁膜１０５を形成す
る。ゲート絶縁膜１０５は、基板温度 400℃で常圧熱Ｃ
ＶＤ法により膜厚 0.3μｍのＳｉＯ_x （酸化硅素）膜１
０７を形成した上に基板温度350℃でプラズマＣＶＤ法
により膜厚0.05μｍのＳｉＮ_x （窒化硅素）膜１０９を
順次形成してなるものである。

【００２８】さらにその上に膜厚0.05μｍのａ−Ｓｉ半
導体膜１１１を成膜する。そしてエッチングにより素子
分離する。続いてその上にＳｉＮ_x 膜を成膜しこれをフ
ォトエッチング工程によりパターニングしてチャネル保
護膜１１３を形成する。このチャネル保護膜１１３を形
成することにより、チャネル領域１１５となるべき部分
をマスキングし、ソース領域１１７およびドレイン領域
１１９となるべき部分を露出させた状態とにする。

【００２９】そしてこのような状態のａ−Ｓｉ半導体膜
１１１に対して、本発明の技術を用いてイオンを含有す
るプラズマを衝突させ、チャネル保護膜１１３でマスク
されておらず露出したソース領域１１７およびドレイン
領域１１９となるべき部分に不純物をドーピングして、
その部分のａ−Ｓｉをｎ型化して低抵抗化する。

【００３０】そしてこのようにして形成した低抵抗なソ
ース領域１１７およびドレイン領域１１９にそれぞれ接
続するようにソース電極１２１およびドレイン電極１２
３を配設して、いわゆる金属電極層を形成する。こうし
てＴＦＴ素子１２４を形成する。そしてそのソース電極
１２１に接続されるＩＴＯからなる画素電極１２７を形
成する。さらにこれらが形成された主面上ほぼ全体を覆
うように低温キュア型のＰＩ（ポリイミド）からなる配
向膜１２５を形成する。こうして、ＴＦＴアレイ基板１
２９を形成する。

【００３１】一方、対向基板１３１は、ガラスのような
絶縁基板１３３の主面上ほぼ全面にＩＴＯのような透明
導電膜からなる共通対向電極１３５を形成し、その上を
覆うように低温キュア型のＰＩ（ポリイミド）からなる
配向膜１３７を形成する。

【００３２】そして配向膜１２５と配向膜１３７に配向
処理を施し、両者の配向方向が直交し、配向膜１２５と
配向膜１３７との間に液晶組成物１３９が挟持されるよ
うにＴＦＴアレイ基板１２９と対向基板１３１とを組み
合わせその周囲を封止材兼接着剤で封止し、ＴＦＴアレ
イ基板１２９および対向基板１３１の他主面すなわち外
向きの面にそれぞれ偏光板１４１、１４３を貼設してア
クティブマトリックス型液晶表示装置が完成する。

【００３３】ここで、前記のドレイン電極１２３は信号
線１４５に接続されて映像信号電圧が印加され、またゲ
ート電極１０３は走査線１４７に接続されて走査パルス
が印加される。このようなＴＦＴ素子１２４および画素
電極１２７が大面積にわたってマトリックス状に形成さ
れて画面が形成されている。

【００３４】以下に、本発明の半導体装置の製造方法に
係る半導体活性層への不純物のドーピング方法について
詳細に説明する。図３は、本発明の半導体装置の製造方
法に用いる反応室の構成を模式的に示す図である。

【００３５】ドーピング処理を行なう反応室３０１は、
直径30ｃｍの円形の高周波電極３０３と、これに対向す
る接地電極３０５と、これらの間に配置されるメッシュ
状の加速電極３０７とを具備している。そしてその反応
室３０１にはＰＦ₅ 、Ｈｅのガス供給系３０９、および
ターボ分子ポンプ３１１とロータリーポンプ３１３と排
気バルブ３１５とを有する排気系３１７が接続されてい
る。

【００３６】反応室３０１内部は、生成されるプラズマ
が加速されて移動する際に障害物などによりエネルギー
を損失することのないように、プラズマが移動しやすい
ように形成されている。

【００３７】この反応室３０１において試料であるａ−
Ｓｉ半導体膜１１１が露出している段階のＴＦＴアレイ
基板１２９は、接地電極３０５にクランプされて高周波
電極３０３に対して対向配置されている。

【００３８】このような状態の反応室３０１に、プラズ
マ源としてＰＦ₅ を 1ｓｃｃｍ、およびその希釈ガスと
してＨｅを20ｓｃｃｍ導入する。そしてターボ分子ポン
プ１３１１とロータリーポンプ３１３とを用いて反応室
雰囲気を徐々に排気し、排気バルブ３１５の開度を調節
することで反応室３０１内の圧力を10^-4Ｔｏｒｒに制御
する。

【００３９】この状態で高周波電極３０３に 13.56ＭＨ
ｚ、 300Ｗの高周波電圧を印加すると放電現象が起き、
これにより反応室３０１内のＰＦ₅ が励起されて活性化
しプラズマ状態となる。そこで加速電極３０７の電位を
接地電極３０５に対して20ｋＶの電位に昇圧させると、
高周波電圧印加による放電で生成された陽イオン状態の
プラズマ全体が高周波電極３０３側からメッシュ状の加
速電極３０７を通り抜けて接地電極３０５側へと加速さ
れて、接地電極３０５にクランプされたＴＦＴアレイ基
板１２９に衝突する。その結果、チャネル保護膜１１３
に覆われていないａ−Ｓｉ半導体膜１１１の露出してい
る部分にＰイオンがドーピングされてｎ型化し、その部
分が低抵抗化してソース領域およびドレイン領域が形成
される。このように、本発明に係る半導体装置の製造方
法においては、 5族元素のＰ、およびＦ原子を含有する
化合物であるＰＦ5 を高周波電圧印加による放電などに
よりプラズマ分解してプラズマを発生させているので、
従来のプラズマ分解の際のようなＨイオンの発生を回避
することができる。そしてＨイオンとは異なり、Ｆイオ
ンは容易にはａ−Ｓｉのような半導体膜にはドーピング
されず、しかもドーピングされてもＨイオンとは異な
り、ドーピング効率の低下や半導体活性層の電気的特性
の劣悪化は少ないので、ドーピング効率の低下や半導体
活性層の電気的特性の劣悪化を避けることができる。

【００４０】しかも、そのようなプラズマを高電圧の印
加による電界中で加速してａ−Ｓｉのような半導体活性
層に衝突させ、そのソース領域およびドレイン領域に 5
族元素のＰイオンをドーピングしているので、大面積に
わたって一度にイオンドーピングを行なうことができ、
ビーム状のイオンを照射する従来技術と比べてその工程
の効率を飛躍的に良好なものとすることができる。

【００４１】なお、上記のドーピングに用いるガスとし
ては、本実施例で用いたようなＰＦ₅ のみには限定しな
い。この他にも例えばＰＦ₃ などを用いることもでき
る。また、ｐ型ドーピングの場合には、例えば 3族の元
素ＢとＦ（弗素）との化合物であるＢＦ₃ のような化合
物をプラズマ化して得たＢイオンを用いることも効果的
である。また、このようなドーピング元素とＦとの単純
な化合物だけでなく、例えばＰ_x Ｈ_y Ｆ_z （ｘ、ｙ、ｚ
は整数）のような、分子中にＨおよびＦの両方を含有す
る化合物であってもよい。何となれば、このように分子
中にＨが含有されていても、ＨはＦとの強い相互作用に
より離脱が促進されるため、半導体活性層の膜中への取
り込みが抑えられてドーピング元素だけがドーピングさ
れるからである。

【００４２】また、ドーピングの対象となる半導体膜や
半導体活性層としては、上記実施例のようなａ−Ｓｉの
みには限定しない。この他にも例えばｐ−Ｓｉ（多結晶
シリコン）にも適用することができる。

【００４３】また、プラズマの生成も上記のような高周
波による放電のみには限定しない。反応質内で均一な密
度にプラズマが生成するような方法が好ましく、この他
にも例えばアーク放電、マイクロ波、ＥＣＲ（電子サイ
クロトロン共鳴）などによる生成方法を用いることもで
きる。

【００４４】また、プラズマの加速の方法としては、上
記のような20ｋＶの高電圧印加による加速のみには限定
しない。プラズマが加速されて半導体活性層や半導体膜
に到達する際の速度がイオンドーピングに適した速度と
なるように設定すればよいことは言うまでもない。

【００４５】また、本発明の半導体膜のドーピング方法
や半導体装置の製造方法は、上記のようなアクティブマ
トリックス型液晶表示装置に用いられるようなＴＦＴ素
子のみには限定しない。この他にも例えばａ−Ｓｉ型密
着センサに用いられるＴＦＴ素子などにも適用すること
ができる。

【００４６】その他、本発明の実施にあたっては、その
要旨を逸脱しない範囲で種々の変形が可能であることは
言うまでもない。

【００４７】

【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、生産効率が良好でかつドーピング効率の
低下や半導体膜の特性の劣悪化を避けて 3族元素のイオ
ンや5族元素のイオンなどを半導体膜にドーピングして
低抵抗化するドーピング方法や、あるいはそのようなイ
オンを活性層の半導体膜にドーピングして低抵抗なソー
ス領域やドレイン領域を形成する半導体装置の製造方法
を提供することができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法を用いて製造さ
れたＴＦＴ素子の断面図。

【図２】本発明の半導体装置の製造方法を用いて製造さ
れたＴＦＴ素子のアクティブマトリックス型液晶表示装
置における構成を示す平面図。

【図３】本発明の半導体装置の製造方法に用いる反応室
の構成を模式的に示す図。

【符号の説明】

１０１…絶縁基板、１０３…ゲート電極、１０５…ゲー
ト絶縁膜、１０７…酸化窒素膜、１０９…酸化硅素膜、
１１１…半導体膜、１１３…チャネル保護膜、１１５…
チャネル領域、１１７…ソース領域、１１９…ドレイン
領域、１２１…ソース電極、１２３…ドレイン電極、１
２４…ＴＦＴ素子、１２９…ＴＦＴアレイ基板、３０１
…反応室、３０３…高周波電極、３０５…接地電極、３
０７…加速電極、３０９…ガス供給系３１７…排気系

Claims (4)

【特許請求の範囲】
1. 【請求項１】 3族元素および弗素原子を含有する化合
   物、または 5族元素および弗素原子を含有する化合物を
   プラズマ分解してプラズマを発生させ、 前記プラズマ中に半導体膜を曝して、前記 3族元素のイ
   オンまたは 5族元素のイオンを前記半導体膜にドーピン
   グし該半導体膜を低抵抗化することを特徴とする半導体
   膜のドーピング方法。
2. 【請求項２】 前記プラズマを電界中で加速して前記半
   導体膜に衝突させ、前記 3族元素のイオンまたは 5族元
   素のイオンを前記半導体膜にドーピングし該半導体膜を
   低抵抗化することを特徴とする請求項１記載の半導体膜
   のドーピング方法。
3. 【請求項３】 半導体活性層の上にチャネル保護膜を形
   成し、 3族元素および弗素原子を含有する化合物、または 5族
   元素および弗素原子を含有する化合物をプラズマ分解し
   てプラズマを発生させ、 前記半導体活性層を前記プラズマ中に曝して、前記半導
   体活性層のソース領域およびドレイン領域に前記 3族元
   素のイオンまたは 5族元素のイオンをドーピングするこ
   とを特徴とする半導体装置の製造方法。
4. 【請求項４】 前記プラズマを電界中で加速して前記半
   導体活性層に衝突させ該半導体活性層のソース領域およ
   びドレイン領域に前記 3族元素のイオンまたは 5族元素
   のイオンをドーピングすることを特徴とする半導体装置
   の製造方法。