JPH06153295A - サラウンド処理回路 - Google Patents
サラウンド処理回路Info
- Publication number
- JPH06153295A JPH06153295A JP4297531A JP29753192A JPH06153295A JP H06153295 A JPH06153295 A JP H06153295A JP 4297531 A JP4297531 A JP 4297531A JP 29753192 A JP29753192 A JP 29753192A JP H06153295 A JPH06153295 A JP H06153295A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- processing circuit
- subtractor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stereophonic System (AREA)
Abstract
(57)【要約】
【目的】マトリックス・サラウンド信号処理に於いて、
Ｓ／Ｎ比を低下せずに移相器を内蔵すること。 【構成】入力端１と入力端２とに接続された減算器３を
設け、その出力を入力とする移相器５を設け、その出力
を入力とするＶＣＡ７を設け、その出力と入力端１を入
力とする減算器８を設け、その出力を出す出力端１０を
設け、ＶＣＡ７の出力と入力端２を入力とする加算器９
を設け、その出力を出す出力端１１を設け、入力端１，
２を入力とする加算器４を設け、その出力を入力とし出
力をＶＣＡ７の制御信号とする検波器６を設けて、構成
する。
Ｓ／Ｎ比を低下せずに移相器を内蔵すること。 【構成】入力端１と入力端２とに接続された減算器３を
設け、その出力を入力とする移相器５を設け、その出力
を入力とするＶＣＡ７を設け、その出力と入力端１を入
力とする減算器８を設け、その出力を出す出力端１０を
設け、ＶＣＡ７の出力と入力端２を入力とする加算器９
を設け、その出力を出す出力端１１を設け、入力端１，
２を入力とする加算器４を設け、その出力を入力とし出
力をＶＣＡ７の制御信号とする検波器６を設けて、構成
する。
Description
【０００１】
【産業上の利用分野】本発明はサラウンド処理回路に関
し、特に集積回路化したサラウンド処理回路に関する。
し、特に集積回路化したサラウンド処理回路に関する。
【０００２】
【従来の技術】従来のサラウンド信号処理回路は、図３
に示すように、入力端１と入力端２とを入力とする第１
の減算器３と、入力端２０を入力とし、出力端２１を出
力とし前記第１の減算器３の出力を入力端２０に接続し
た移相器５と、前記出力端２１の出力と前記入力端１と
を入力とし出力端１０を出力とする第２の減算器８と、
前記出力端２１の出力と前記入力端２とを入力とし出力
端１１を出力とする加算器９とで構成されている。一般
に図３における前記移相器５は、図４に示すような回路
構成で作られている。
に示すように、入力端１と入力端２とを入力とする第１
の減算器３と、入力端２０を入力とし、出力端２１を出
力とし前記第１の減算器３の出力を入力端２０に接続し
た移相器５と、前記出力端２１の出力と前記入力端１と
を入力とし出力端１０を出力とする第２の減算器８と、
前記出力端２１の出力と前記入力端２とを入力とし出力
端１１を出力とする加算器９とで構成されている。一般
に図３における前記移相器５は、図４に示すような回路
構成で作られている。
【０００３】図４において、本移相器は、抵抗１２，１
３と、演算増幅器１４と、入力端２２を入力とし、出力
端２３を出力とする低減ろ波器（以下ＬＰＦと略す）１
５とを有する。図４の中のＬＰＦ１５は、音声信号の位
相をずらす役割をしており、従来はこのＬＰＦ１５を構
成するのに、２つの回路が用いられていた。
３と、演算増幅器１４と、入力端２２を入力とし、出力
端２３を出力とする低減ろ波器（以下ＬＰＦと略す）１
５とを有する。図４の中のＬＰＦ１５は、音声信号の位
相をずらす役割をしており、従来はこのＬＰＦ１５を構
成するのに、２つの回路が用いられていた。
【０００４】第１の例としては、図５に示すように、一
端を入力端２２に接続し、他端を外付けのコンデンサ１
７と出力端２３とに接続する抵抗１６から構成する。こ
の時、ＬＰＦ１５の遮断周波数をｆ０，抵抗の抵抗値を
Ｒ，コンデンサの容量値をＣとすると、次の（１）式が
成立つ。
端を入力端２２に接続し、他端を外付けのコンデンサ１
７と出力端２３とに接続する抵抗１６から構成する。こ
の時、ＬＰＦ１５の遮断周波数をｆ０，抵抗の抵抗値を
Ｒ，コンデンサの容量値をＣとすると、次の（１）式が
成立つ。
【０００５】 ｆ０＝１／２πＣＲ …（１） 第２の例としては、図６に示すように、入力を入力端２
２と接続し、出力を出力端２３とコンデンサ１９とに接
続する電流出力増幅器１８から構成する。この時電流増
幅器１８の相互コンダクタンスの値をｇｍとすると、次
の（２）式が成り立つ。
２と接続し、出力を出力端２３とコンデンサ１９とに接
続する電流出力増幅器１８から構成する。この時電流増
幅器１８の相互コンダクタンスの値をｇｍとすると、次
の（２）式が成り立つ。
【０００６】 ｆ０＝ｇｍ／２πＣ …（２） この第２の例は、ＬＰＦ１５を集積回路化した場合によ
く使用される。
く使用される。
【０００７】
【発明が解決しようとする課題】従来のサラウンド処理
回路の前記図５の第１の例では、ＬＰＦを構成するコン
デンサ１７が外付けの為、部品点数が多く原価が高くな
るという問題点がある。
回路の前記図５の第１の例では、ＬＰＦを構成するコン
デンサ１７が外付けの為、部品点数が多く原価が高くな
るという問題点がある。
【０００８】また、前記図６の第２の例の集積回路内に
ＬＰＦのコンデンサ１９を内蔵したときを考えると、例
えばＬＰＦの遮断周波数を１ＫＨｚとしたい場合、集積
回路に内蔵されるＬＰＦを構成するコンデンサ１９の容
量値は、集積回路のチップコストの観点から通常大きく
ても１００ｐＦ程度である為、求める遮断周波数を得る
には前記（２）式の相互コンダクタンスｇｍが０．６μ
ｓ程度となり、非常に小さな値としなければならない。
ＬＰＦのコンデンサ１９を内蔵したときを考えると、例
えばＬＰＦの遮断周波数を１ＫＨｚとしたい場合、集積
回路に内蔵されるＬＰＦを構成するコンデンサ１９の容
量値は、集積回路のチップコストの観点から通常大きく
ても１００ｐＦ程度である為、求める遮断周波数を得る
には前記（２）式の相互コンダクタンスｇｍが０．６μ
ｓ程度となり、非常に小さな値としなければならない。
【０００９】この場合、電流出力増幅器１８で発生する
雑音（主として熱雑音）と電流出力増幅器１８の相互コ
ンダクタンスｇｍの関係は、図７に示す様に、ｇｍの減
少に伴って雑音が大きくなることとなる。
雑音（主として熱雑音）と電流出力増幅器１８の相互コ
ンダクタンスｇｍの関係は、図７に示す様に、ｇｍの減
少に伴って雑音が大きくなることとなる。
【００１０】本ＬＰＦで発生した雑音は、本来の信号成
分とともに図４の演算増幅器１４で増幅され、図３の端
子２１に、移相器５の出力として、出力される。さら
に、端子２１の出力信号は、減算器８と加算器９とでそ
れぞれ減算，加算され、サラウンド信号として、それぞ
れ前記端子１０，１１に出力される。この場合、前記第
１，第２の音声信号レベルが比較的大きい時（前記端子
２１に発生する雑音成分に対して）は、端子１０，１１
における信号対雑音比（以下Ｓ／Ｎと略す）劣化は少な
いが、前記第１，第２の音声信号レベルが小さくなるに
つれて、Ｓ／Ｎの劣化が大きくなり、特に小さな音声信
号レベル時には聴感上，非常に音質の劣化が見立つとい
う問題点があった。
分とともに図４の演算増幅器１４で増幅され、図３の端
子２１に、移相器５の出力として、出力される。さら
に、端子２１の出力信号は、減算器８と加算器９とでそ
れぞれ減算，加算され、サラウンド信号として、それぞ
れ前記端子１０，１１に出力される。この場合、前記第
１，第２の音声信号レベルが比較的大きい時（前記端子
２１に発生する雑音成分に対して）は、端子１０，１１
における信号対雑音比（以下Ｓ／Ｎと略す）劣化は少な
いが、前記第１，第２の音声信号レベルが小さくなるに
つれて、Ｓ／Ｎの劣化が大きくなり、特に小さな音声信
号レベル時には聴感上，非常に音質の劣化が見立つとい
う問題点があった。
【００１１】本発明の目的は、前記問題点が解決され、
Ｓ／Ｎ比が劣化しないようにしたサラウンド処理回路を
提供することにある。
Ｓ／Ｎ比が劣化しないようにしたサラウンド処理回路を
提供することにある。
【００１２】
【課題を解決するための手段】本発明のサラウンド処理
回路の構成は、第１，第２の音声信号が入力されるサラ
ウンド回路において、前記第１，第２の音声信号の和信
号のレベルが所定値以下になると、前記レベルが小さく
なるに従って利得を低下させて出力する手段を設けたこ
とを特徴とする。
回路の構成は、第１，第２の音声信号が入力されるサラ
ウンド回路において、前記第１，第２の音声信号の和信
号のレベルが所定値以下になると、前記レベルが小さく
なるに従って利得を低下させて出力する手段を設けたこ
とを特徴とする。
【００１３】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例のサラウンド処理回路を示
すブロック処理回路を示すブロック図である。図１にお
いて、本実施例は、入力端１，入力端２にそれぞれ前記
第１，第２の音声信号が入力されかつ前記第１の差信号
を出力する前記第１の減算器３と、この減算器３の出力
を入力とする移相器５と、前記入力端１と前記入力端２
を入力としかつ前記第１の和信号を出力する加算器４
と、この加算器４の出力を入力とする検波器６と、前記
移相器５の出力を入力としかつ前記検波器６により利得
が制御される可変利得増幅器７（以下ＶＣＡ７と略す）
と、前記入力端１と前記ＶＣＡ７の出力とを入力とする
第２の減算器８と、この減算器８の出力端１０と、前記
入力端２と前記ＶＣＡ７の出力とを入力とする第２の加
算器９と、この加算器９の出力端１１とで構成されてい
る。
る。図１は本発明の一実施例のサラウンド処理回路を示
すブロック処理回路を示すブロック図である。図１にお
いて、本実施例は、入力端１，入力端２にそれぞれ前記
第１，第２の音声信号が入力されかつ前記第１の差信号
を出力する前記第１の減算器３と、この減算器３の出力
を入力とする移相器５と、前記入力端１と前記入力端２
を入力としかつ前記第１の和信号を出力する加算器４
と、この加算器４の出力を入力とする検波器６と、前記
移相器５の出力を入力としかつ前記検波器６により利得
が制御される可変利得増幅器７（以下ＶＣＡ７と略す）
と、前記入力端１と前記ＶＣＡ７の出力とを入力とする
第２の減算器８と、この減算器８の出力端１０と、前記
入力端２と前記ＶＣＡ７の出力とを入力とする第２の加
算器９と、この加算器９の出力端１１とで構成されてい
る。
【００１４】本実施例は、前記移相器５のＬＰＦを構成
しているコンデンサを内蔵した時に、図１で示される様
に、加算器４で、入力端１と入力端２のそれぞれ第１，
第２の音声信号を加算し、出力された第１の和信号のレ
ベルを前記検波器６で検波し、検波器６の出力制御信号
でＶＣＡ７の利得が制御される。
しているコンデンサを内蔵した時に、図１で示される様
に、加算器４で、入力端１と入力端２のそれぞれ第１，
第２の音声信号を加算し、出力された第１の和信号のレ
ベルを前記検波器６で検波し、検波器６の出力制御信号
でＶＣＡ７の利得が制御される。
【００１５】ここで、図２に前記第１の和信号レベルに
対する前記ＶＣＡ７の電圧利得の関係を示す。図２に示
す様に、前記第１の和信号レベルが所定の値より大きい
時は前記ＶＣＡ７の利得は一定となるが（図１では利得
１）、所定の値より小さい時には小さくなるにつれて、
利得が低下することとなる。これは、前記第１，第２の
音声信号レベルが小さい時にサラウンド処理回路のＳ／
Ｎの劣化が大きいので、小さいレベルの音声信号が入力
された時に前記移相器５のフィルタで発生するノイズを
しぼることにより、Ｓ／Ｎの劣化を防いでいる。
対する前記ＶＣＡ７の電圧利得の関係を示す。図２に示
す様に、前記第１の和信号レベルが所定の値より大きい
時は前記ＶＣＡ７の利得は一定となるが（図１では利得
１）、所定の値より小さい時には小さくなるにつれて、
利得が低下することとなる。これは、前記第１，第２の
音声信号レベルが小さい時にサラウンド処理回路のＳ／
Ｎの劣化が大きいので、小さいレベルの音声信号が入力
された時に前記移相器５のフィルタで発生するノイズを
しぼることにより、Ｓ／Ｎの劣化を防いでいる。
【００１６】前記サラウンド信号のレベルをしぼるの
は、一般に人間の聴感上では小レベルの信号時にサラウ
ンド処理効果を殺しても差が聞きわけられないというこ
とを利用している。従って本実施例によれば、前記音声
信号が低いレベルの時には前記ＶＣＡ７で信号もノイズ
もレベルをしぼることにより、Ｓ／Ｎ比を良好に保つこ
とができ、コンデンサを半導体集積回路に内蔵しても従
来と変らぬＳ／Ｎ比を保つことが出来る。
は、一般に人間の聴感上では小レベルの信号時にサラウ
ンド処理効果を殺しても差が聞きわけられないというこ
とを利用している。従って本実施例によれば、前記音声
信号が低いレベルの時には前記ＶＣＡ７で信号もノイズ
もレベルをしぼることにより、Ｓ／Ｎ比を良好に保つこ
とができ、コンデンサを半導体集積回路に内蔵しても従
来と変らぬＳ／Ｎ比を保つことが出来る。
【００１７】
【発明の効果】以上説明しなように、本発明は、特に従
来のサラウンド信号処理回路に加算器と検波器とＶＣＡ
とを追加することにより、Ｓ／Ｎの特性の劣化をまねく
ことなく、移相器のコンデンサを集積回路に内蔵するこ
とが可能であり、外付部品点数削減ができ、その結果、
サラウンド処理回路に要するコスト低減と聴感上の性能
向上が実現できるという効果が得られる。
来のサラウンド信号処理回路に加算器と検波器とＶＣＡ
とを追加することにより、Ｓ／Ｎの特性の劣化をまねく
ことなく、移相器のコンデンサを集積回路に内蔵するこ
とが可能であり、外付部品点数削減ができ、その結果、
サラウンド処理回路に要するコスト低減と聴感上の性能
向上が実現できるという効果が得られる。
【図１】本発明の一実施例のマトリックス・サラウンド
信号処理のブロック図である。
信号処理のブロック図である。
【図２】図１のＶＣＡの入力信号レベル−利得の特性図
である。
である。
【図３】従来のマトリックス・サラウンド信号処理のブ
ロック図である。
ロック図である。
【図４】図３の従来の移相器のブロック図である。
【図５】図４のＣ−Ｒ・ＬＰＦの回路図である。
【図６】図４のｇｍ−Ｃ・ＬＰＦの回路図である。
【図７】図３のｇｍ−増幅器出力ノイズレベルを示す特
性図である。
性図である。
１，２，２０，２２ 入力端 ３，８ 減算器 ４，９ 加算器 ５ 移相器 ６ 検波器 ７ 可変利得増幅器（電圧制御型増幅器） １０，１１，２１，２３ 出力端 １２，１３，１６ 抵抗 １４ 演算増幅器（ＯＰアンプ） １５ ＬＰＦ １７，１９ コンデンサ １８ 電流出力増幅器
Claims (2)
- 【請求項１】 第１，第２の音声信号が入力されるサラ
ウンド回路において、前記第１，第２の音声信号の和信
号のレベルが所定値以下になると、前記レベルが小さく
なるに従って利得を低下させて出力する手段を設けたこ
とを特徴とするサラウンド処理回路。 - 【請求項２】 第１の音声信号と第２の音声信号とを入
力し第１の差信号を出力する第１の減算器と、前記第１
の差信号を入力しその位相を変移する移相器と、前記第
１の音声信号と前記第２の音声信号とを入力し第１の和
信号を出力する第１の加算器と、前記第１の和信号を検
波してその信号レベルに応じて制御信号を出力する検波
器と、前記移相器の出力信号を入力し前記制御信号によ
って利得が制御される可変利得増幅器と、前記可変利得
増幅器の出力信号と前記第１の音声信号とを入力し第２
の差信号を出力する第２の減算器と、前記可変利得増幅
器の出力信号と前記第２の音声信号とを入力し第２の和
信号を出力する第２の加算器とを備えることを特徴とす
るサラウンド処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4297531A JPH06153295A (ja) | 1992-11-09 | 1992-11-09 | サラウンド処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4297531A JPH06153295A (ja) | 1992-11-09 | 1992-11-09 | サラウンド処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06153295A true JPH06153295A (ja) | 1994-05-31 |
Family
ID=17847741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4297531A Withdrawn JPH06153295A (ja) | 1992-11-09 | 1992-11-09 | サラウンド処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06153295A (ja) |
-
1992
- 1992-11-09 JP JP4297531A patent/JPH06153295A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8565448B2 (en) | Dynamic bass equalization with modified Sallen-Key high pass filter | |
| US6965676B1 (en) | Volume-responsive loudness compensation circuits, systems, and methods | |
| JP2005136647A (ja) | 低音ブースト回路 | |
| US5305388A (en) | Bass compensation circuit for use in sound reproduction device | |
| US4432097A (en) | Tone control circuit | |
| JPH06153295A (ja) | サラウンド処理回路 | |
| JP2946884B2 (ja) | 低音域特性補正回路 | |
| JP3097713B2 (ja) | 帯域ブースト回路 | |
| JP3417293B2 (ja) | 音量調整装置 | |
| JP3151376B2 (ja) | フィルタ回路 | |
| JPH05145991A (ja) | 低音域特性補正回路 | |
| JP3318446B2 (ja) | イコライザおよびこれを用いるオーディオ装置 | |
| JP3063268B2 (ja) | 音声信号増幅回路 | |
| JP2767389B2 (ja) | イコライザおよびこれを用いるオーディオ装置 | |
| JPH0611632Y2 (ja) | 自動ラウドネス制御回路 | |
| JP4395314B2 (ja) | トーンコントロール回路 | |
| JPH0727706Y2 (ja) | オーディオ再生回路 | |
| JPH042493Y2 (ja) | ||
| JP3140283B2 (ja) | オーディオ装置 | |
| JP2522936B2 (ja) | 自動ラウドネス制御回路 | |
| JP2640552B2 (ja) | 音声信号出力装置 | |
| JPH04119708A (ja) | 増幅器の自動雑音抑圧方法及び自動雑音抑圧装置 | |
| JPS6316053B2 (ja) | ||
| JPH08307183A (ja) | 低音増強回路 | |
| JP2005123759A (ja) | デジタル／アナログ変換器用出力可変回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |