JPH06151873A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPH06151873A JPH06151873A JP29951092A JP29951092A JPH06151873A JP H06151873 A JPH06151873 A JP H06151873A JP 29951092 A JP29951092 A JP 29951092A JP 29951092 A JP29951092 A JP 29951092A JP H06151873 A JPH06151873 A JP H06151873A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- floating gate
- gate
- silicon oxide
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【目的】 フローティングゲートの絶縁性を高め、デ
ータ保持能力を向上させることができる半導体記憶装置
の製造方法を提供することを目的とする。 【構成】 シリコン基板２の上に、フローティングゲ
ート22、ゲート間絶縁膜24、コントロールゲート26から
なるゲート構造体28を形成する。この後、気相成長法に
より、ＴＥＯＳを原料として表面酸化膜30（シリコン酸
化膜）を均一な厚さで装置の表面に形成する。さらに、
酸素雰囲気中での熱処理により、フローティングゲート
22の材料であるポリシリコンを酸化してシリコン酸化膜
32を形成する。均一な厚さで二層に形成されたシリコン
酸化膜30、32により、フローティングゲートの絶縁性が
高まる。
ータ保持能力を向上させることができる半導体記憶装置
の製造方法を提供することを目的とする。 【構成】 シリコン基板２の上に、フローティングゲ
ート22、ゲート間絶縁膜24、コントロールゲート26から
なるゲート構造体28を形成する。この後、気相成長法に
より、ＴＥＯＳを原料として表面酸化膜30（シリコン酸
化膜）を均一な厚さで装置の表面に形成する。さらに、
酸素雰囲気中での熱処理により、フローティングゲート
22の材料であるポリシリコンを酸化してシリコン酸化膜
32を形成する。均一な厚さで二層に形成されたシリコン
酸化膜30、32により、フローティングゲートの絶縁性が
高まる。
Description
【０００１】
【産業上の利用分野】この発明は半導体記憶装置の製造
方法に関するものであり、特に、フローティングゲート
の絶縁性を高めることができる酸化膜の形成方法に関す
るものである。
方法に関するものであり、特に、フローティングゲート
の絶縁性を高めることができる酸化膜の形成方法に関す
るものである。
【０００２】
【従来の技術】フローティングゲートを備えた半導体記
憶装置として、ＥＰＲＯＭやＥ2ＰＲＯＭ等の不揮発性
メモリが知られている。不揮発性メモリの動作を図に基
づいて説明する。
憶装置として、ＥＰＲＯＭやＥ2ＰＲＯＭ等の不揮発性
メモリが知られている。不揮発性メモリの動作を図に基
づいて説明する。
【０００３】図３Ａは、Ｅ2ＰＲＯＭの構造を示したも
のである。ｐ形シリコン基板２上にゲート酸化膜14が設
けられている。ゲート酸化膜14の上には、ゲート構造体
28として、ポリシリコン製のフローティングゲート22、
ゲート間絶縁膜24、ポリシリコン製のコントロールゲー
ト26が順次形成されている。また、ｐ形シリコン基板２
内には、ｎ+形ソース６とｎ+形ドレイン８が設けられて
いる。ｎ+形ソース６とｎ+形ドレイン８の間は、チャネ
ル形成領域７である。
のである。ｐ形シリコン基板２上にゲート酸化膜14が設
けられている。ゲート酸化膜14の上には、ゲート構造体
28として、ポリシリコン製のフローティングゲート22、
ゲート間絶縁膜24、ポリシリコン製のコントロールゲー
ト26が順次形成されている。また、ｐ形シリコン基板２
内には、ｎ+形ソース６とｎ+形ドレイン８が設けられて
いる。ｎ+形ソース６とｎ+形ドレイン８の間は、チャネ
ル形成領域７である。
【０００４】このメモリのｎ+形ドレイン８を０Ｖにし
た状態でコントロールゲート26に２０Ｖの電圧を印加す
ると、ゲート酸化膜14に強い電界が発生しチャネル形成
領域７内の電子がフローティングゲート22に引き込まれ
る。これにより、このトランジスタをＯＮにするための
ゲートしきい値電圧Ｖthが上昇する。
た状態でコントロールゲート26に２０Ｖの電圧を印加す
ると、ゲート酸化膜14に強い電界が発生しチャネル形成
領域７内の電子がフローティングゲート22に引き込まれ
る。これにより、このトランジスタをＯＮにするための
ゲートしきい値電圧Ｖthが上昇する。
【０００５】一方、メモリに印加する電圧を変えて電界
の極性を逆にすると、フローティングゲート22内に保持
されていた電子がシリコン基板２側に引出される。これ
により、ゲートしきい値電圧Ｖthが下降する。つまり、
ゲートしきい値電圧Ｖthが高いか低いかによって、２値
の状態を記憶している。このように、不揮発性メモリで
はフローティングゲート22への電子の出入により、デー
タの書き込みや消去が行われる。
の極性を逆にすると、フローティングゲート22内に保持
されていた電子がシリコン基板２側に引出される。これ
により、ゲートしきい値電圧Ｖthが下降する。つまり、
ゲートしきい値電圧Ｖthが高いか低いかによって、２値
の状態を記憶している。このように、不揮発性メモリで
はフローティングゲート22への電子の出入により、デー
タの書き込みや消去が行われる。
【０００６】したがって、不揮発性メモリにおいては、
フローティングゲート22に電子が不用意に出入しないよ
うに、フローティングゲート22を絶縁する必要がある。
このため、不揮発性メモリを製造する際には、図３Ａに
示すゲート構造体28を形成した後、これを酸素雰囲気中
で熱処理していた。この熱処理により、図３Ｂに示すよ
うに、フローティングゲート22の表面にはポリシリコン
由来のシリコン酸化膜40が形成され、絶縁膜として機能
するようになるからである。
フローティングゲート22に電子が不用意に出入しないよ
うに、フローティングゲート22を絶縁する必要がある。
このため、不揮発性メモリを製造する際には、図３Ａに
示すゲート構造体28を形成した後、これを酸素雰囲気中
で熱処理していた。この熱処理により、図３Ｂに示すよ
うに、フローティングゲート22の表面にはポリシリコン
由来のシリコン酸化膜40が形成され、絶縁膜として機能
するようになるからである。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の半導体記憶装置の製造方法においては、次
のような問題があった。
ような従来の半導体記憶装置の製造方法においては、次
のような問題があった。
【０００８】フローティングゲート22やコントロールゲ
ート26を構成するポリシリコンの熱酸化は、ゲート酸化
膜14やゲート間絶縁膜24に近い部分では進みにくいた
め、これらの膜の近くでは、シリコン酸化膜40が薄くな
っていた。このため、微細なレベルではあるが、フロー
ティングゲート22に保持されている電子がシリコン酸化
膜40の薄い部分（ゲート酸化膜14の側）からシリコン基
板２に抜け出し、メモリ素子のデータ保持能力（リテン
ション）を低下させていた。
ート26を構成するポリシリコンの熱酸化は、ゲート酸化
膜14やゲート間絶縁膜24に近い部分では進みにくいた
め、これらの膜の近くでは、シリコン酸化膜40が薄くな
っていた。このため、微細なレベルではあるが、フロー
ティングゲート22に保持されている電子がシリコン酸化
膜40の薄い部分（ゲート酸化膜14の側）からシリコン基
板２に抜け出し、メモリ素子のデータ保持能力（リテン
ション）を低下させていた。
【０００９】この発明は、上記のような問題を解決し
て、フローティングゲートの絶縁性を高め、データ保持
能力を向上させることができる半導体記憶装置の製造方
法を提供することを目的とする。
て、フローティングゲートの絶縁性を高め、データ保持
能力を向上させることができる半導体記憶装置の製造方
法を提供することを目的とする。
【００１０】
【課題を解決するための手段】請求項１の半導体記憶装
置の製造方法は、少なくともフローティングゲートの表
面に表面酸化膜を設ける酸化膜形成ステップにおいて、
前記酸化膜形成ステップは気相成長法により第一のシリ
コン酸化膜を形成するものであることを特徴とする。
置の製造方法は、少なくともフローティングゲートの表
面に表面酸化膜を設ける酸化膜形成ステップにおいて、
前記酸化膜形成ステップは気相成長法により第一のシリ
コン酸化膜を形成するものであることを特徴とする。
【００１１】請求項２の半導体記憶装置の製造方法は、
第一のシリコン酸化膜を形成した後、少なくともフロー
ティングゲートを熱酸化することによって第二のシリコ
ン酸化膜を形成するステップを含むことを特徴とする。
第一のシリコン酸化膜を形成した後、少なくともフロー
ティングゲートを熱酸化することによって第二のシリコ
ン酸化膜を形成するステップを含むことを特徴とする。
【００１２】請求項３の半導体記憶装置の製造方法は、
第一のシリコン酸化膜はＴＥＯＳを原料とすることを特
徴とする。
第一のシリコン酸化膜はＴＥＯＳを原料とすることを特
徴とする。
【００１３】
【作用】請求項１の製造方法では、酸化膜形成ステップ
において、フローティングゲートの表面の表面酸化膜
（第一のシリコン酸化膜）は気相成長法により形成され
る。これにより、表面酸化膜が均一に形成される。
において、フローティングゲートの表面の表面酸化膜
（第一のシリコン酸化膜）は気相成長法により形成され
る。これにより、表面酸化膜が均一に形成される。
【００１４】請求項２の製造方法では、表面酸化膜を形
成した後、ポリシリコン製のフローティングゲートを熱
酸化することによって、ポリシリコンからシリコン酸化
膜（第二のシリコン酸化膜）を形成する。これにより、
より絶縁性の高い酸化膜が形成される。
成した後、ポリシリコン製のフローティングゲートを熱
酸化することによって、ポリシリコンからシリコン酸化
膜（第二のシリコン酸化膜）を形成する。これにより、
より絶縁性の高い酸化膜が形成される。
【００１５】請求項３の製造方法では、表面酸化膜はＴ
ＥＯＳを原料として形成する。これにより、フローティ
ングゲートの表面の表面酸化膜がＴＥＯＳの優れた被覆
性により、より均一に形成される。
ＥＯＳを原料として形成する。これにより、フローティ
ングゲートの表面の表面酸化膜がＴＥＯＳの優れた被覆
性により、より均一に形成される。
【００１６】
【実施例】この発明の一実施例による半導体記憶装置の
製造方法について図面に基づいて説明する。フローティ
ングゲートを有する半導体記憶装置としては、Ｅ2ＰＲ
ＯＭを製造するものとする。
製造方法について図面に基づいて説明する。フローティ
ングゲートを有する半導体記憶装置としては、Ｅ2ＰＲ
ＯＭを製造するものとする。
【００１７】まず、図１Ａに示すように、ｐ形シリコン
基板２を酸化して上面にシリコン酸化膜４を形成する。
ＬＯＣＯＳ（Local Oxidation of Silicon）法により素
子分離を行って、図１Ｂの素子分離領域10および素子形
成領域12を形成した後、チャネル濃度を調整するために
ホウ素イオンをイオン注入する（チャネルイオン注
入）。次に、素子形成領域12の表面を熱処理してゲート
酸化膜14を形成する。電極を形成するため、フローティ
ングゲートの材料であるポリシリコンを構造体の全表面
に堆積させ第一ポリシリコン層16とする。
基板２を酸化して上面にシリコン酸化膜４を形成する。
ＬＯＣＯＳ（Local Oxidation of Silicon）法により素
子分離を行って、図１Ｂの素子分離領域10および素子形
成領域12を形成した後、チャネル濃度を調整するために
ホウ素イオンをイオン注入する（チャネルイオン注
入）。次に、素子形成領域12の表面を熱処理してゲート
酸化膜14を形成する。電極を形成するため、フローティ
ングゲートの材料であるポリシリコンを構造体の全表面
に堆積させ第一ポリシリコン層16とする。
【００１８】さらに、第一ポリシリコン層16の表面にゲ
ート間絶縁膜であるＯＮＯ膜18を形成し、ＯＮＯ膜18の
上にコントロールゲートの材料であるポリシリコンを構
造体の全表面に堆積させ第二ポリシリコン層20とし、図
１Ｃの構造を得る。
ート間絶縁膜であるＯＮＯ膜18を形成し、ＯＮＯ膜18の
上にコントロールゲートの材料であるポリシリコンを構
造体の全表面に堆積させ第二ポリシリコン層20とし、図
１Ｃの構造を得る。
【００１９】次に、第二ポリシリコン層20上にレジスト
を塗布しゲート電極の形状にパターニングする。レジス
トをマスクとしてエッチングを行い、図２Ａに示すよう
な、第一ポリシリコン層からなるフローティングゲート
22、ＯＮＯ膜のゲート間絶縁膜24、第二ポリシリコン層
からなるコントロールゲート26で構成されるゲート構造
体28を得る。
を塗布しゲート電極の形状にパターニングする。レジス
トをマスクとしてエッチングを行い、図２Ａに示すよう
な、第一ポリシリコン層からなるフローティングゲート
22、ＯＮＯ膜のゲート間絶縁膜24、第二ポリシリコン層
からなるコントロールゲート26で構成されるゲート構造
体28を得る。
【００２０】この図２Ａの装置の表面に、気相成長法に
より表面酸化膜を形成する。気相成長は、ＬＰ−ＣＶＤ
装置を用いて７００℃で行い、Ｎ2をキャリアガスとし
てＴＥＯＳ（テトラエトオキシシラン）を８０ｍｌ／分
導入する。これにより、図２Ｂに示すように、装置の表
面全体に、第一のシリコン酸化膜である表面酸化膜30が
３００オングストロームの厚さで形成される。
より表面酸化膜を形成する。気相成長は、ＬＰ−ＣＶＤ
装置を用いて７００℃で行い、Ｎ2をキャリアガスとし
てＴＥＯＳ（テトラエトオキシシラン）を８０ｍｌ／分
導入する。これにより、図２Ｂに示すように、装置の表
面全体に、第一のシリコン酸化膜である表面酸化膜30が
３００オングストロームの厚さで形成される。
【００２１】この後、図２Ｂの装置を酸素雰囲気中で熱
処理する。この熱処理により、フローティングゲート22
およびコントロールゲート26の表面酸化膜30側の側面
に、ゲート材料であるポリシリコンが酸化されてできた
シリコン酸化膜32（第二のシリコン酸化膜）が形成され
る（図２Ｃ）。
処理する。この熱処理により、フローティングゲート22
およびコントロールゲート26の表面酸化膜30側の側面
に、ゲート材料であるポリシリコンが酸化されてできた
シリコン酸化膜32（第二のシリコン酸化膜）が形成され
る（図２Ｃ）。
【００２２】この状態から、素子形成領域12にソースお
よびドレインを形成した後、層間膜を設け、Ａｌ配線を
形成し、パッシベーション膜で覆ってメモリ素子を得
る。
よびドレインを形成した後、層間膜を設け、Ａｌ配線を
形成し、パッシベーション膜で覆ってメモリ素子を得
る。
【００２３】この実施例では、フローティングゲートを
備えた半導体記憶装置としてはＥ2ＰＲＯＭを製造した
が、他の半導体記憶装置を製造しても良い。
備えた半導体記憶装置としてはＥ2ＰＲＯＭを製造した
が、他の半導体記憶装置を製造しても良い。
【００２４】また、この実施例では、表面酸化膜を形成
するための気相成長法は、７００℃でＮ2をキャリアガ
スとしてＴＥＯＳを用いて行ったが、他の条件で実施し
ても良い。
するための気相成長法は、７００℃でＮ2をキャリアガ
スとしてＴＥＯＳを用いて行ったが、他の条件で実施し
ても良い。
【００２５】
【発明の効果】請求項１の製造方法では、酸化膜形成ス
テップにおいて、フローティングゲートの表面の表面酸
化膜は気相成長法により形成されるため、表面酸化膜が
均一に形成される。したがって、フローティングゲート
の絶縁性が高められ、メモリ素子のデータ保持能力を向
上させることができる。
テップにおいて、フローティングゲートの表面の表面酸
化膜は気相成長法により形成されるため、表面酸化膜が
均一に形成される。したがって、フローティングゲート
の絶縁性が高められ、メモリ素子のデータ保持能力を向
上させることができる。
【００２６】請求項２の製造方法では、表面酸化膜を形
成した後、ポリシリコン製のフローティングゲートを熱
酸化することによって、ポリシリコンからシリコン酸化
膜を形成するため、より絶縁性の高い酸化膜が形成され
る。したがって、フローティングゲートの絶縁性がより
高められ、メモリ素子のデータ保持能力をさらに向上さ
せることができる。
成した後、ポリシリコン製のフローティングゲートを熱
酸化することによって、ポリシリコンからシリコン酸化
膜を形成するため、より絶縁性の高い酸化膜が形成され
る。したがって、フローティングゲートの絶縁性がより
高められ、メモリ素子のデータ保持能力をさらに向上さ
せることができる。
【００２７】請求項３の製造方法では、表面酸化膜はＴ
ＥＯＳを原料として形成するため、フローティングゲー
トの表面の表面酸化膜がＴＥＯＳの優れた被覆性によ
り、より均一に形成される。したがって、フローティン
グゲートの絶縁性がより高められ、メモリ素子のデータ
保持能力をさらに向上させることができる。
ＥＯＳを原料として形成するため、フローティングゲー
トの表面の表面酸化膜がＴＥＯＳの優れた被覆性によ
り、より均一に形成される。したがって、フローティン
グゲートの絶縁性がより高められ、メモリ素子のデータ
保持能力をさらに向上させることができる。
【図１】この発明の一実施例による半導体記憶装置の製
造方法を示す図である。
造方法を示す図である。
【図２】この発明の一実施例による半導体記憶装置の製
造方法を示す別の図である。
造方法を示す別の図である。
【図３】従来の方法による半導体記憶装置の製造方法の
製造方法を示す図である。
製造方法を示す図である。
22・・・・フローティングゲート 24・・・・ゲート間絶縁膜 26・・・・コントロールゲート 30・・・・表面酸化膜 32・・・・シリコン酸化膜
Claims (3)
- 【請求項１】フローティングゲートを設けるステップ、 フローティングゲート上に絶縁膜を設けるステップ、 絶縁膜上にコントロールゲートを設けるステップ、 少なくともフローティングゲートの表面に表面酸化膜を
設ける酸化膜形成ステップ、において、前記酸化膜形成
ステップは気相成長法により第一のシリコン酸化膜を形
成するものであることを特徴とするフローティングゲー
トを有する半導体記憶装置の製造方法。 - 【請求項２】請求項１の製造方法において、さらに、第
一のシリコン酸化膜を形成した後、少なくともフローテ
ィングゲートを熱酸化することによって第二のシリコン
酸化膜を形成するステップを含むことを特徴とする製造
方法。 - 【請求項３】請求項１の製造方法において、第一のシリ
コン酸化膜はＴＥＯＳを原料とすることを特徴とする製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29951092A JP2853791B2 (ja) | 1992-11-10 | 1992-11-10 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29951092A JP2853791B2 (ja) | 1992-11-10 | 1992-11-10 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06151873A true JPH06151873A (ja) | 1994-05-31 |
| JP2853791B2 JP2853791B2 (ja) | 1999-02-03 |
Family
ID=17873523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29951092A Expired - Fee Related JP2853791B2 (ja) | 1992-11-10 | 1992-11-10 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853791B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624466B2 (en) * | 1999-04-23 | 2003-09-23 | Taiwan Semiconductor Manufacturing Company | Implant method for forming Si3N4 spacer |
-
1992
- 1992-11-10 JP JP29951092A patent/JP2853791B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624466B2 (en) * | 1999-04-23 | 2003-09-23 | Taiwan Semiconductor Manufacturing Company | Implant method for forming Si3N4 spacer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2853791B2 (ja) | 1999-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910007377B1 (ko) | 반도체장치 | |
| JPH10163348A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH0451071B2 (ja) | ||
| US5880008A (en) | Method for forming field oxide film | |
| JPH021988A (ja) | 電気的にプログラム可能なメモリ・セル | |
| US6248618B1 (en) | Method of fabrication of dual gate oxides for CMOS devices | |
| JPH07118511B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2853791B2 (ja) | 半導体記憶装置の製造方法 | |
| US4683640A (en) | Method of making a floating gate memory cell | |
| JPH0992738A (ja) | 半導体装置およびその製造方法 | |
| KR0183820B1 (ko) | Ono 구조의 절연막을 갖춘 반도체 장치의 제조 방법 | |
| JPH05343693A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| KR100501648B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR0135069B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR100979714B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| JP3975879B2 (ja) | Ｅｅｐｒｏｍ半導体装置及びその製造方法 | |
| JPH06151876A (ja) | 半導体装置の製造方法 | |
| JP3141520B2 (ja) | 不揮発性記憶素子の製造方法 | |
| JPH09232454A (ja) | 不揮発性半導体装置及びその製造方法 | |
| JPS6129144B2 (ja) | ||
| KR100579854B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPH03205870A (ja) | 半導体装置 | |
| JPH0936258A (ja) | 半導体装置およびその製造方法 | |
| JPH01108776A (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081120 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |