JPH061495B2 - １チップマイクロコンピュータ - Google Patents
１チップマイクロコンピュータInfo
- Publication number
- JPH061495B2 JPH061495B2 JP2190656A JP19065690A JPH061495B2 JP H061495 B2 JPH061495 B2 JP H061495B2 JP 2190656 A JP2190656 A JP 2190656A JP 19065690 A JP19065690 A JP 19065690A JP H061495 B2 JPH061495 B2 JP H061495B2
- Authority
- JP
- Japan
- Prior art keywords
- chip microcomputer
- counter
- output
- circuit
- time base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrical Control Of Ignition Timing (AREA)
- Electrical Control Of Air Or Fuel Supplied To Internal-Combustion Engine (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】 この発明は、１チップマイクロコンピュータ、特にエン
ジン制御用半導体集積回路として好適な１チップマイク
ロコンピュータに関する。
ジン制御用半導体集積回路として好適な１チップマイク
ロコンピュータに関する。
従来より、マイクロコンピュータを用いた自動車エンジ
ン制御システムが公知である。
ン制御システムが公知である。
このエンジン制御システムにおいて、点火タイミング、
燃料噴射タイミング、あるいはアイドリング調整等を制
御するパルス出力信号を、運転状態に基づいて演算され
たタイミング情報と、所定のタイムベース及び／又はク
ランク角度信号とを比較して形成するものである。
燃料噴射タイミング、あるいはアイドリング調整等を制
御するパルス出力信号を、運転状態に基づいて演算され
たタイミング情報と、所定のタイムベース及び／又はク
ランク角度信号とを比較して形成するものである。
従来は、上記パルス出力信号を形成するにあたり、第１
図に示すように、タイミング情報がセットされたレジス
タと、これに対応するカウンタとの出力信号を受けるデ
ィジタル比較器とが１組となって、１つのパルス出力信
号を形成するものである。したがって、エンジン制御な
どにおいて複数のタイミング信号が必要とされる場合、
それに応じて複数のレジスタ、カウンタ及び比較器が必
要になるので回路が複雑になるという欠点がある。特
に、１チップマイクロコンピュータに、上記出力回路を
内蔵させる場合には、その占有面積が極めて大きくなっ
てしまう。
図に示すように、タイミング情報がセットされたレジス
タと、これに対応するカウンタとの出力信号を受けるデ
ィジタル比較器とが１組となって、１つのパルス出力信
号を形成するものである。したがって、エンジン制御な
どにおいて複数のタイミング信号が必要とされる場合、
それに応じて複数のレジスタ、カウンタ及び比較器が必
要になるので回路が複雑になるという欠点がある。特
に、１チップマイクロコンピュータに、上記出力回路を
内蔵させる場合には、その占有面積が極めて大きくなっ
てしまう。
この発明の目的は、回路の簡素化を図った１チップマイ
クロコンピュータ、特にエンジン制御用半導体集積回路
として好適な１チップマイクロコンピュータを提供する
ことにある。
クロコンピュータ、特にエンジン制御用半導体集積回路
として好適な１チップマイクロコンピュータを提供する
ことにある。
この発明の他の目的は、チップサイズの小型化を図った
１チップマイクロコンピュータ、特にエンジン制御用半
導体集積回路として好適な１チップマイクロコンピュー
タを提供することにある。
１チップマイクロコンピュータ、特にエンジン制御用半
導体集積回路として好適な１チップマイクロコンピュー
タを提供することにある。
この発明の更に他の目的は、以下の説明及び図面から明
らかになるであろう。
らかになるであろう。
第２図には、この発明の一実施例のブロック図が示され
ている。
ている。
同図において、点線で囲まれた各回路ブロックは、公知
の半導体集積回路技術によって、一個の半導体基板上に
おいて形成されている。特に制限されないが、この実施
例のＩＣは、ＣＭＯＳ集積回路によって構成されてい
る。
の半導体集積回路技術によって、一個の半導体基板上に
おいて形成されている。特に制限されないが、この実施
例のＩＣは、ＣＭＯＳ集積回路によって構成されてい
る。
記号１で示されているのは、マイクロプロセッサであ
り、所定のプログラムに従って算術及び論理演算による
各種のデータ処理を行おう。
り、所定のプログラムに従って算術及び論理演算による
各種のデータ処理を行おう。
記号２で示されているのは、ランダム・アクセス・メモ
リ（以下、単にＲＡＭと称する）であり、上記データ処
理において必要なデータの保持を行なう。
リ（以下、単にＲＡＭと称する）であり、上記データ処
理において必要なデータの保持を行なう。
記号３で示されているのは、リード・オンリーメモリ
（以下、単にＲＯＭと称する）であり、上記データ処理
の手続きを示すプログラムとともに制御するエンジンの
特性によって決まる補間データが書き込まれている。
（以下、単にＲＯＭと称する）であり、上記データ処理
の手続きを示すプログラムとともに制御するエンジンの
特性によって決まる補間データが書き込まれている。
上記ＭＰＵ１とＲＡＭ２及びＲＯＭ３との情報の授受
は、アドレスバスＡＢ，データバスＤＢを用いて行なわ
れる。
は、アドレスバスＡＢ，データバスＤＢを用いて行なわ
れる。
また、同図には図示されていないが、運転状態を検出す
る各種センサーからの情報が上記データバスＤＢを通し
てＭＰＵ１に入力され、必要なものはＲＡＭ２によって
保持される。この場合、センサーからのアナログ信号
は、Ａ／Ｄ変換されて入力される。このＡ／Ｄ変換器を
上記ＩＣ内に形成して、直接アナログデータを入力する
ようにしてもよい。そして、上記センサーとしては、例
えば、冷却水温度センサー、エンジン回転速度センサー
及びクランク角度センサー等がある。
る各種センサーからの情報が上記データバスＤＢを通し
てＭＰＵ１に入力され、必要なものはＲＡＭ２によって
保持される。この場合、センサーからのアナログ信号
は、Ａ／Ｄ変換されて入力される。このＡ／Ｄ変換器を
上記ＩＣ内に形成して、直接アナログデータを入力する
ようにしてもよい。そして、上記センサーとしては、例
えば、冷却水温度センサー、エンジン回転速度センサー
及びクランク角度センサー等がある。
上記のマイクロコンピュータでのデータ処理結果に基づ
いたエンジン制御信号、例えば、点火タイミングパル
ス、スロットルバルブ制御パルス、及び電磁式燃料噴射
制御パルス等は、次の各回路によって形成される。
いたエンジン制御信号、例えば、点火タイミングパル
ス、スロットルバルブ制御パルス、及び電磁式燃料噴射
制御パルス等は、次の各回路によって形成される。
記号４で示されているのは、レジスタ群であり上記マイ
クロコンピュータでのデータ処理によって形成された出
力すべきパルス信号の立ち上り及び／又は立ち下りタイ
ミング情報がセットされるものである。
クロコンピュータでのデータ処理によって形成された出
力すべきパルス信号の立ち上り及び／又は立ち下りタイ
ミング情報がセットされるものである。
記号５で示されているのは、カウンタであり、特に制限
されないが、タイムベースを形成するカウンタと、クラ
ンク角度信号を形成するカウンタとにより構成されてい
る。
されないが、タイムベースを形成するカウンタと、クラ
ンク角度信号を形成するカウンタとにより構成されてい
る。
上記タイムベースを形成するカウンタはＭＰＵ１で形成
された所定のクロックを受けてこれを計数する。又、ク
ランク角度信号を形成するカウンタは、上記センサーで
形成されたクランク角度に対応したパルス信号を受けて
これを計数する。
された所定のクロックを受けてこれを計数する。又、ク
ランク角度信号を形成するカウンタは、上記センサーで
形成されたクランク角度に対応したパルス信号を受けて
これを計数する。
そして、上記レジスタ群４の各レジスタの出力信号は、
記号６で示されたマルチプレクサを介して時分割的に出
力される。また、上記カウンタ５の出力は、記号１０で
示されたマルチプレクサを介して時分割的に出力され
る。このマルチプレクサ１０では、出力すべきパルスに
応じて、タイムベース又はクランク角度信号を伝える。
記号６で示されたマルチプレクサを介して時分割的に出
力される。また、上記カウンタ５の出力は、記号１０で
示されたマルチプレクサを介して時分割的に出力され
る。このマルチプレクサ１０では、出力すべきパルスに
応じて、タイムベース又はクランク角度信号を伝える。
記号７で示されているのは、ディジタル比較器であり、
上記時分割的に入力されたレジスタ出力とカウンタ出力
との比較一致を検出する。
上記時分割的に入力されたレジスタ出力とカウンタ出力
との比較一致を検出する。
この検出信号は、上記マルチプレクサ６と同期して動作
する記号８で示されたマルチプレクサを通して、ラッチ
回路９に伝えられる。
する記号８で示されたマルチプレクサを通して、ラッチ
回路９に伝えられる。
ラッチ回路９は、フリップフロップＦＦ1ないしＦＦnで
構成され、それぞれ出力端子ＯＵＴ1ないしＯＵＴnから
上記パルス信号を出力する。
構成され、それぞれ出力端子ＯＵＴ1ないしＯＵＴnから
上記パルス信号を出力する。
この実施例では、カウンタ及びディジタル比較器が多数
のレジスタに共通に用いられるので、回路の簡素化を図
ることができる。なお、マルチプレクサが新たに設けら
れるが、マルチプレクサは、例えば電送ゲートＭＯＳＦ
ＥＴ（絶縁ゲート型電界効果トランジスタ）で構成でき
るので、その増加分は、上記カウンタ、ディジタル比較
器を削減した分に比べて小さいので、全体としては大幅
な回路の簡素化を図ることができる。
のレジスタに共通に用いられるので、回路の簡素化を図
ることができる。なお、マルチプレクサが新たに設けら
れるが、マルチプレクサは、例えば電送ゲートＭＯＳＦ
ＥＴ（絶縁ゲート型電界効果トランジスタ）で構成でき
るので、その増加分は、上記カウンタ、ディジタル比較
器を削減した分に比べて小さいので、全体としては大幅
な回路の簡素化を図ることができる。
また、このようなパルス出力回路の回路の簡素化に伴な
い、チップサイズをそれ程増加させることなく、上記マ
イクロコンピュータとパルス出力回路とを１チップＩＣ
化できるという利点を有する。
い、チップサイズをそれ程増加させることなく、上記マ
イクロコンピュータとパルス出力回路とを１チップＩＣ
化できるという利点を有する。
この発明は、前記実施例に限定されない。
カウンタは、タイムベースを形成するカウンタのみであ
ってもよい。この場合、クランク角度が０°となるとき
のセンサー出力を用いて、タイムベースによってクラン
ク角度に置き換えるようにしてもよい。
ってもよい。この場合、クランク角度が０°となるとき
のセンサー出力を用いて、タイムベースによってクラン
ク角度に置き換えるようにしてもよい。
また、上記実施例のＩＣ中に、出力駆動回路を内蔵させ
るものとしてもよい。
るものとしてもよい。
さらに、マイクロコンピュータ部と、上記レジスタ群
４、カウンタ５及びディジタル比較器７等からなるパル
ス出力回路とそれぞれ１チップＩＣ化するものであって
もよい。
４、カウンタ５及びディジタル比較器７等からなるパル
ス出力回路とそれぞれ１チップＩＣ化するものであって
もよい。
第１図は、従来技術の一例を示す要部ブロック図、 第２図は、この発明の実施例を示すブロック図である。 １…マイクロプロセッサ、２…ＲＡＭ、３…ＲＯＭ、４
…レジスタ群、５…カウンタ、６…マルチプレクサ、７
…ディジタル比較器、８…マルチプレクサ、９…ラッチ
回路、１０…マルチプレクサ。
…レジスタ群、５…カウンタ、６…マルチプレクサ、７
…ディジタル比較器、８…マルチプレクサ、９…ラッチ
回路、１０…マルチプレクサ。
Claims (1)
- 【請求項１】入力情報を所定のプログラムに従って演算
処理を行なうマイクロプロセッサと、それぞれ上記マイ
クロプロセッサからの信号によって動作される第１、第
２のタイムベース発生手段と、上記マイクロプロセッサ
とのデータの授受がバスを介して行なわれる複数のレジ
スタとを有し、上記第１、第２のタイムベース発生手段
からのタイムベース信号と上記複数のレジスタの出力と
の比較によって、複数のパルス信号を形成するようにさ
れてなることを特徴とする１チップマイクロコンピュー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190656A JPH061495B2 (ja) | 1990-07-20 | 1990-07-20 | １チップマイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2190656A JPH061495B2 (ja) | 1990-07-20 | 1990-07-20 | １チップマイクロコンピュータ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079971A Division JPS58197453A (ja) | 1982-05-14 | 1982-05-14 | エンジン制御用半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03240887A JPH03240887A (ja) | 1991-10-28 |
| JPH061495B2 true JPH061495B2 (ja) | 1994-01-05 |
Family
ID=16261721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2190656A Expired - Lifetime JPH061495B2 (ja) | 1990-07-20 | 1990-07-20 | １チップマイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH061495B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5894493B2 (ja) * | 2011-08-09 | 2016-03-30 | ルネサスエレクトロニクス株式会社 | タイミング制御装置及びそれを備えた制御システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197453A (ja) * | 1982-05-14 | 1983-11-17 | Hitachi Ltd | エンジン制御用半導体集積回路 |
-
1990
- 1990-07-20 JP JP2190656A patent/JPH061495B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197453A (ja) * | 1982-05-14 | 1983-11-17 | Hitachi Ltd | エンジン制御用半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03240887A (ja) | 1991-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523274A (en) | Data processing system with processors having different processing speeds sharing a common bus | |
| US5359717A (en) | Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface | |
| JP4449029B2 (ja) | 自動車用電子制御装置及びそれに用いる出力ドライバ回路 | |
| JPS6343777B2 (ja) | ||
| JP3346079B2 (ja) | マルチｃｐｕシステムのデータ入出力処理装置 | |
| JPS6318230B2 (ja) | ||
| KR880000253B1 (ko) | 데이터 처리시스템의 데이터 교환방식 | |
| JPH0234186B2 (ja) | ||
| JPH061495B2 (ja) | １チップマイクロコンピュータ | |
| US5734920A (en) | Input/output processing IC | |
| US4631665A (en) | Microprocessor having a programmable logic array | |
| EP0111251A1 (en) | Data transmission system | |
| US4745554A (en) | Method of detecting the number of revolutions of internal combustion engine | |
| JPS58197453A (ja) | エンジン制御用半導体集積回路 | |
| JP3249710B2 (ja) | アナログ／デジタル変換装置 | |
| JP3186150B2 (ja) | データ転送装置 | |
| KR100430222B1 (ko) | 프로그램어블 로직 제어기의 인터페이스 장치 | |
| JP2513032B2 (ja) | マイクロコンピュ―タの入力制御回路 | |
| US20010005870A1 (en) | External bus control system | |
| JP2790858B2 (ja) | シリアルアクセスメモリ | |
| JPH0736742A (ja) | プログラム動作監視回路 | |
| JPS59161752A (ja) | デ−タ処理システムにおける中央処理装置 | |
| JPH0363863A (ja) | マイクロコンピュータ | |
| JPH11273380A (ja) | Ｌｓｉ動作モード設定信号取り込み方法およびモード信号取り込み機能つきｌｓｉ | |
| JPH0553829A (ja) | マイクロコンピユータ |