JPH03240887A - １チップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、１チツプマイクロコンピユータ、特にエン
ジン制御用半導体集積回路として好適なｌチップマイク
ロコンピュータに関する。

従来より、マイク【Ｉコンピュータを用いた自動車エン
ジン制御システムが公知である。

このエンジン制御システムにおいて１点火タイミング、
燃料噴射タイミング、あるいはアイドリング調整等を制
御するパルス出力信号を、運転状態に基づいて演算され
たタイミング情報と、所定のタイムベース及び／又はク
ランク角度信号とを比較して形成するものである。

従来は、上記パルス出力信号を形成するにあたり、第１
図に示すように、タイミング情報がセットされたレジス
タと、これに対応するカウンタとの出力信号を受けるデ
ィジタル比較器とが１組となって、１つのパルス出力信
号を形成するものである。したがって、エンジン制御な
どにおいて複数のタイミング信号が必要とされる場合、
それに応じて複数のレジスタ、カウンタ及び比較器が必
要になるので回路が複雑になるという欠点がある。

特に、１チツプマイクロコンピユータに、上記出力回路
を内蔵させる場合には、その占有面積が極めて大きくな
ってしまう。

この発明の目的は、回路の簡素化を図った１チツプマイ
クロコンピユータ、特にエンジン制御用半導体集積回路
として好適な１チツプマイクロコンピユータを提供する
ことにある。

この発明の他の目的は、チップサイズの小型化を図った
１チツプマイクロコンピユータ、特にエンジン制御用半
導体集積回路として好適な１チツプマイクロコンピユー
タを提供することにある。

この発明の更に他の目的は、以下の説明及び図面から明
らかになるであろう。

第２図には、この発明の一実施例のブロック図が示され
ている。

同図において、点線で囲まれた各回路ブロックは、公知
の半導体集積回路技術によって、−個の半導体基板上に
おいて形成されている。特に制限されないが、この実施
例のＩＣは、ＣＭ　ＯＳ　４３積回路によって構成され
ている。

記号１で示されているのは、マイクロプロセッサであり
、所定のプログラムに従って算術及び論理演算による各
種のデータ処理を行なう。

記号２で示されているのは、ランダム・アクセス・メモ
リ（以下、単にＲＡＭと称する）であり、上記データ処
理において必要なデータの保持を行なう。

記号３で示されているのは、リード・オンリーメモリ（
以下、単にＲＯＭと称する）であり、上記データ処理の
手続を示すプログラムとともに制御するエンジンの特性
によって決まる補間データが書き込まれている。

上記ＭＰＵＩとＲＡＭ２及びＲＯＭ３との情報の授受は
、アドレスバスＡＢ、データバスＤＢを用いて行なわれ
る。

また、同図には図示されていないが、運転状態を検出す
る各種センサーからの情報が上記データバスＤＢを通し
てＭＰＵＩに入力され、必要なものはＲＡＭ２によって
保持される。この場合、センサーからのアナログ信号は
、Ａ／Ｄ変換されて入力さハるにのＡ／Ｄ変換器を上記
ＩＣ内に形成して、直接アナログデータを入力するよう
にしてもよい。そして、上記センサーとしては１例えば
、冷却水温度センサー、エンジン回転速度センサー及び
クランク角度センサー等がある。

上記のマイクロコンピュータでのデータ処理結果に基づ
いたエンジン制御信号、例えば、点火タイミングパルス
、スロットルバルブ制御パルス。

及び電磁式燃料噴射制御パルス等は１次の各回路によっ
て形成される。

記号４で示されているのは、レジスタ群であり上記マイ
クロコンピュータでのデータ処理によって形成された出
力すべきパルス信号の立ち上り及び／又は立ち下りタイ
ミング情報がセットされるものである。

記号５で示されているのは、カウンタであり。

特に制限されないが、タイムベースを形成するカウンタ
と、クランク角度信号を形成するカウンタとにより構成
されている。

上記タイムベースを形成するカウンタはＭＰＵ１で形成
された所定のクロックを受けてこれを計数する。又、ク
ランク角度信号を形成するカウンタは、上記センサーで
形成されたクランク角度に対応したパルス信号を受けて
こ九を計数する。

そして、上記レジスタ群４の各レジスタの出力信号は、
記号６で示されたマルチプレクサを介して時分割的に出
力される。また、上記カウンタ５の出力は、記号１０で
示されたマルチプレクサを介して時分割的に出力される
。このマルチプレクサ１０では、出力すべきパルスに応
じて、タイムベース又はクランク角度信号を伝える。

記号７で示されているのは、ディジタル比較器であり、
上記時分割的に入力されたレジスタ出力とカウンタ出力
との比較一致を検出する。

この検出信号は、上記マルチプレクサ６と同期して動作
する記号８で示されたマルチプレクサを通して、ラッチ
回路９に伝えられる。

ラッチ回路９は、フリップフロップＦＦ、ないしＦＦ、
で楕成さ九、それぞれ出力端子ＯＵＴ、ないしＯＵＴ、
、から上記パルス信号を出力する。

この実施例では、カウンタ及びディジタル比較器が多数
のレジスタに共通に用いられるので、回路の簡素化を図
ることができる。なお、マルチプレクサが新たに設けｌ
うれるが、マルチプレクサは、例えば電送ゲートＭＯ３
ＦＥＴ　（絶縁ゲート型電界効果トランジスタ）で構成
できるので、その増加分は、上記カウンタ、ディジタル
比較器を削減した分に比べて小さいので、全体としては
大幅な回路の簡素化を図ることができる。

また、このようなパルス出力回路の回路のＮ素化に伴な
い、チップサイズをそれ枠増加させることなく、上記マ
イクロコンピュータとパルス出力回路とを１チツプＩＣ
化できるという利点を有する。

この発明は、前記実施例に限定されない。

カウンタは、タイムベースを形成するカウンタのみであ
ってもよい。この場合、クランク角度が００となるとき
のセンサー出力を用いて、タイムベースによってクラン
ク角度に置き換えるようにしてもよい。

また、上記実施例のＩＣ中に、出力開動回路を内蔵させ
るものとしてもよい。

さらに、マイクロコンピュータ部と、上記レジスタ群４
、カウンタ５及びディジタル比較器７等からなるパルス
出力回路とをそれぞれ１チツプＩＣ化するものであって
もよい。

【図面の簡単な説明】

第１図は、従来技術の一例を示す要部ブロック図、 第２図は、この発明の一実施例を示すブロック図である
。 １・・・マイクロプロセッサ、２・・・ＲＡＭ、３・・
・ＲＯＭ、４・・・レジスタ群、５・・・カウンタ、６
・・・マルチプレクサ、７・・・ディジタル比較器、８
・・・マルチプレクサ、９・・・ラッチ回路、１０・・
・マルチプレクサ。 図面の浄書（内容に変更なし） １２　　図 第　１　ロ 事件の表示 平成 ２年 特許願 第 ９０６５６ 号 発明の名称 １チツプマイクロコンピユータ 補正をする者 株式会社日立製作所内

Claims (1)

【特許請求の範囲】
1. １、入力情報を所定のプログラムに従って演算処理を行
   なうマイクロプロセッサと、それぞれ上記マイクロプロ
   セッサからの信号によって動作される第１、第２のタイ
   ムベース発生手段と、上記マイクロプロセッサとのデー
   タの授受がバスを介して行なわれる複数のレジスタとを
   有し、上記第１、第２のタイムベース発生手段からのタ
   イムベース信号と上記複数のレジスタの出力との比較に
   よって、複数のパルス信号を形成するようにされてなる
   ことを特徴とする１チップマイクロコンピュータ。