JPH06148253A - 回路パターン検査装置及び検査方法 - Google Patents
回路パターン検査装置及び検査方法Info
- Publication number
- JPH06148253A JPH06148253A JP4321207A JP32120792A JPH06148253A JP H06148253 A JPH06148253 A JP H06148253A JP 4321207 A JP4321207 A JP 4321207A JP 32120792 A JP32120792 A JP 32120792A JP H06148253 A JPH06148253 A JP H06148253A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit
- contact
- patterns
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】ショート欠陥Ｓとオープン欠陥Ｏの検出及びシ
ョート欠陥Ｓ位置の特定が可能で、且つ種々の回路パタ
ーンに対応できる汎用性の高いパターンの検査装置及び
方法を提供する。 【構成】パターンＰに接触可能なニードルピン１とニー
ドルピン２及びニードルピン３とニードルピン４にそれ
ぞれ電流源６と電流源７を接続し、電圧計８と電圧計９
により所定位置間のパターンＰの抵抗を求める。
ョート欠陥Ｓ位置の特定が可能で、且つ種々の回路パタ
ーンに対応できる汎用性の高いパターンの検査装置及び
方法を提供する。 【構成】パターンＰに接触可能なニードルピン１とニー
ドルピン２及びニードルピン３とニードルピン４にそれ
ぞれ電流源６と電流源７を接続し、電圧計８と電圧計９
により所定位置間のパターンＰの抵抗を求める。
Description
【０００１】
【産業上の利用分野】この発明はＬＣＤなどの回路パタ
ーンの検査装置及び検査方法に関する。
ーンの検査装置及び検査方法に関する。
【０００２】
【従来の技術】近年ＬＣＤ（液晶）表示装置が普及しつ
つあり、その大型画面化も促進されている。ＬＣＤ表示
装置の中、ＴＦＴと呼ばれる薄膜トランジスタを用いた
タイプのもの等においては、各画素に１つのトランジス
タが形成されているため、その回路パターンは複雑化
し、該パターンの歩留りの向上が今後の課題になってい
る。 このような回路パターンの検査装置として、従来
なぞり方式の検査装置とプローブ方式の検査装置が知ら
れている。
つあり、その大型画面化も促進されている。ＬＣＤ表示
装置の中、ＴＦＴと呼ばれる薄膜トランジスタを用いた
タイプのもの等においては、各画素に１つのトランジス
タが形成されているため、その回路パターンは複雑化
し、該パターンの歩留りの向上が今後の課題になってい
る。 このような回路パターンの検査装置として、従来
なぞり方式の検査装置とプローブ方式の検査装置が知ら
れている。
【０００３】
【発明が解決しようとする課題】しかしなぞり方式の検
査装置の場合、ショート欠陥位置の検出ができない欠点
がある。またＬＣＤでは静電破壊による不良を低下させ
るために、ＬＣＤパターンの外周をショートパターンで
囲む構成のものが主流になりつつあるが、従来のなぞり
方式ではこのような外周パターンを有するパターンの検
査はできなかった。一方、プローブ方式の検査装置は上
記した欠点はないが、汎用性がなく、ＬＣＤパターンが
替わるたびに、プローバ部を作り直さなければならない
欠点がある。またプローバ部が高価である等の欠点があ
った。本発明は上記した従来技術の問題点を解決するこ
とを目的とする。
査装置の場合、ショート欠陥位置の検出ができない欠点
がある。またＬＣＤでは静電破壊による不良を低下させ
るために、ＬＣＤパターンの外周をショートパターンで
囲む構成のものが主流になりつつあるが、従来のなぞり
方式ではこのような外周パターンを有するパターンの検
査はできなかった。一方、プローブ方式の検査装置は上
記した欠点はないが、汎用性がなく、ＬＣＤパターンが
替わるたびに、プローバ部を作り直さなければならない
欠点がある。またプローバ部が高価である等の欠点があ
った。本発明は上記した従来技術の問題点を解決するこ
とを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に本発明の回路パターン検査装置は、同一又は異なる回
路パターンの任意の２ヶ所に接触可能な一対の第１接触
手段と、該一対の第１接触手段に接続する電流源と、該
一対の第１接触手段が接触する回路パターンの接触点間
の抵抗を表すデータを検出する第１検出手段と、同一又
は異なる回路パターンの任意の２ヶ所に接触可能な一対
の第２接触手段と、該一対の第２接触手段に接続する電
流源と、該一対の第２接触手段が接触する回路パターン
の接触点の中の少なくとも一方の接触点と、他方の接触
点を含む任意の点との間の抵抗を表すデータを検出する
第２検出手段と、を備えたことを特徴とする。
に本発明の回路パターン検査装置は、同一又は異なる回
路パターンの任意の２ヶ所に接触可能な一対の第１接触
手段と、該一対の第１接触手段に接続する電流源と、該
一対の第１接触手段が接触する回路パターンの接触点間
の抵抗を表すデータを検出する第１検出手段と、同一又
は異なる回路パターンの任意の２ヶ所に接触可能な一対
の第２接触手段と、該一対の第２接触手段に接続する電
流源と、該一対の第２接触手段が接触する回路パターン
の接触点の中の少なくとも一方の接触点と、他方の接触
点を含む任意の点との間の抵抗を表すデータを検出する
第２検出手段と、を備えたことを特徴とする。
【０００５】
【作用】第１接触手段と第２接触手段を所定の回路パタ
ーンの所定の位置に接触させ、該パターンの第１の接触
手段による接触点間の抵抗を表すデータ、例えば電圧を
第１検出手段により検出し、第２接触手段の一方の接触
点と他方の接触点又は所定の点との間の抵抗を表すデー
タを第２検出手段により検出する。これらの検出データ
に基づいて、ショート欠陥及びオープン欠陥の有無及び
ショート欠陥の位置を検出する。
ーンの所定の位置に接触させ、該パターンの第１の接触
手段による接触点間の抵抗を表すデータ、例えば電圧を
第１検出手段により検出し、第２接触手段の一方の接触
点と他方の接触点又は所定の点との間の抵抗を表すデー
タを第２検出手段により検出する。これらの検出データ
に基づいて、ショート欠陥及びオープン欠陥の有無及び
ショート欠陥の位置を検出する。
【０００６】
【実施例】以下本発明の実施例を図面に基づいて説明す
る。図１及び図２において、所定のパターンＰを有する
ＬＣＤ回路基板などのワークＷを載置するテーブル２０
はテーブル駆動機構２１を介して演算制御装置１０によ
り駆動され、該テーブル２０の位置はエンコーダカウン
タ２２により検出されて演算制御装置１０に供給される
ようになっている。テーブル２０は図２に示すようにな
ぞり方向（ｙ方向）に移動可能になっており、ワークＷ
はそのパターンＰの方向がなぞり方向と直交する方向
（ｘ方向）となるように載置される。
る。図１及び図２において、所定のパターンＰを有する
ＬＣＤ回路基板などのワークＷを載置するテーブル２０
はテーブル駆動機構２１を介して演算制御装置１０によ
り駆動され、該テーブル２０の位置はエンコーダカウン
タ２２により検出されて演算制御装置１０に供給される
ようになっている。テーブル２０は図２に示すようにな
ぞり方向（ｙ方向）に移動可能になっており、ワークＷ
はそのパターンＰの方向がなぞり方向と直交する方向
（ｘ方向）となるように載置される。
【０００７】一対のニードルピン１、２はｘ方向に離間
して配置され、ｘ方向の位置を変えることが出来るよう
になっている。また上下方向に昇降可能であり、下降し
てワークＷのパターンＰに接触し、テーブル２０をｙ方
向に移動させることにより該ニードルピン１、２は順次
次のパターンＰに接触する、所謂「なぞり」を行うよう
に構成されている。一対のニードルピン３、４も同様に
ｘ方向に離間して配置され、ｘ方向の位置を変えること
が出来、且つ上下方向に昇降可能であり、下降してワー
クＷのパターンＰに接触して順次次のパターンＰに接触
して、なぞりを行うようになっている。ニードルピン
１、２は電流源６に接続し、またニードルピン３、４は
電流源７に接続して、ここから電源の供給を受けてい
る。電流源６と電流源７はこの実施例では直列に接続さ
れており、その電流Ｉは等しくなっている。またニード
ルピン１とニードルピン３とは共通化されている。
して配置され、ｘ方向の位置を変えることが出来るよう
になっている。また上下方向に昇降可能であり、下降し
てワークＷのパターンＰに接触し、テーブル２０をｙ方
向に移動させることにより該ニードルピン１、２は順次
次のパターンＰに接触する、所謂「なぞり」を行うよう
に構成されている。一対のニードルピン３、４も同様に
ｘ方向に離間して配置され、ｘ方向の位置を変えること
が出来、且つ上下方向に昇降可能であり、下降してワー
クＷのパターンＰに接触して順次次のパターンＰに接触
して、なぞりを行うようになっている。ニードルピン
１、２は電流源６に接続し、またニードルピン３、４は
電流源７に接続して、ここから電源の供給を受けてい
る。電流源６と電流源７はこの実施例では直列に接続さ
れており、その電流Ｉは等しくなっている。またニード
ルピン１とニードルピン３とは共通化されている。
【０００８】ニードルピン１とニードルピン２のパター
ンＰ上の接触点間の電圧を測定する電圧計８がニードル
ピン１とニードルピン２とに接続されている。また、ニ
ードルピン４には電圧計９が接続され、該電圧計９は第
５のニードルピン５を備え、ニードルピン４のパターン
Ｐ上の接触点とニードルピン５が接触する所定の点との
間の電圧を測定するようになっている。
ンＰ上の接触点間の電圧を測定する電圧計８がニードル
ピン１とニードルピン２とに接続されている。また、ニ
ードルピン４には電圧計９が接続され、該電圧計９は第
５のニードルピン５を備え、ニードルピン４のパターン
Ｐ上の接触点とニードルピン５が接触する所定の点との
間の電圧を測定するようになっている。
【０００９】この電流源７および電圧計８の測定値は演
算制御装置１０に送られて、ここで所定の演算がおこな
われ、ショート欠陥やオープン欠陥の有無及びショート
欠陥の位置が判定されるようになっている。この結果は
表示装置１１に表示される。
算制御装置１０に送られて、ここで所定の演算がおこな
われ、ショート欠陥やオープン欠陥の有無及びショート
欠陥の位置が判定されるようになっている。この結果は
表示装置１１に表示される。
【００１０】なお、制御スイッチ部１３から操作者が所
定の操作を行えるように構成されている。また１２は外
部記憶装置、１４は校正用標準抵抗である。
定の操作を行えるように構成されている。また１２は外
部記憶装置、１４は校正用標準抵抗である。
【００１１】次に上記装置による検査方法の原理を説明
する。図３に示すように、パターンＰ上にショート欠陥
Ｓが存在する場合、このショート欠陥Ｓまでの距離ｌと
その抵抗値ｒとの間には次の関係がある。 ｒ＝ Ｒ／Ｌ × ｌ ーーー 式１ （Ｌ：パターンＰの全長、 Ｒ：パターンＰの全抵抗）
ここでパターンＰの幅は一定であるとすれば、Ｒは正常
なパターンＰから求められる。またＬは既知であるか
ら、ｒを知ることによりｌを特定することが可能であ
る。なお、抵抗ｒの測定は同一パターンＰ上でｎ回行
い、最大値と最小値を省き、残りの数値の平均を求める
ことが精度上望ましい。また過渡現象を考慮してニード
ルが接触してから所定時間経過後に測定を開始するのが
望ましい。パターンＰとニードルの接触は前記したエン
コーダカウンタ２２からの信号による位置確認か、或い
はトリガ用のニードルを別途設けて、このトリガ用のニ
ードルからの信号により行っても良い。
する。図３に示すように、パターンＰ上にショート欠陥
Ｓが存在する場合、このショート欠陥Ｓまでの距離ｌと
その抵抗値ｒとの間には次の関係がある。 ｒ＝ Ｒ／Ｌ × ｌ ーーー 式１ （Ｌ：パターンＰの全長、 Ｒ：パターンＰの全抵抗）
ここでパターンＰの幅は一定であるとすれば、Ｒは正常
なパターンＰから求められる。またＬは既知であるか
ら、ｒを知ることによりｌを特定することが可能であ
る。なお、抵抗ｒの測定は同一パターンＰ上でｎ回行
い、最大値と最小値を省き、残りの数値の平均を求める
ことが精度上望ましい。また過渡現象を考慮してニード
ルが接触してから所定時間経過後に測定を開始するのが
望ましい。パターンＰとニードルの接触は前記したエン
コーダカウンタ２２からの信号による位置確認か、或い
はトリガ用のニードルを別途設けて、このトリガ用のニ
ードルからの信号により行っても良い。
【００１２】上記装置による検査方法を説明する。ニー
ドルピン１、２、３、４及び５を下降させ、図４に示す
ようにパターンＰに接触させ、テーブル２０をｙ方向に
移動させつつなぞり検査を行う。ニードルピン１、２は
パターンＰnの両端に接触し、ニードルピン３はニード
ルピン１と同一点に接触する。ニードルピン４とニード
ルピン５はパターンＰnの隣りのパターンＰn+1の両端に
接触し、この状態を維持しつつテーブル２０をｙ方向へ
移動させて検査方向へなぞって検査を行うようになって
いる。なお、パターンＰnとパターンＰn+1は逆であって
も良い。図４に示すようにパターンＰn、パターンＰn+1
になんら欠陥のない場合、電圧計８の電圧Ｖ１と電圧計
９の電圧Ｖ２は、 Ｖ１＝ Ｉ × Ｒ ＝一定 Ｖ２＝ ０ （Ｖ） で表される。この計測値は演算制御装置１０に送られ、
演算制御装置１０ではＶ１とＶ２の値により欠陥無しと
判断し、表示装置１１にその旨を表示する。
ドルピン１、２、３、４及び５を下降させ、図４に示す
ようにパターンＰに接触させ、テーブル２０をｙ方向に
移動させつつなぞり検査を行う。ニードルピン１、２は
パターンＰnの両端に接触し、ニードルピン３はニード
ルピン１と同一点に接触する。ニードルピン４とニード
ルピン５はパターンＰnの隣りのパターンＰn+1の両端に
接触し、この状態を維持しつつテーブル２０をｙ方向へ
移動させて検査方向へなぞって検査を行うようになって
いる。なお、パターンＰnとパターンＰn+1は逆であって
も良い。図４に示すようにパターンＰn、パターンＰn+1
になんら欠陥のない場合、電圧計８の電圧Ｖ１と電圧計
９の電圧Ｖ２は、 Ｖ１＝ Ｉ × Ｒ ＝一定 Ｖ２＝ ０ （Ｖ） で表される。この計測値は演算制御装置１０に送られ、
演算制御装置１０ではＶ１とＶ２の値により欠陥無しと
判断し、表示装置１１にその旨を表示する。
【００１３】図５に示すようにパターンＰnにオープン
欠陥Ｏがある場合には、電圧計８の電圧Ｖ１と電圧計９
の電圧Ｖ２は、 Ｖ１＝∞（オーバレンジ） Ｖ２＝ ０ （Ｖ） となる。この計測値は同様に演算制御装置１０に送ら
れ、演算制御装置１０ではＶ１とＶ２の値によりオープ
ン欠陥Ｏありと判断し、表示装置１１にその旨を表示す
る。
欠陥Ｏがある場合には、電圧計８の電圧Ｖ１と電圧計９
の電圧Ｖ２は、 Ｖ１＝∞（オーバレンジ） Ｖ２＝ ０ （Ｖ） となる。この計測値は同様に演算制御装置１０に送ら
れ、演算制御装置１０ではＶ１とＶ２の値によりオープ
ン欠陥Ｏありと判断し、表示装置１１にその旨を表示す
る。
【００１４】図６に示すようにパターンＰnとパターン
Ｐn+1間にショート欠陥Ｓがある場合には、電圧計８の
電圧Ｖ１と電圧計９の電圧Ｖ２は、電流源６と電流源７
の電流が等しく、パターンＰnの左端とショート欠陥Ｓ
までの間に流れる該電流による電圧は無視できるから、 Ｖ１＝（Ｒ−ｒ）Ｉ（Ｖ） Ｖ２＝（Ｒ−ｒ）Ｉ（Ｖ） となる。この計測値は同様に演算制御装置１０に送ら
れ、演算制御装置１０ではＶ１とＶ２の値によりショー
ト欠陥Ｓありと判断し、またＲ及びＩは既知であるか
ら、ｒを計算して前記式１により、ｌを求めてショート
欠陥Ｓの位置を求める。これらの結果は表示装置１１に
表示される。なお、上記判断はショート抵抗Ｒｓ＋Ｒが
測定レンジより小さい場合に成り立つ。測定レンジより
大きい場合には、図７に示すようにニードルピン１とニ
ードルピン２をそれぞれパターンＰn+1とパターンＰnに
接触させて確認すれば良い。この時ショート欠陥Ｓがあ
れば、 Ｖ１＝（Ｒ＋Ｒｓ）Ｉ（Ｖ） ショート欠陥Ｓがなければ、 Ｖ１＝∞ となる。
Ｐn+1間にショート欠陥Ｓがある場合には、電圧計８の
電圧Ｖ１と電圧計９の電圧Ｖ２は、電流源６と電流源７
の電流が等しく、パターンＰnの左端とショート欠陥Ｓ
までの間に流れる該電流による電圧は無視できるから、 Ｖ１＝（Ｒ−ｒ）Ｉ（Ｖ） Ｖ２＝（Ｒ−ｒ）Ｉ（Ｖ） となる。この計測値は同様に演算制御装置１０に送ら
れ、演算制御装置１０ではＶ１とＶ２の値によりショー
ト欠陥Ｓありと判断し、またＲ及びＩは既知であるか
ら、ｒを計算して前記式１により、ｌを求めてショート
欠陥Ｓの位置を求める。これらの結果は表示装置１１に
表示される。なお、上記判断はショート抵抗Ｒｓ＋Ｒが
測定レンジより小さい場合に成り立つ。測定レンジより
大きい場合には、図７に示すようにニードルピン１とニ
ードルピン２をそれぞれパターンＰn+1とパターンＰnに
接触させて確認すれば良い。この時ショート欠陥Ｓがあ
れば、 Ｖ１＝（Ｒ＋Ｒｓ）Ｉ（Ｖ） ショート欠陥Ｓがなければ、 Ｖ１＝∞ となる。
【００１５】次に外周パターンＰoがあるパターンＰの
測定方法を説明する。外周パターンＰoは図８に示すよ
うに、各パターンＰn、パターンＰn+1、ーーを連結して
おり、連結抵抗Ｒｒを有している。ニードルピン１とニ
ードルピン２をパターンＰnに接触させ、ニードルピン
３とニードルピン５をニードルピン１と同一点に接触さ
せる。そしてニードルピン４をパターンＰn+1の一端に
接触させ、この状態でなぞり動作を行わせる。パターン
Ｐn、パターンＰn+1が正常であれば、 Ｖ１＝Ｉ × Ｒ （Ｖ） Ｖ２＝Ｉ × Ｒｒ（Ｖ） となる。なお、この実施例においては被測定パターンＰ
の始端と終端のパターンＰをノイズ除去用ニードル１６
により制御回路のグランドに接続し、外周パターンＰo
によるノイズの影響を除去している。このノイズ除去用
ニードル１６の効果については後述する。
測定方法を説明する。外周パターンＰoは図８に示すよ
うに、各パターンＰn、パターンＰn+1、ーーを連結して
おり、連結抵抗Ｒｒを有している。ニードルピン１とニ
ードルピン２をパターンＰnに接触させ、ニードルピン
３とニードルピン５をニードルピン１と同一点に接触さ
せる。そしてニードルピン４をパターンＰn+1の一端に
接触させ、この状態でなぞり動作を行わせる。パターン
Ｐn、パターンＰn+1が正常であれば、 Ｖ１＝Ｉ × Ｒ （Ｖ） Ｖ２＝Ｉ × Ｒｒ（Ｖ） となる。なお、この実施例においては被測定パターンＰ
の始端と終端のパターンＰをノイズ除去用ニードル１６
により制御回路のグランドに接続し、外周パターンＰo
によるノイズの影響を除去している。このノイズ除去用
ニードル１６の効果については後述する。
【００１６】図９に示すようにパターンＰnにオープン
欠陥Ｏがある場合には、 Ｖ１＝∞（オーバレンジ） Ｖ２＝Ｉ × Ｒｒ（Ｖ） となる。
欠陥Ｏがある場合には、 Ｖ１＝∞（オーバレンジ） Ｖ２＝Ｉ × Ｒｒ（Ｖ） となる。
【００１７】図１０に示すようにパターンＰnとパター
ンＰn+1の間にショート欠陥Ｓが存在する場合には、図
１１に示す等価回路により計算できる。即ち、Ｒｓを流
れる電流をｉとすると、キルヒホッフの法則により、Ｂ
点でｒ１に流れる電流をＸとすると、 ＩーｉーＸ＝０ Ｘ＝Ｉ−ｉ となる。ｒ１にはＩ−ｉの電流が流れる。Ａ点ではＲｒ
に流れる電流をＸとすると、 Ｉーｉ＋ＩーＸ−Ｉ＝０ Ｘ＝Ｉ−ｉ となる。ＲｒにはＩ−ｉの電流が流れる。Ｄ点ではＩー
ｉーＩ＋ｉ＝０ となる。ｒ１＝ｒ２＝ｒであるから、 Ｖ１＝ｒ（Ｉ−ｉ）＋（Ｒ−ｒ）Ｉ＝（Ｉーｉ）Ｒ（Ｖ）ーー式２ Ｖ２＝（Ｉ−ｉ）Ｒｒ（Ｖ） ーー式３ が求められる。Ｒｓｉ＋ｒｉ−（Ｉ−ｉ）Ｒｒー（Ｉ−
ｉ）ｒ＝０ より、 ー（Ｒｒ＋ｒ）Ｉ＋（Ｒｓ＋Ｒｒ＋２ｒ）ｉ＝０ ーー式４ が求められる。式４より
ンＰn+1の間にショート欠陥Ｓが存在する場合には、図
１１に示す等価回路により計算できる。即ち、Ｒｓを流
れる電流をｉとすると、キルヒホッフの法則により、Ｂ
点でｒ１に流れる電流をＸとすると、 ＩーｉーＸ＝０ Ｘ＝Ｉ−ｉ となる。ｒ１にはＩ−ｉの電流が流れる。Ａ点ではＲｒ
に流れる電流をＸとすると、 Ｉーｉ＋ＩーＸ−Ｉ＝０ Ｘ＝Ｉ−ｉ となる。ＲｒにはＩ−ｉの電流が流れる。Ｄ点ではＩー
ｉーＩ＋ｉ＝０ となる。ｒ１＝ｒ２＝ｒであるから、 Ｖ１＝ｒ（Ｉ−ｉ）＋（Ｒ−ｒ）Ｉ＝（Ｉーｉ）Ｒ（Ｖ）ーー式２ Ｖ２＝（Ｉ−ｉ）Ｒｒ（Ｖ） ーー式３ が求められる。Ｒｓｉ＋ｒｉ−（Ｉ−ｉ）Ｒｒー（Ｉ−
ｉ）ｒ＝０ より、 ー（Ｒｒ＋ｒ）Ｉ＋（Ｒｓ＋Ｒｒ＋２ｒ）ｉ＝０ ーー式４ が求められる。式４より
【数１】 が求められ、また式２と式５により
【数２】 が求められる。そして、式３と式５により
【数３】 が求められ、式６と式７の右辺ＲＩ、ＲｒＩの項を左辺
に移行して割り、両辺にＲｒを掛けると、
に移行して割り、両辺にＲｒを掛けると、
【数４】 が求められる。このｒを求めることによりショート欠陥
Ｓ位置を特定できる。
Ｓ位置を特定できる。
【００１８】図１２にショート欠陥Ｓが連続してパター
ンＰ上に存在する場合の測定方法を示す。この場合も同
様に計算によりショート欠陥Ｓ位置の特定が可能であ
る。
ンＰ上に存在する場合の測定方法を示す。この場合も同
様に計算によりショート欠陥Ｓ位置の特定が可能であ
る。
【００１９】なお、図１３に外周パターンＰoにおいて
ノイズ除去用ニードル１６を用いた場合の抵抗測定デー
タを示す。また図１４にノイズ除去用ニードル１６を用
いない場合のデータを示す。このグラフから分かるよう
に図１４では本来各パターンＰで均一であるべき抵抗が
大きく変動していることが分かる。一方ノイズ除去用ニ
ードル１６を使用した図１３のグラフでは各パターンラ
インの抵抗変化はほとんどない。これによりノイズ除去
用ニードル１６を用いることにより高精度のパターン検
査が可能であることが明かである。
ノイズ除去用ニードル１６を用いた場合の抵抗測定デー
タを示す。また図１４にノイズ除去用ニードル１６を用
いない場合のデータを示す。このグラフから分かるよう
に図１４では本来各パターンＰで均一であるべき抵抗が
大きく変動していることが分かる。一方ノイズ除去用ニ
ードル１６を使用した図１３のグラフでは各パターンラ
インの抵抗変化はほとんどない。これによりノイズ除去
用ニードル１６を用いることにより高精度のパターン検
査が可能であることが明かである。
【００２０】以上説明した構成によれば、ニードルピン
を使用したなぞり方式であるため、異なるパターン形状
に対応でき汎用性が高い上、装置のコストも安い利点が
ある。しかも、ショート欠陥Ｓ及びオープン欠陥Ｏの検
出が可能であり、またショート欠陥Ｓ位置の特定が可能
である。更にニードルピンの配置変更や計算のアルゴリ
ズムの変更により、単純なパターンから外周パターンＰ
oまで種々のパターンＰに応用でき、複合するパターン
欠陥の検出も可能である。また外周パターンＰoにおけ
る検査においては、ノイズ除去用ニードル１６を用いる
ことによりノイズの影響を低減でき高精度の検査が可能
になる。
を使用したなぞり方式であるため、異なるパターン形状
に対応でき汎用性が高い上、装置のコストも安い利点が
ある。しかも、ショート欠陥Ｓ及びオープン欠陥Ｏの検
出が可能であり、またショート欠陥Ｓ位置の特定が可能
である。更にニードルピンの配置変更や計算のアルゴリ
ズムの変更により、単純なパターンから外周パターンＰ
oまで種々のパターンＰに応用でき、複合するパターン
欠陥の検出も可能である。また外周パターンＰoにおけ
る検査においては、ノイズ除去用ニードル１６を用いる
ことによりノイズの影響を低減でき高精度の検査が可能
になる。
【００２１】
【発明の効果】以上説明したように本発明の回路パター
ン検査装置及び検査方法によれば、ニードルピンを使用
したなぞり方式により、ショート欠陥Ｓとオープン欠陥
Ｏの検出及びショート欠陥Ｓの位置の特定が可能にな
る。また、種々のパターンＰに対処可能であり、装置の
コストも低減できる等の効果がある。
ン検査装置及び検査方法によれば、ニードルピンを使用
したなぞり方式により、ショート欠陥Ｓとオープン欠陥
Ｏの検出及びショート欠陥Ｓの位置の特定が可能にな
る。また、種々のパターンＰに対処可能であり、装置の
コストも低減できる等の効果がある。
【図１】本発明の一実施例を示すブロック図。
【図２】本発明の一実施例を示す斜視図。
【図３】本発明の検査原理の説明図。
【図４】本発明の検査方法の一実施例の説明図。
【図５】本発明の検査方法の一実施例の説明図。
【図６】本発明の検査方法の一実施例の説明図。
【図７】本発明の検査方法の一実施例の説明図。
【図８】本発明の検査方法の他の実施例の説明図。
【図９】本発明の検査方法の他の実施例の説明図。
【図１０】本発明の検査方法の他の実施例の説明図。
【図１１】図１０における実施例の等価回路図。
【図１２】本発明の検査方法の他の実施例の説明図。
【図１３】ノイズ除去用ニードル１６を用いた場合の効
果を示す各パターンの抵抗値グラフ。
果を示す各パターンの抵抗値グラフ。
【図１４】ノイズ除去用ニードル１６を用いない場合の
各パターンの抵抗値グラフ。
各パターンの抵抗値グラフ。
１：ニードルピン、２：ニードルピン、３：ニードルピ
ン、４：ニードルピン、５：ニードルピン、６：電流
源、７：電流源、８：電圧計、９：電圧計、１０：演算
制御装置、１１：表示装置、１２：外部記憶装置、１
３：制御スイッチ部、１４：校正用標準抵抗、１６：ノ
イズ除去用ニードル、２０：テーブル、２１：テーブル
駆動機構、２２：エンコーダカウンタ。
ン、４：ニードルピン、５：ニードルピン、６：電流
源、７：電流源、８：電圧計、９：電圧計、１０：演算
制御装置、１１：表示装置、１２：外部記憶装置、１
３：制御スイッチ部、１４：校正用標準抵抗、１６：ノ
イズ除去用ニードル、２０：テーブル、２１：テーブル
駆動機構、２２：エンコーダカウンタ。
Claims (6)
- 【請求項１】 同一又は異なる回路パターンの任意の２
ヶ所に接触可能な一対の第１接触手段と、 該一対の第１接触手段に接続する電流源と、 該一対の第１接触手段が接触する回路パターンの接触点
間の抵抗を表すデータを検出する第１検出手段と、 同一又は異なる回路パターンの任意の２ヶ所に接触可能
な一対の第２接触手段と、 該一対の第２接触手段に接続する電流源と、 該一対の第２接触手段が接触する回路パターンの接触点
の中の少なくとも一方の接触点と、他方の接触点を含む
任意の点との間の抵抗を表すデータを検出する第２検出
手段と、 を備えたことを特徴とする回路パターン検査装置。 - 【請求項２】 前記第１検出手段と第２検出手段からの
検出結果により、前記回路パターンのショート欠陥位置
を推測する手段を備えた、 請求項１に記載の回路パターン検査装置。 - 【請求項３】 外周パターンを有する回路パターンを測
定するに際して、該被測定回路パターンの両端のパター
ンを接地する手段を備えた、 請求項１に記載の回路パターン検査装置。 - 【請求項４】 第１のパターンの両端に電流源を接続し
て該両端間の抵抗を表すデータを検出し、 該第１のパターンの一端と第２のパターンの他端に電流
源を接続し、 該第２のパターンの一端と他端の間の抵抗を表すデータ
を検出し、 前記検出したデータに基づいて前記第１のパターンのオ
ープンの有無及び該第１と第２のパターン間のショート
の有無及びその位置を推測する、 ことを特徴とする回路パターンの検査方法。 - 【請求項５】 外周パターンを有する回路パターン検査
方法において、 第１のパターンの両端に電流源を接続して該両端間の抵
抗を表すデータを検出し、 該第１のパターンの一端と第２のパターンの一端に電流
源を接続して該両端間の抵抗を表すデータを検出し、 前記検出したデータに基づいて前記第１のパターンのオ
ープンの有無及び該第１と第２のパターン間のショート
の有無及びその位置を推測する、 ことを特徴とする回路パターンの検査方法。 - 【請求項６】 外周パターンを有する回路パターンの両
端のパターンを接地する、 請求項５に記載の回路パターンの検査方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4321207A JP2670655B2 (ja) | 1992-11-04 | 1992-11-04 | 回路パターン検査装置及び検査方法 |
| TW83103711A TW232052B (en) | 1992-11-04 | 1994-04-26 | Circuit pattern inspection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4321207A JP2670655B2 (ja) | 1992-11-04 | 1992-11-04 | 回路パターン検査装置及び検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06148253A true JPH06148253A (ja) | 1994-05-27 |
| JP2670655B2 JP2670655B2 (ja) | 1997-10-29 |
Family
ID=18130000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4321207A Expired - Fee Related JP2670655B2 (ja) | 1992-11-04 | 1992-11-04 | 回路パターン検査装置及び検査方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2670655B2 (ja) |
| TW (1) | TW232052B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604147B1 (ko) * | 2004-10-07 | 2006-07-24 | 주식회사 성일텔레콤 | 엘씨디 보드 검사장치 |
| JP2006234401A (ja) * | 2005-02-22 | 2006-09-07 | Hioki Ee Corp | 回路配線検査方法および回路配線検査装置 |
| JP2007040829A (ja) * | 2005-08-03 | 2007-02-15 | Hioki Ee Corp | 短絡検査装置および短絡検査方法 |
| JP2009259561A (ja) * | 2008-04-16 | 2009-11-05 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置、並びにその製造方法および製造装置 |
| JP2013234893A (ja) * | 2012-05-08 | 2013-11-21 | Nidec-Read Corp | 絶縁検査方法及び絶縁検査装置 |
| JP2016033511A (ja) * | 2014-07-29 | 2016-03-10 | ヤマハファインテック株式会社 | プリント基板検査装置及び検査方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4825083B2 (ja) * | 2006-08-28 | 2011-11-30 | 株式会社アドテックエンジニアリング | なぞり式回路基板検査装置 |
-
1992
- 1992-11-04 JP JP4321207A patent/JP2670655B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-26 TW TW83103711A patent/TW232052B/zh active
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604147B1 (ko) * | 2004-10-07 | 2006-07-24 | 주식회사 성일텔레콤 | 엘씨디 보드 검사장치 |
| JP2006234401A (ja) * | 2005-02-22 | 2006-09-07 | Hioki Ee Corp | 回路配線検査方法および回路配線検査装置 |
| JP4676218B2 (ja) * | 2005-02-22 | 2011-04-27 | 日置電機株式会社 | 回路配線検査方法および回路配線検査装置 |
| JP2007040829A (ja) * | 2005-08-03 | 2007-02-15 | Hioki Ee Corp | 短絡検査装置および短絡検査方法 |
| JP2009259561A (ja) * | 2008-04-16 | 2009-11-05 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置、並びにその製造方法および製造装置 |
| JP2013234893A (ja) * | 2012-05-08 | 2013-11-21 | Nidec-Read Corp | 絶縁検査方法及び絶縁検査装置 |
| CN104246523A (zh) * | 2012-05-08 | 2014-12-24 | 日本电产理德株式会社 | 绝缘检查方法以及绝缘检查装置 |
| US9606162B2 (en) | 2012-05-08 | 2017-03-28 | Nidec-Read Corporation | Insulation inspection method and insulation inspection apparatus |
| JP2016033511A (ja) * | 2014-07-29 | 2016-03-10 | ヤマハファインテック株式会社 | プリント基板検査装置及び検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2670655B2 (ja) | 1997-10-29 |
| TW232052B (en) | 1994-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100799161B1 (ko) | 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법 | |
| US7629796B2 (en) | Contact type single side probe device and apparatus and method for testing open or short circuits of conductive lines using the same | |
| KR101633514B1 (ko) | 회로 패턴 검사 장치 및 그 회로 패턴 검사 방법 | |
| TWI401452B (zh) | Circuit pattern inspection device and inspection method | |
| KR100942841B1 (ko) | 액정표시소자의 검사 방법 및 장치와 리페어방법 및 장치 | |
| JP2670655B2 (ja) | 回路パターン検査装置及び検査方法 | |
| CN114594368A (zh) | 电容式检测装置及其检测方法 | |
| JP3222412B2 (ja) | プローブカード検査方法 | |
| KR20080098088A (ko) | 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법 | |
| JP2879065B2 (ja) | 電極間の短絡検出方法及びその装置 | |
| KR100216240B1 (ko) | 회로패턴 검사장치 및 검사방법 | |
| JPS62285072A (ja) | プリント基板の配線パタ−ン検査装置 | |
| JP4007484B2 (ja) | 抵抗率測定方法及び固有抵抗率計 | |
| JPH11295375A (ja) | 配線基板用電気検査装置における接触抵抗除去方法 | |
| JP3276755B2 (ja) | 実装部品のリードの半田付け不良検出方法 | |
| JP2001194407A (ja) | パターン配線基板用電気検査方法及び装置 | |
| KR100829739B1 (ko) | 평판표시소자의 전극단락 검출장치 및 전극단락 검출방법 | |
| JPH07244105A (ja) | 実装基板の基板検査装置によるブリッジ半田検出方法 | |
| JPH01242972A (ja) | パターンの短絡、断線検査装置 | |
| JPS59190673A (ja) | 配線板の導通検査装置 | |
| JPH04152280A (ja) | プローブ移動式回路基板検査装置用検査順設定装置 | |
| JP2673241B2 (ja) | コンタクト検査方法及びプロービング方法 | |
| JPH0750668Y2 (ja) | 指針型メータの調整検査装置 | |
| JP2002131364A (ja) | フィクスチャレスインサーキットテスタ | |
| KR100495873B1 (ko) | 면적저항 측정장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |