JPH06141039A - クロック再生回路 - Google Patents

クロック再生回路

Info

Publication number
JPH06141039A
JPH06141039A JP28850492A JP28850492A JPH06141039A JP H06141039 A JPH06141039 A JP H06141039A JP 28850492 A JP28850492 A JP 28850492A JP 28850492 A JP28850492 A JP 28850492A JP H06141039 A JPH06141039 A JP H06141039A
Authority
JP
Japan
Prior art keywords
difference information
frequency difference
sequence number
clock
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28850492A
Other languages
English (en)
Inventor
Takahisa Sakai
貴久 堺
Minoru Nishioka
稔 西岡
Koichi Murase
宏一 村瀬
Mitsuru Kitao
充 北尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28850492A priority Critical patent/JPH06141039A/ja
Publication of JPH06141039A publication Critical patent/JPH06141039A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0632Synchronisation of packets and cells, e.g. transmission of voice via a packet network, circuit emulation service [CES]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 セル廃棄あるいはセル遅延が発生した場合、
ソースクロックの再生を可能にする。 【構成】 SARヘッダ分離部101で受信セルからS
ARヘッダを分離し、分離したSARヘッダ102から
シーケンス番号104と周波数差分情報105をシーケ
ンス番号周波数差分情報検出部103で検出する。シー
ケンス番号監視部106でシーケンス番号を監視し、セ
ル廃棄、セル遅延を検出し、欠落、遅延した周波数差分
情報を周波数差分情報管理部108でメモリ110に記
録されているそれより前の周波数差分情報を出力し、ク
ロック再生部111でその周波数差分情報とネットワー
ククロック112を用いてソースクロック113を再生
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ATM伝送系など情報
をセル化して伝送し、セル廃棄あるいはセル遅延等によ
り、ソースクロック再生に必要な周波数差分情報の欠落
あるいは遅延等が起きる伝送系におけるクロック再生回
路に関するものである。
【0002】
【従来の技術】従来のクロック再生回路を図3に示す。
図3において、300はセルの廃棄およびセルの遅延が
発生するATM伝送系、301はSARヘッダ分離部、
302はSARヘッダ分離部301で分離したSARヘ
ッダ、303はSARヘッダ302より周波数差分情報
を検出する周波数差分情報検出部、304は検出した周
波数差分情報、305はクロック再生部、306はネッ
トワーククロック、307は再生したソースクロックで
ある。
【0003】送信側においてネットワーククロックの周
波数とソースクロックの周波数の差分情報を一定周期間
隔で検出し、検出した周波数差分情報と発生したセル毎
に対応した番号系列であるシーケンス番号をSAR(Se
gmentation And Reassemblysublayer)ヘッダとしてセ
ル毎に多重する。ATM伝送系におけるセルフォーマッ
トを図2に示す。
【0004】図3のように構成した従来のクロック再生
回路では、ATM伝送系300を通して伝送したセルの
SARヘッダをSARヘッダ分離部301で分離し、分
離したSARヘッダ302を周波数差分情報検出部30
3に入力し、一定周期間隔で受信する周波数差分情報3
04を検出し、クロック再生部305では検出した周波
数差分情報304とネットワーククロック306よりソ
ースクロック307を再生する。
【0005】
【発明が解決しようとする課題】しかしながら、ATM
伝送系でセル廃棄あるいはセル遅延が発生した場合、上
記の従来のクロック再生回路では、セル廃棄あるいはセ
ル遅延により、セルのSARヘッダに多重した周波数差
分情報の欠落あるいは遅延が発生し、ソースクロック再
生に必要な周波数差分情報を一定周期間隔で受信でき
ず、ソースクロックの再生が不可能となる。
【0006】本発明は、このような従来の問題を解消
し、ATM伝送系でのセル廃棄あるいはセル遅延による
影響の波及を抑制し、より安定したソースクロックの再
生を実現するクロック再生回路を提供することを目的と
する。
【0007】
【課題を解決するための手段】上記目的を達するため、
本発明のクロック再生回路は、周波数差分情報と共にS
ARヘッダとして多重している発生したセル毎に対応し
た番号系列であるシーケンス番号を監視し、セル廃棄あ
るいはセル遅延の発生を検知するシーケンス番号監視部
と、M周期目の前記周波数差分情報とM周期目より前で
正確に受信した前記周波数差分情報を記録するメモリ
と、前記シーケンス番号監視部の監視結果より前記メモ
リ内の前記周波数差分情報を管理する周波数差分情報管
理部と、前記周波数差分情報と前記ネットワーククロッ
クより前記ソースクロックを再生するクロック再生部と
を備え、前記シーケンス番号監視部の監視結果より、セ
ル廃棄あるいはセル遅延で受信不可能となったM周期目
の周波数差分情報の代わりに、既に正確に受信している
M周期目より前の周波数差分情報を使用してソースクロ
ックを再生する構成を有している。
【0008】
【作用】この構成により、M周期目の周波数差分とM周
期目より前の周波数差分では周波数差分変動は少ないの
で、セル廃棄あるいはセル遅延により受信不可能であっ
たM周期目の周波数差分情報に代わって、既に正確に受
信しているM周期目より前の周波数差分情報を使用して
ソースクロックを再生することにより、再生不可能であ
ったソースクロックを再生できる。
【0009】
【実施例】以下、本発明の一実施例のクロック再生回路
について図面を参照しながら説明する。図1は本発明の
一実施例におけるクロック再生回路を示すブロック図で
ある。
【0010】図1において、100はATM伝送系、1
01はSARヘッダ分離部、102はSARヘッダ分離
部で分離したSARヘッダ、103は分離したSARヘ
ッダ102からシーケンス番号104と周波数差分情報
105を検出するシーケンス番号周波数差分情報検出
部、106はシーケンス番号104を監視するシーケン
ス番号監視部、107はシーケンス番号監視部106で
のシーケンス番号104の監視結果信号、108はシー
ケンス番号監視結果信号107によって周波数差分情報
105を管理する周波数差分情報管理部、110は周波
数差分情報管理部108の周波数差分情報管理信号10
9によってM周期目の周波数差分情報とM周期目より前
の周波数差分情報を保持するメモリ、111は周波数差
分情報105とネットワーククロック112によってソ
ースクロック113を再生するクロック再生部である。
【0011】以上のように構成したクロック再生回路に
おいて、クロック再生について図を用いて説明する。図
1において、まずATM伝送系100によってセルが伝
送されてくる。受信したセルより、SARヘッダをSA
Rヘッダ分離部101で分離する。SARヘッダ分離部
101で分離したSARヘッダ102は、図2に示す構
成であり、SARヘッダ102はシーケンス番号と周波
数差分情報とシーケンス番号と周波数差分情報を保護す
るシーケンス番号保護で構成している。
【0012】シーケンス番号は送信側において、セルの
発生順に付加した番号系列である。SARヘッダ分離部
101で分離したSARヘッダ102より、シーケンス
番号周波数差分情報検出部103でシーケンス番号10
4と周波数差分情報105を検出する。検出したシーケ
ンス番号104をシーケンス番号監視部106によって
監視する。セル廃棄はシーケンス番号の不連続により検
出し、セル遅延は一定制限時間以上のシーケンス番号の
未更新によって検出する。シーケンス番号監視部106
はセル廃棄あるいはセル遅延の有無をシーケンス番号監
視結果信号107として出力する。
【0013】周波数差分情報管理部108はシーケンス
番号監視結果信号107により、受信した周波数差分情
報105の管理を行う。セル廃棄あるいはセル遅延が発
生しない通常の場合は周波数差分情報管理部108によ
り受信した周波数差分情報をメモリ110に記録されて
いる最古の周波数差分情報の代わりに記録し、メモリ1
10にはM周期目の周波数差分情報と(M−1)周期目
の周波数差分情報を記録する。
【0014】また、M周期目の周波数差分情報を多重し
たセルの廃棄あるいは遅延が発生した場合、シーケンス
番号監視部106はセル廃棄あるいはセル遅延の発生を
検知したシーケンス番号監視結果信号107を周波数差
分情報管理部108に対して出力し、周波数差分情報管
理部108はメモリ110に記録しているM周期より前
の正確に受信した周波数差分情報をクロック再生部11
1に出力し、クロック再生部111ではM周期より前の
正確に受信した周波数差分情報を用いてソースクロック
113を再生する。
【0015】以上のように本実施例によれば、ATM伝
送系100のセル廃棄あるいはセル遅延でセルに多重し
た周波数差分情報の欠落あるいは遅延が発生した場合、
セル廃棄あるいはセル遅延を検知するシーケンス番号監
視部106とシーケンス番号監視部106の監視結果に
基づいて、メモリ110に記録されているそれより前の
周波数差分情報を管理する周波数差分情報管理部108
とメモリ110を設けることにより、ソースクロック1
13の再生が可能となる。
【0016】なお、本実施例では、ATM伝送系を一実
施例として示したが、本発明はATM伝送系に限らず、
送信側でネットワーククロックとソースクロックが非同
期であり、ネットワーククロックの周波数とソースクロ
ックの周波数の差分情報を検出し、一定周期間隔で周波
数差分情報を伝送する伝送系においても適用可能である
ことは言うまでもない。
【0017】
【発明の効果】以上のように本発明によれば、欠落ある
いは遅延した周波数差分情報の代わりに、それより前の
周波数差分情報を用いることによって、セル廃棄あるい
はセル遅延が発生した場合でもソースクロックの再生は
可能である。
【図面の簡単な説明】
【図1】本発明の一実施例におけるクロック再生回路を
示すブロック図
【図2】本発明で使用するATMセルのフォーマットを
示す図
【図3】従来のクロック再生回路を示すブロック図
【符号の説明】
100 ATM伝送系 101 SARヘッダ分離部 102 SARヘッダ 103 シーケンス番号周波数差分情報検出部 104 シーケンス番号 105 周波数差分情報 106 シーケンス番号監視部 107 シーケンス番号監視結果信号 108 周波数差分情報管理部 109 周波数差分情報管理信号 110 メモリ 111 クロック再生部 112 ネットワーククロック 113 再生ソースクロック
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北尾 充 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】ネットワーククロックとソースクロック
    が、送信側で非同期であり、一定周期間隔で、前記ネッ
    トワーククロックの周波数と前記ソースクロックの周波
    数の差分情報を検出し、伝送するソースのセルを生成
    し、検出した前記周波数差分情報と発生したセル毎に対
    応した番号系列であるシーケンス番号を伝送するソース
    の情報フィールドのSARヘッダとしてセルに多重して
    伝送する伝送系であって、 受信した前記セルより前記SARヘッダを分離するSA
    Rヘッダ分離部と、分離した前記SARヘッダより前記
    シーケンス番号と前記周波数差分情報を検出するシーケ
    ンス番号周波数差分情報検出部と、検出した前記シーケ
    ンス番号を監視し、前記セルの廃棄あるいは前記セルの
    制限時間以上の遅延を検知するシーケンス番号監視部
    と、一定周期間隔で受信するM(Mは整数)周期目の前
    記周波数差分情報とM周期目より前で正確に受信した前
    記周波数差分情報を記録するメモリと、前記シーケンス
    番号監視部の監視結果より前記メモリ内の前記周波数差
    分情報を管理する周波数差分情報管理部と、前記周波数
    差分情報と前記ネットワーククロックより前記ソースク
    ロックを再生するクロック再生部とを備え、 M周期目の前記シーケンス番号監視部の監視結果より前
    記周波数差分情報管理部で、欠落あるいは制限時間以上
    遅延したM周期目の前記周波数差分情報に代わって、前
    記メモリに記録されているM周期目より前の前記周波数
    差分情報を出力し、M周期目より前の前記周波数差分情
    報を用いて前記ソースクロック再生部により前記ソース
    クロックを再生する構成としたことを特徴とするクロッ
    ク再生回路。
JP28850492A 1992-10-27 1992-10-27 クロック再生回路 Pending JPH06141039A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28850492A JPH06141039A (ja) 1992-10-27 1992-10-27 クロック再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28850492A JPH06141039A (ja) 1992-10-27 1992-10-27 クロック再生回路

Publications (1)

Publication Number Publication Date
JPH06141039A true JPH06141039A (ja) 1994-05-20

Family

ID=17731081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28850492A Pending JPH06141039A (ja) 1992-10-27 1992-10-27 クロック再生回路

Country Status (1)

Country Link
JP (1) JPH06141039A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09247157A (ja) * 1996-03-06 1997-09-19 Hitachi Ltd Srtsクロック再生制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09247157A (ja) * 1996-03-06 1997-09-19 Hitachi Ltd Srtsクロック再生制御回路

Similar Documents

Publication Publication Date Title
JPH07221761A (ja) セル遅延吸収回路
JPH09162892A (ja) Atm無音圧縮方式
JPH06141039A (ja) クロック再生回路
JP3389747B2 (ja) 伝送装置および伝送記録装置および再生伝送装置
JPH09162895A (ja) ソースクロック再生回路を有するセル受信装置
JPH06232895A (ja) クロック再生回路
JPH088918A (ja) クロック再生方法とクロック再生回路
JP3481087B2 (ja) 音声通信ゆらぎ吸収方法
JPH0449294B2 (ja)
JP2004165764A (ja) 多重伝送システム、多重装置及び分離装置
JP2002281077A (ja) 信号受信装置及び信号受信方法
JPH1173729A (ja) 記録再生装置
JPH06303254A (ja) ソースクロック再生回路
JPH1118071A (ja) スロー再生システム
JPH10145431A (ja) フレーム変換方式
JP2762815B2 (ja) 伝送路誤り補償回路
JP3252935B2 (ja) 多重化データ蓄積再生装置
JPH04282936A (ja) Stm信号とatm信号の変換/逆変換方式
JP2783273B2 (ja) 警報収集方法及びそれを適用した警報収集装置
JP3160694B2 (ja) エラー検出方式
JP3572698B2 (ja) 記録装置
JPH0879252A (ja) 通信システム及び受信装置
JPH05336154A (ja) Atm伝送装置
JP3211948B2 (ja) Atmセル多重分離回路
JPH0290741A (ja) 障害情報転送方式