JP3160694B2 - エラー検出方式 - Google Patents
エラー検出方式Info
- Publication number
- JP3160694B2 JP3160694B2 JP15990694A JP15990694A JP3160694B2 JP 3160694 B2 JP3160694 B2 JP 3160694B2 JP 15990694 A JP15990694 A JP 15990694A JP 15990694 A JP15990694 A JP 15990694A JP 3160694 B2 JP3160694 B2 JP 3160694B2
- Authority
- JP
- Japan
- Prior art keywords
- check code
- circuit
- reception
- transmission
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデータ通信における伝送
路中のエラー検出方式に関し、特に複数のデータチャネ
ルを多重化したデータ信号のエラー検出方式に関する。
路中のエラー検出方式に関し、特に複数のデータチャネ
ルを多重化したデータ信号のエラー検出方式に関する。
【０００２】
【従来の技術】この種のエラー検出は、例えば図５のよ
うに複数のデータチャネルが多重化されたデータ信号
を、図２に示すようなシステム例において伝送する際
の、伝送路中のエラーの有無を検出する目的で行われ
る。
うに複数のデータチャネルが多重化されたデータ信号
を、図２に示すようなシステム例において伝送する際
の、伝送路中のエラーの有無を検出する目的で行われ
る。
【０００３】図５は、従来例を説明するフレームフォー
マットである。図２は、データ信号を伝送するシステム
例のブロック図である。
マットである。図２は、データ信号を伝送するシステム
例のブロック図である。
【０００４】図２において、各送受信装置１は、送信回
路２と受信回路３とから構成されている。送信回路２
は、エラー検出用のチェックコードの生成と多重を行
う。受信回路３は、エラー検出用のチェックコードの生
成と分離、エラーの有無の検出を行う。
路２と受信回路３とから構成されている。送信回路２
は、エラー検出用のチェックコードの生成と多重を行
う。受信回路３は、エラー検出用のチェックコードの生
成と分離、エラーの有無の検出を行う。
【０００５】図６は、送信回路２の一例のブロック図で
ある。生成回路５は、送信するデータ信号のデータチャ
ネルについてチェックコードの生成を行う。多重回路７
は、この生成したチェックコードとデータ信号との多重
を行う。送信タイミング回路８Ｂは、生成回路５および
多重回路７にタイミング信号を出力する。
ある。生成回路５は、送信するデータ信号のデータチャ
ネルについてチェックコードの生成を行う。多重回路７
は、この生成したチェックコードとデータ信号との多重
を行う。送信タイミング回路８Ｂは、生成回路５および
多重回路７にタイミング信号を出力する。
【０００６】図７は、受信回路３の一例のブロック図で
ある。生成回路５は、受信するデータ信号のデータチャ
ネルについてチェックコードの生成を行う。分離回路９
は、データ信号に多重され、送信回路２Ｂで生成したチ
ェックコードの分離を行う。比較回路１０は、両チェッ
クコードの比較を行う。受信タイミング回路１１Ｂは、
生成回路５、分離回路９、比較回路１０にタイミング信
号を出力する。
ある。生成回路５は、受信するデータ信号のデータチャ
ネルについてチェックコードの生成を行う。分離回路９
は、データ信号に多重され、送信回路２Ｂで生成したチ
ェックコードの分離を行う。比較回路１０は、両チェッ
クコードの比較を行う。受信タイミング回路１１Ｂは、
生成回路５、分離回路９、比較回路１０にタイミング信
号を出力する。
【０００７】次に、動作について説明する。データ信号
を送信する送受信装置１の送信回路２Ｂでは、データ信
号のデータチャネルについてエラー検出用のチェックコ
ードを生成回路５で生成する。ここで、チェックコード
生成の対象となるデータチャネルは、従来方式では図５
に示すようにフレーム中の全データチャネル（図５の”
ＣＨ１”〜”ＣＨｎ”）である。生成したチェックコー
ドは、多重回路７でデータ信号中のチェックコード多重
チャネルに多重し、対向する送受信装置１へ出力する。
を送信する送受信装置１の送信回路２Ｂでは、データ信
号のデータチャネルについてエラー検出用のチェックコ
ードを生成回路５で生成する。ここで、チェックコード
生成の対象となるデータチャネルは、従来方式では図５
に示すようにフレーム中の全データチャネル（図５の”
ＣＨ１”〜”ＣＨｎ”）である。生成したチェックコー
ドは、多重回路７でデータ信号中のチェックコード多重
チャネルに多重し、対向する送受信装置１へ出力する。
【０００８】伝送路４を通過したデータ信号は、送受信
装置１の受信回路３Ｂに入力される。受信回路３Ｂで
は、データ信号中の全データチャネルについて送信側と
同様にチェックコードを生成回路５で生成する。分離回
路９では、データ信号中のチェックコード多重チャネル
に多重されている、送信回路２Ｂで生成したチェックコ
ードを分離する。これら両チェックコードを比較回路１
０で比較する。比較の結果、一致ならばエラー無し、不
一致ならばエラー有りということになる。
装置１の受信回路３Ｂに入力される。受信回路３Ｂで
は、データ信号中の全データチャネルについて送信側と
同様にチェックコードを生成回路５で生成する。分離回
路９では、データ信号中のチェックコード多重チャネル
に多重されている、送信回路２Ｂで生成したチェックコ
ードを分離する。これら両チェックコードを比較回路１
０で比較する。比較の結果、一致ならばエラー無し、不
一致ならばエラー有りということになる。
【０００９】
【発明が解決しようとする課題】この従来のフレーム単
位によるエラー検出方式では、エラー発生時においてエ
ラー発生チャネルの特定ができず、例えばある特定のチ
ャネルが故障の場合でも全チャネル断と判断されるとい
う問題がある。
位によるエラー検出方式では、エラー発生時においてエ
ラー発生チャネルの特定ができず、例えばある特定のチ
ャネルが故障の場合でも全チャネル断と判断されるとい
う問題がある。
【００１０】
【課題を解決するための手段】本発明のエラー検出方式
においては、データ信号をマルチフレーム構成とし、マ
ルチフレームにわたってデータチャネル毎に生成したエ
ラー検出用のチェックコードを、次のマルチフレームの
各々のステータスチャネルに多重していく。
においては、データ信号をマルチフレーム構成とし、マ
ルチフレームにわたってデータチャネル毎に生成したエ
ラー検出用のチェックコードを、次のマルチフレームの
各々のステータスチャネルに多重していく。
【００１１】本発明によるエラー検出方式は、エラー検
出を目的としたチェックコードを、送信データ信号のデ
ータチャネルについて生成する送信チェックコード生成
回路と、このチェックコードを一時記憶するメモリと、
チェックコードを送信データ信号に多重する多重回路
と、送信チェックコード生成回路とメモリと多重回路の
動作に必要なタイミング信号を出力する送信タイミング
回路を有する送信回路と、チェックコードを受信データ
信号のデータチャネルについて生成する受信チェックコ
ード生成回路と、このチェックコードを一時記憶するメ
モリと、受信データ信号に多重されている、前記送信回
路で生成したチェックコードを分離する分離回路と、生
成、分離した２つのチェックコードを比較する比較回路
と、受信チェックコード生成回路とメモリと分離回路と
比較回路の動作に必要なタイミング信号を出力する受信
タイミング回路を有する受信回路とを有し、前記チェッ
クコードをデータ信号のデータチャネルについて、マル
チフレームにわたってチャネル単位に生成、比較するこ
とにより、エラー検出をチャネル単位に行うことを特徴
とする。
出を目的としたチェックコードを、送信データ信号のデ
ータチャネルについて生成する送信チェックコード生成
回路と、このチェックコードを一時記憶するメモリと、
チェックコードを送信データ信号に多重する多重回路
と、送信チェックコード生成回路とメモリと多重回路の
動作に必要なタイミング信号を出力する送信タイミング
回路を有する送信回路と、チェックコードを受信データ
信号のデータチャネルについて生成する受信チェックコ
ード生成回路と、このチェックコードを一時記憶するメ
モリと、受信データ信号に多重されている、前記送信回
路で生成したチェックコードを分離する分離回路と、生
成、分離した２つのチェックコードを比較する比較回路
と、受信チェックコード生成回路とメモリと分離回路と
比較回路の動作に必要なタイミング信号を出力する受信
タイミング回路を有する受信回路とを有し、前記チェッ
クコードをデータ信号のデータチャネルについて、マル
チフレームにわたってチャネル単位に生成、比較するこ
とにより、エラー検出をチャネル単位に行うことを特徴
とする。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１３】図１は本発明の一実施例におけるフレーム
フォーマットである。図２はデータ信号を伝送するシス
テム例のブロック図である。
フォーマットである。図２はデータ信号を伝送するシス
テム例のブロック図である。
【００１４】図２において、送受信装置１は、送信回路
２と受信回路３から構成されている。送信回路２は、エ
ラー検出用のチェックコードの生成と多重を行う。受信
回路３は、エラー検出用のチェックコードの生成と分
離、エラーの有無の検出を行う。
２と受信回路３から構成されている。送信回路２は、エ
ラー検出用のチェックコードの生成と多重を行う。受信
回路３は、エラー検出用のチェックコードの生成と分
離、エラーの有無の検出を行う。
【００１５】図３は、送信回路２の一例のブロック図で
ある。生成回路５は、送信するデータ信号のデータチャ
ネルについてエラー検出用のチェックコードの生成を行
う。メモリ６は、生成回路５で生成したチェックコード
を記憶する。多重回路７は、生成したチェックコードを
データ信号に多重する。送信タイミング回路８Ｂは、生
成回路５、メモリ６、多重回路７にタイミング信号を出
力する。
ある。生成回路５は、送信するデータ信号のデータチャ
ネルについてエラー検出用のチェックコードの生成を行
う。メモリ６は、生成回路５で生成したチェックコード
を記憶する。多重回路７は、生成したチェックコードを
データ信号に多重する。送信タイミング回路８Ｂは、生
成回路５、メモリ６、多重回路７にタイミング信号を出
力する。
【００１６】図４は、受信回路３の一例のブロック図で
ある。生成回路５は、受信するデータ信号のデータチャ
ネルについてチェックコードの生成を行う。メモリ６
は、生成回路５で生成したチェックコードを記憶する。
分離回路９は、データ信号に多重されている、送信回路
２Ａで生成したチェックコードの分離を行う。比較回路
１０は、これら両チェックコードの比較を行う。受信タ
イミング回路１１Ａは、生成回路５、メモリ６、分離回
路９、比較回路１０にタイミング信号を出力する。
ある。生成回路５は、受信するデータ信号のデータチャ
ネルについてチェックコードの生成を行う。メモリ６
は、生成回路５で生成したチェックコードを記憶する。
分離回路９は、データ信号に多重されている、送信回路
２Ａで生成したチェックコードの分離を行う。比較回路
１０は、これら両チェックコードの比較を行う。受信タ
イミング回路１１Ａは、生成回路５、メモリ６、分離回
路９、比較回路１０にタイミング信号を出力する。
【００１７】次に動作について説明する。送信回路２Ａ
では、まずマルチフレーム中の第一フレームについてエ
ラー検出用のチェックコードの生成を行う。最初にＣＨ
１についてチェックコードの生成を生成回路５で行う。
この結果をメモリ６に書き込む。次にＣＨ２について新
たにチェックコードを生成し、書き込む。以下同様にＣ
Ｈｎまで繰り返す。
では、まずマルチフレーム中の第一フレームについてエ
ラー検出用のチェックコードの生成を行う。最初にＣＨ
１についてチェックコードの生成を生成回路５で行う。
この結果をメモリ６に書き込む。次にＣＨ２について新
たにチェックコードを生成し、書き込む。以下同様にＣ
Ｈｎまで繰り返す。
【００１８】続いて第二フレームについて、チェックコ
ードの生成を行う。まず、第一フレームで書き込んだＣ
Ｈ１についてのチェックコードをメモリ６から読みだ
し、このチェックコードと第二フレームのＣＨ１のデー
タにより、第二フレームまでのＣＨ１についてのチェッ
クコードの生成を生成回路５で行う。生成したチェック
コードは再びメモリ６に書き込む。
ードの生成を行う。まず、第一フレームで書き込んだＣ
Ｈ１についてのチェックコードをメモリ６から読みだ
し、このチェックコードと第二フレームのＣＨ１のデー
タにより、第二フレームまでのＣＨ１についてのチェッ
クコードの生成を生成回路５で行う。生成したチェック
コードは再びメモリ６に書き込む。
【００１９】次に、ＣＨ２についてもＣＨ１と同様に第
一フレームで書き込んだＣＨ２についてのチェックコー
ドを読みだし、このチェックコードと第二フレームのＣ
Ｈ２のデータにより、第二フレームまでのＣＨ２につい
てのチェックコードの生成を行い、書き込む。
一フレームで書き込んだＣＨ２についてのチェックコー
ドを読みだし、このチェックコードと第二フレームのＣ
Ｈ２のデータにより、第二フレームまでのＣＨ２につい
てのチェックコードの生成を行い、書き込む。
【００２０】以下同様に、ＣＨｎ、すなわち第ｎフレー
ムまで繰り返す。メモリ６に書き込まれているマルチフ
レームにわたってＣＨ１について生成したチェックコー
ドは、次のマルチフレームの第一フレームのチェックコ
ード多重チャネルの時にメモリ６から読みだし、そして
多重回路７でデータ信号に多重し、対向する送受信装置
１へ出力する。以下同様に第二フレームのチェックコー
ド多重チャネルにはＣＨ２について生成したチェックコ
ードを、第ｎフレームのチェックコード多重チャネルに
はＣＨｎについて生成したチェックコードをデータ信号
に多重し、出力する。
ムまで繰り返す。メモリ６に書き込まれているマルチフ
レームにわたってＣＨ１について生成したチェックコー
ドは、次のマルチフレームの第一フレームのチェックコ
ード多重チャネルの時にメモリ６から読みだし、そして
多重回路７でデータ信号に多重し、対向する送受信装置
１へ出力する。以下同様に第二フレームのチェックコー
ド多重チャネルにはＣＨ２について生成したチェックコ
ードを、第ｎフレームのチェックコード多重チャネルに
はＣＨｎについて生成したチェックコードをデータ信号
に多重し、出力する。
【００２１】伝送路４を通過したデータ信号は、送受信
装置１の受信回路３Ａに入力される。受信回路３Ａで
は、送信側と同様にマルチフレームにわたってチャネル
毎に、受信データ信号についてエラー検出用のチェック
コードの生成を生成回路５で行う。生成されたチェック
コードはメモリ６に書き込む。また、分離回路９は、受
信データ信号のチェックコード多重チャネルに多重され
ている、送信回路２Ａで生成したチャネル毎のチェック
コードを分離する。このチェックコードは、メモリ６か
ら読み出す該当するチャネルのチェックコードと比較回
路１０で比較する。比較の結果、一致ならばエラー無
し、不一致ならばエラーありという結果を出力する。
装置１の受信回路３Ａに入力される。受信回路３Ａで
は、送信側と同様にマルチフレームにわたってチャネル
毎に、受信データ信号についてエラー検出用のチェック
コードの生成を生成回路５で行う。生成されたチェック
コードはメモリ６に書き込む。また、分離回路９は、受
信データ信号のチェックコード多重チャネルに多重され
ている、送信回路２Ａで生成したチャネル毎のチェック
コードを分離する。このチェックコードは、メモリ６か
ら読み出す該当するチャネルのチェックコードと比較回
路１０で比較する。比較の結果、一致ならばエラー無
し、不一致ならばエラーありという結果を出力する。
【００２２】
【発明の効果】以上説明したように、従来のフレーム単
位によるエラー検出方式では、エラー発生時においてエ
ラー発生チャネルの特定ができず、ある特定のチャネル
が故障の場合でも全チャネル断と判断されるという問題
があった。これに対し本方式では、チャネル単位にエラ
ー検出を行っているため、エラー発生チャネルの特定が
容易になり、エラー発生時においても他チャネルのデー
タ信号は有効として扱うことができるため、フェイルセ
ーフとしての効果が大きい。
位によるエラー検出方式では、エラー発生時においてエ
ラー発生チャネルの特定ができず、ある特定のチャネル
が故障の場合でも全チャネル断と判断されるという問題
があった。これに対し本方式では、チャネル単位にエラ
ー検出を行っているため、エラー発生チャネルの特定が
容易になり、エラー発生時においても他チャネルのデー
タ信号は有効として扱うことができるため、フェイルセ
ーフとしての効果が大きい。
【図１】本発明の一実施例におけるフレームフォーマッ
トである。
トである。
【図２】本発明が適用されるデータ通信方式のシステム
ブロック図である。
ブロック図である。
【図３】本発明の一実施例における送信回路のブロック
図である。
図である。
【図４】本発明の一実施例における受信回路のブロック
図である。
図である。
【図５】従来のデータ通信方式におけるフレームフォー
マットである。
マットである。
【図６】従来のデータ通信方式における送信回路のブロ
ック図。
ック図。
【図７】従来のデータ通信方式における送信回路のブロ
ック図。
ック図。
１ 送受信装置 ２、２Ａ、２Ｂ 送信回路 ３、３Ａ、３Ｂ 受信回路 ４ 伝送路 ５ 生成回路 ６ メモリ ７ 多重回路 ８Ａ、８Ｂ 送信タイミング回路 ９ 分離回路 １０ 比較回路 １１Ａ、１１Ｂ 受信タイミング回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 - 3/26 H04L 1/00
Claims (1)
- 【請求項１】複数のデータチャネルが多重化されマルチ
フレーム構成を有しているデータ信号のエラー検出方式
において、 エラー検出を目的としたチェックコードを送信データ信
号のデータチャネルについて生成する送信チェックコー
ド生成回路と、前記チェックコードを一時記憶するメモ
リと、前記チェックコードを送信データ信号に多重する
多重回路と、送信チェックコード生成回路とメモリと多
重回路の動作に必要なタイミング信号を出力する送信タ
イミング回路とを有する送信回路と、 受信チェックコードを受信データ信号のデータチャネル
について生成する受信チェックコード生成回路と、前記
受信チェックコードを一時記憶するメモリと、受信デー
タ信号に多重されている前記送信回路で生成したチェッ
クコードを分離する分離回路と、生成した前記受信チェ
ックコードと分離した前記チェックコードとを比較する
比較回路と、受信チェックコード生成回路とメモリと分
離回路と比較回路の動作に必要なタイミング信号を出力
する受信タイミング回路とを有する受信回路とを有し、 前記送信回路において、前記チェックコードを、チャネ
ル単位にマルチフレームの中の１フレームずつに対して
生成し、前記送信データ信号の各フレーム毎に多重する
手段と、 前記受信回路において、前記受信チェックコードを生成
し、前記チェックコードを前記受信データ信号から分離
し、前記受信チェックコードと前記チェックコードとを
比較し、エラー検出をチャネル単位に行う手段とを有す
ることを特徴とするエラー検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15990694A JP3160694B2 (ja) | 1994-07-12 | 1994-07-12 | エラー検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15990694A JP3160694B2 (ja) | 1994-07-12 | 1994-07-12 | エラー検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0832545A JPH0832545A (ja) | 1996-02-02 |
| JP3160694B2 true JP3160694B2 (ja) | 2001-04-25 |
Family
ID=15703757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15990694A Expired - Fee Related JP3160694B2 (ja) | 1994-07-12 | 1994-07-12 | エラー検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3160694B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3678065B2 (ja) * | 1999-08-19 | 2005-08-03 | 株式会社デンソー | 集積化フォトセンサ |
-
1994
- 1994-07-12 JP JP15990694A patent/JP3160694B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0832545A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2591295B2 (ja) | フレーム位相同期方式 | |
| EP0264879A2 (en) | A fault detection signal transmission system | |
| JP3160694B2 (ja) | エラー検出方式 | |
| TWI326559B (en) | Method for transmitting and/or receiving audio data of a plurality of audio sources through a single spdif link, and related apparatus | |
| JPH0261826B2 (ja) | ||
| JP2704106B2 (ja) | データ信号多重伝送装置用フレーム同期方式 | |
| JP3041868B2 (ja) | 高速回線障害通知方法および高速回線障害通知システム | |
| JPH0315868B2 (ja) | ||
| JP3036856B2 (ja) | 回線アダプタ装置 | |
| JP2868026B2 (ja) | 非同期転送モード用の多重化装置およびその試験装置 | |
| JPH0126597B2 (ja) | ||
| JP2004165764A (ja) | 多重伝送システム、多重装置及び分離装置 | |
| JP3056072B2 (ja) | 時分割多重化装置 | |
| JPH01286552A (ja) | 信号処理方式 | |
| JPS5991752A (ja) | 伝送速度切替方式 | |
| JPH01320831A (ja) | 遅延等化回路 | |
| KR970031738A (ko) | 전화 채널을 이용한 음성 신호 및 디지탈 데이타 송수신기(A device for transmitting and receiving voice signal and digital data by telephone channel) | |
| JPH1093524A (ja) | 変復調装置 | |
| JPH0779224A (ja) | 広帯域ｉｓｄｎ端末アダプタ装置 | |
| JPH0447843A (ja) | データ通信システムおよびデータ伝送方法 | |
| JPH0481032A (ja) | 音声多重信号送受信回路 | |
| JPH03126339A (ja) | スタッフ多重変換装置 | |
| JPH0427233A (ja) | 対向する複数のデータ端末間の通信方法 | |
| JPH05219001A (ja) | データ伝送方式 | |
| JPH05191423A (ja) | ループネットワーク接続システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010109 |
|
| LAPS | Cancellation because of no payment of annual fees |