JPH06139719A

JPH06139719A - Ｐｃｍ信号再生方法及び装置

Info

Publication number: JPH06139719A
Application number: JP28839192A
Authority: JP
Inventors: Seiichi Saito; 清一斉藤; Hiroo Okamoto; 宏夫岡本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-10-27
Filing date: 1992-10-27
Publication date: 1994-05-20

Abstract

(57)【要約】【目的】ディジタル情報信号の誤り訂正処理後の訂正不
能データの判別に於て、誤り訂正処理の際に生成される
フラグのアクセス回数を低減することにより、高速の信
号処理に対応する。【構成】データブロック３で構成されるデータフレーム
１においてＣ２フラグ８を生成する際に、データブロッ
クが複数のＣ２符号系列にまたがる場合はＣ２フラグ代
表値９を選択することにより、Ｃ２フラグのアクセスを
データブロック毎とすることにより、フラグの数を１／
データブロック中のデータ数とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＰＣＭ信号再生装置に係
わり、特にディジタルオーディオやディジタルＶＴＲ等
の信号処理に関するものである。

【０００２】

【従来の技術】ＰＣＭ信号の記録再生技術は、近年様々
な分野で応用されている。この技術を家庭用ディジタル
ＶＴＲに応用した例としてアイ・イー・イー・イー、ト
ランザクションズオンコンシュウマーエレクトロ
ニクス、第３５巻、３号、１９８９年８月、第４５０頁
から第４５７頁（ＩＥＥＥ，Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎＣｏｎｓｕｍｅｒＥｌｅｃｔｒｏｎｉｃｓ，Ｖ
ｏｌ．３５，Ｎｏ．３，ＡＵＧＵＳＴ１９８９，ｐｐ
４５０−４５７）に記載された例がある。この記載例は
映像画面の縦８画素、横８画素をまとめてひとつのブロ
ックと考え、このブロック単位でデータ圧縮を施し、幾
つかの圧縮したブロックをまとめてデータフレームを構
成し、誤り訂正符号を付加して磁気テープに記録すると
いうものである。このように、磁気テープに記録されて
いる訂正符号を付加したデータフレームを誤り訂正を施
し再生する技術として特開昭５８−６２０８号に記載の
例が有る。これは、各データに対応したエラーフラグを
誤り訂正回路で生成し、データ記憶回路の誤り訂正符号
の記憶されていた部分に書き込み、訂正されたデータを
読み出す際にエラーフラグも読み出して、データが誤り
であるかを判断し、誤りならば補間を行なってデータを
出力するものである。上記のように、データ記憶回路の
誤り訂正符号の記憶されていた部分に、エラーフラグを
書き込むことで、データ記憶回路の回路規模を低減する
ことが出来るが、誤り訂正符号を２重符号化した場合は
１個のデータに対してエラーフラグが２種類生成される
ため、データを１個読み出す際に２個のエラーフラグを
読み出すことになり、データ記憶回路を全部で３回アク
セスすることになる。

【０００３】

【発明が解決しようとする課題】ところで家庭用ディジ
タルＶＴＲの伝送レートは約１６０Ｍｂｐｓ、圧縮を施
して約２０から３０Ｍｂｐｓにも達し、誤り訂正などの
信号処理はその数倍の処理速度が必要となる。このため
上記のように１つのデータに対してデータ記憶回路を３
回アクセスする再生方式を用いた場合、信号処理速度が
速いためデータ記憶回路のアクセス時間の余裕がなく、
実現が困難である。

【０００４】本発明の目的は、上記に示した従来技術の
問題点を回路規模を著しく増大することなく解決し、信
号処理速度の速いシステム、たとえばディジタルＶＴＲ
等に適した信号処理方式を提供することにある。

【０００５】

【課題を解決するための手段】上記目的は、誤り訂正処
理回路より生成された複数個のエラーフラグより１個の
代表値を検出するフラグ検出回路と、その代表値を記憶
するフラグ記憶レジスタより構成されるフラグ処理回路
と、データをデータ記憶回路より読み出す際に、フラグ
記憶レジスタを参照しながらデータを出力し、補間処理
を行なう補間処理回路を備えることにより達成できる。

【０００６】

【作用】誤り訂正回路より訂正符号系列ごとに生成され
るエラーフラグを、伝送されるデータの性質を考慮する
ことにより、フラグ検出回路で複数個のエラーフラグよ
り１個の代表値を検出し、その代表値をフラグ記憶レジ
スタに記憶し、誤り訂正の施されたデータをデータ記憶
回路より読み出す際に、補間処理回路でフラグ記憶レジ
スタを参照しながらデータを出力し、フラグ記憶レジス
タの値により補間処理を行なうことにより、データ記憶
回路のアクセス回数を低減することにより達成できる。

【０００７】

【実施例】以下、本発明の実施例１を図面を用いて説明
する。図１は本発明の実施例１を示すデータ構成図であ
る。図に示すように、本実施例は、第１の訂正符号（以
後Ｃ１符号）と第２の訂正符号（以後Ｃ２符号）によ
り、誤り訂正符号を２重符号化している。図１におい
て、１はデータフレーム、２はデータ、３はデータブロ
ック、４はＣ１符号、５は伝送ブロック、６はＣ２符
号、７はＣ１フラグ（以後Ｆｃ１）、８はＣ２フラグ
（以後Ｆｃ２）、９はＣ２フラグ代表値（以後Ｆｃ２
ｍ）を示している。本実施例は、データフレーム１のよ
うなデータ構成で伝送された信号に、信号処理を施すも
のである。

【０００８】ここで伝送しようとする情報は、複数のデ
ータで初めて意味をなすもので、例えば映像信号や音声
信号などに圧縮を施した信号や、１つの情報を複数のデ
ータに分割したものである。複数のデータに分割する利
点は、信号処理の回路規模を小さくすることができる点
である。通常は、記憶回路（ＲＡＭ）が８ビット構成で
あることからデータを８ビット構成としている。つま
り、８ビット以上の情報は複数のデータに分割する必要
がある。

【０００９】次に図１のデータの構成について説明す
る。データ２は、関連性のある幾つかのデータでデータ
ブロック３を構成している。データブロック３は、複数
のデータブロックと共にＣ１符号４を生成し、そのＣ１
符号４とで伝送ブロック５を構成している。この伝送ブ
ロック５をいくつかまとめてデータフレーム１を構成す
る。Ｃ２符号６は図１の縦方向、つまり伝送ブロックの
同じ順番のデータ系列で生成され、データフレーム１の
中のいくつかの伝送ブロック５をＣ２符号の伝送のため
にあてている。このデータフレーム１で伝送の順番は図
面の上方の伝送ブロックから、左から右の方向で伝送さ
れる。実際にはこの伝送ブロックに、同期信号、制御信
号を付加して伝送するが、ここでは省略した。

【００１０】次に、上記のようなデータフレーム１が伝
送されたときの、誤り訂正処理について説明する。訂正
処理の前に、データフレーム１のデータは記憶回路に記
憶されているものとする。誤り訂正はＣ１符号による訂
正処理から行なう。Ｃ１符号では、まず誤りの検出を行
なう。Ｃ１符号そのものの能力にも関係するが、検出の
結果が３個程度の誤りであれば訂正を行ない、それ以上
であれば検出のみを行なう。このＣ１符号の訂正処理の
結果をＣ１フラグ（Ｆｃ１）７として記憶させておく。
Ｃ１フラグ７の付け方としては例えば、次のようにす
る。

【００１１】誤りなしＦｃ１＝０訂正データ１個Ｆｃ１＝１訂正データ２個Ｆｃ１＝２訂正データ３個Ｆｃ１＝３４個以上の誤りＦｃ１＝４このようすを図１及び図２に示す。なお、図２におい
て、２０はＣ２符号系列、２１はＣ１符号系列を示して
いる。

【００１２】次にＣ２符号の訂正を行なう。Ｃ２符号で
は、Ｃ１符号の訂正処理で生成したＣ１フラグＦｃ１７
を使用して図２に示すように消失訂正を行ない、Ｆｃ１
の値と数により訂正処理を選択する。Ｃ２符号の訂正能
力に関係するが、例えばＣ２符号系列２０にＦｃ１＝３
あるいは４のフラグが２個存在したら、２個の消失訂正
と２個の誤り訂正、３個存在したら３個の消失訂正と１
個の誤り訂正を行なう。このように訂正処理をＦｃ１の
値と数により選択することにより効率の良い訂正処理を
行なうことができる。最後に訂正処理の検証を行ない、
検証の結果が成立しなければ訂正不能の誤りとする。以
上のＣ２符号の訂正処理の結果をＣ２フラグ（Ｆｃ２）
８として、例えば次のように付ける。

【００１３】訂正が正常に終了Ｆｃ２＝０訂正不能の誤りありＦｃ２＝１このようすを図２に示す。

【００１４】このＣ２フラグ（Ｆｃ２）８の結果を記憶
しておいて、Ｃ１フラグ（Ｆｃ１）７とで、誤り訂正処
理の終了後にデータを出力する際に、そのデータが誤り
であるかどうかを判断するのに用いる。つまり、１個の
データを出力する際に、Ｃ１符号系列２１のＣ１フラグ
（Ｆｃ１）７とＣ２符号系列２０のＣ２フラグ（Ｆｃ
２）８とを読み出さなければ、そのデータが誤りである
かどうかが判断できない。従って、Ｃ１フラグ（Ｆｃ
１）７とＣ２フラグ（Ｆｃ２）８の記憶場所をＣ１符号
とＣ２符号の記憶場所とを共用した場合は、１個のデー
タの出力に全部で３回記憶回路をアクセスすることにな
る。この様に、記憶回路を節約することが出来るが、信
号処理速度が速くなると記憶回路のアクセスに余裕が無
くなる。また、フラグの記憶場所を新たに設ければ記憶
回路のアクセス時間に余裕が出来るが、回路規模が大き
くなってしまう。

【００１５】ここで、伝送されてきたデータの構成につ
いて着目する。このデータ２は幾つか複数のデータで構
成されるデータブロック３で、初めて意味をなす情報と
なる。このため、データブロック内のデータに１個でも
誤りがあればデータブロック全体が誤りとなる。従っ
て、データブロック単位で誤りかどうかを判断すれば良
く、データの１個単位で判断しても意味がない。つま
り、Ｃ２フラグ（Ｆｃ２）８は全て記憶する必要がな
く、図１および図２に示すように同じデータブロックの
Ｃ２フラグ（Ｆｃ２）はＣ２フラグ代表値（Ｆｃ２ｍ）
１つで良い。代表値の選び方は、例えばＦｃ２の最大値
をＦｃ２ｍとする等が考えられる。これは同じデータブ
ロックのＣ２フラグ（Ｆｃ２）のなかで１つでもＦｃ２
＝１があればＦｃ２ｍ＝１とするものである。この様
に、Ｃ２フラグをデータブロック単位とすることで、記
憶しておくＣ２フラグの数を大幅に減らすことができ
る。この様な処理を施した結果、Ｃ２フラグ代表値（Ｆ
ｃ２ｍ）の数が数個程度であれば、記憶場所を設けずに
レジスタに保持しておくだけで良く、回路規模も僅かな
増加に留まる。

【００１６】上記のように、Ｃ２フラグをデータブロッ
ク単位とすることで、データ出力時においても、Ｃ１フ
ラグとＣ２フラグはデータブロック単位で読み出せば良
い。読み出したフラグとデータブロックに誤りがあるか
どうかの判断は、例えば表１のような論理で行なう。

【００１７】

【表１】

【００１８】上記に示した例ではＣ２フラグ（Ｆｃ２）
を０／１で表したが、訂正処理とＦｃ１の値と数によっ
て、例えば次のように細かく設定してもよい。

【００１９】訂正が正常に終了Ｆｃ２＝０フラグ数と値が訂正能力より大かつ訂正不能Ｆｃ２＝１フラグ数と値が訂正能力より小かつ訂正不能Ｆｃ２＝２これは、Ｃ２符号系列内にＦｃ１≧３のフラグが多く存
在した場合、検証の結果が正常に得られない場合（Ｆｃ
２＝１）がある。この場合、データブロック誤りの判断
を行なう時Ｆｃ１＝１程度であれば、誤りである可能性
はかなり低いと言える。逆に、Ｆｃ１＝１程度であって
もＦｃ２＝２であれば誤りである可能性が高い。

【００２０】次に、本発明の実施例２について図面を用
いて説明する。実施例２は本発明を家庭用ディジタルＶ
ＴＲに応用したものである。図３は図１と同様にデータ
の構成について示したものである。図３において、３０
はデータフレーム、３１はＣ１符号、３２はＣ２符号、
３３はＣ１フラグＦｃ１、３４はＣ２フラグＦｃ２、３
５はＣ２フラグ最大値Ｆｃ２ｍを示している。構成その
ものは図１と同じであるが、具体的な数値を示してい
る。図３で横方向に１３６シンボルとあるのは伝送ブロ
ック内のデータ数が１３６個であることを示している。
このうち８シンボルをＣ１符号としている。また、６４
シンボルとあるのはデータブロックのデータ数が６４個
であることを示している。一方、図３で縦方向に８８ブ
ロックとあるのは、伝送ブロックが全部で８８個でデー
タフレームを構成していることを示し、このうち７ブロ
ックがＣ２符号であることを示している。次に、このよ
うなデータフレーム３０を用いて伝送するデータについ
て説明する。

【００２１】家庭用ディジタルＶＴＲは業務用と異な
り、低価格でコンパクトなカセットに長時間の記録再生
が必要となる。このため、映像情報を圧縮することは必
要不可欠である。図４に映像情報の圧縮のようすを示
す。映像情報の圧縮方式としては離散コサイン変換（Ｄ
ＴＣ：ＤｉｓｃｒｅｔｅＣｏｓｉｎｅＴｒａｎｓｆ
ｏｒｍ）がある。これは、複数画素で図４に示すような
映像画面４０から変換ブロック４１を構成し、変換ブロ
ック４１内の各画素４２の相関性を除去することで、圧
縮データブロック４３に変換し圧縮を行なうものであ
る。つまり圧縮の結果、この圧縮データブロック４３内
のデータは相関性の無いものになる。従って、圧縮デー
タブロック内のデータに１つでも誤りがあると、データ
に相関がないために補間することができない。つまり、
圧縮データブロック４３の中に誤りがあると、圧縮デー
タブロック全体を誤りとする必要がある。しかし、圧縮
データブロック全体を誤りとしても、伸長後のデータで
見ると、他の圧縮データブロックとは相関があるため補
間することができる。この圧縮データブロック２個で、
図４に示す用に伝送ブロック４４を構成している。

【００２２】次に、このデータフレーム３０に信号処理
を施す信号処理回路について、図５を用いて説明する。
図５に於て、５０は再生信号入力端子、５１は同期復調
回路、５２はＲＡＭ、５３は誤り訂正回路、５４はフラ
グ処理回路、５５は伸長補間回路、５６はフレームメモ
リー、５７はデータバス、５８は再生データ出力端子を
示している。次に動作について説明する。再生信号入力
端子５０より入力される信号から、同期復調回路５１で
同期信号を検出し同期させ、伝送系の為の変調を復調
し、ＲＡＭ５２上に図３に示すようなデータフレーム３
０を構成する。次にＲＡＭ５２に構成されたデータフレ
ーム３０を、誤り訂正回路５３によって訂正処理を行な
う。訂正処理は上記に示した実施例１と同様な処理であ
る。Ｃ１符号による訂正処理は、Ｃ１符号の最小距離が
９であるが回路規模と処理速度の関係から、例えば３個
までの誤り訂正を行なう。従って、Ｃ１フラグＦｃ１３
３の付け方は実施例１と同様である。次にＣ２符号によ
る訂正処理を行なう。Ｃ２符号の最小距離は８であるの
で、ｅを消失訂正の数、ｓを位置不明の誤り訂正の数と
すると、２×ｅ＋ｓ＜８の範囲で訂正処理を行なうこと
ができる。Ｃ１フラグ３３の値と数により、上記の範囲
で訂正処理を選択し訂正処理を行なう。最後に訂正処理
の検証を行ない、検証の結果が成立しなければ訂正不能
の誤りとする。以上のＣ２符号の訂正処理の結果をＣ２
フラグ（Ｆｃ２）３４として、例えば実施例１のように
付ける。この様に、誤り訂正回路で生成されたＣ１フ
ラグ３３は、ＲＡＭ５２のＣ１符号が記憶されていた場
所に書き込み、Ｃ２フラグ３４はフラグ処理回路５４に
出力される。フラグ処理回路５４の動作は図６を用いて
説明する。図６に於て、６０は入力端子、６１は代表値
検出回路、６２と６３はフラグレジスタ、６４はセレク
タ、６５は出力端子を示している。代表値検出回路６１
は順次生成されるＣ２フラグ３４の中から、同じ圧縮デ
ータブロックのＣ２符号系列を選択し、代表値を検出す
るものである。代表値は、例えば最大値を用いると簡単
な回路で構成できる。検出した代表値は、圧縮データブ
ロックの系列毎に、フラグレジスタ６２と６３に記憶さ
れる。本実施例では伝送ブロック４４を圧縮データブロ
ック２個で構成しているため、フラグレジスタは２個で
良い。この２つのフラグレジスタの値を、圧縮データブ
ロックの系列によりセレクタ６４で切り替えて図５の伸
長補間回路５５に出力する。一方、誤り訂正処理を施し
たデータもＲＡＭ５２からデータバス５７を経て、伸長
補間回路５５に出力される。これらの入力信号のようす
を図７のタイミング図に示す。図７で７０がＣ２フラグ
入力、７１がデータバスからのデータ入力のタイミング
を示している。伸長補間回路５５は、図８に示すような
構成になっている。図８に於て、８０はＣ２フラグ入力
端子、８１はデータバスからのデータ入力端子、８２と
８３はラッチ、８４は誤り検出回路、８５は伸長補間回
路、８６はフレームメモリーとの入出力端子である。デ
ータ入力端子８１よりＲＡＭ５２からのデータが入力さ
れ、ラッチ８２によりＣ１フラグの値が保持されて誤り
検出回路８４に入力される。Ｃ２フラグの値はフラグ処
理回路５４で圧縮データブロックの系列で切り替えられ
て、Ｃ２フラグ入力端子８０から誤り検出回路８４に入
力される。誤り検出回路８４では、例えば実施例１の表
１のような論理とすることにより、圧縮データブロック
に誤りがあるかどうかを判断することができる。この様
に圧縮データブロック全体を誤りとしても伸長後のデー
タで見ると、他の圧縮データブロックとは相関があるた
め補間することができる。この補間処理は、例えば前後
あるいは上下の変換ブロックのデータを参考とすること
ができる。またフレームメモリー５６の中の１フレーム
前のデータを参考とすることもできる。

【００２３】以上のように、実施例２においてはフラグ
の数とアクセス回数を低減することができ、信号処理の
高速化に対応することができる。

【００２４】次に、本発明の実施例３について図面を用
いて説明する。実施例３は実施例２のフラグ処理回路５
４と伸長補間回路５５を変更したものである。図９にフ
ラグ処理回路のブロック図を、図１０に伸長補間回路の
ブロック図を示す。図９に於て、、９０は入力端子、９
１は代表値検出回路、９２と９４はフラグレジスタ、９
３と９５は位置レジスタ、９６はセレクタ、９７はフラ
グ出力端子、９８は位置出力端子を示している。代表値
検出回路９１におけるＣ２フラグから最大値を検出する
動作は実施例２と同じであるが、実施例３では誤り系列
位置情報も位置レジスタ９３と９５に記憶するようにし
た点が異なる。この様に、記憶した誤り位置情報は、フ
ラグレジスタ９２と９４の値と共にセレクタ９６を経
て、フラグ出力端子９７と位置出力端子９８より伸長補
間回路５５に出力する。図１０に於て、１００はＣ２フ
ラグ入力端子、１０１はデータバスからのデータ入力端
子、１０７は位置情報入力端子、１０２と１０３はラッ
チ、１０４は誤り検出回路、１０５は伸長補間回路、１
０６はフレームメモリーとの入出力端子である。Ｃ２フ
ラグ代表値とＣ１フラグより圧縮データブロックの中に
訂正不能の誤りがあるかどうかの判断をする動作は実施
例２と同じである。異なる点は、圧縮データブロックに
誤りがある場合、位置情報入力端子１０７より誤り位置
と誤り数の情報を得ることにより、圧縮データブロック
のきめ細かな補間を行なう点である。これは、誤りの存
在する圧縮データブロックにおいても誤り位置と誤り数
によっては、部分的に伸長可能な場合、相関のある他の
圧縮データブロックとで圧縮データのまま補間を行なう
場合などの補間処理を施すことができる。

【００２５】以上のように、実施例３においてはフラグ
のアクセス回数を低減しながら、きめ細かな補間処理を
行なうことができる。

【００２６】

【発明の効果】以上の説明のように、本発明によれば誤
り訂正後の訂正不能データの検出をデータブロック単位
で行なうことで、フラグの数とフラグの記憶容量とを低
減することができ、フラグをアクセスする回数を１／
（データブロック中のデータ数）に低減し、高速の信号
処理に対応することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例１のデータの構成を示すデータ
構成図である。

【図２】実施例１のフラグ処理のようすを示す図であ
る。

【図３】本発明の実施例２のデータの構成を示すデータ
構成図である。

【図４】映像信号の圧縮のようすを説明する図である。

【図５】実施例２の信号処理回路のブロック図である。

【図６】実施例２のフラグ処理回路のブロック図であ
る。

【図７】伸長補間回路の入力信号のタイミングを示した
タイミング図である。

【図８】実施例２の伸長補間回路のブロック図である。

【図９】実施例３のフラグ処理回路のブロック図であ
る。

【図１０】実施例３の伸長補間回路のブロック図であ
る。

【符号の説明】

１と３０…データフレーム、３…データブロック、４と３１…Ｃ１符号、６と３２…Ｃ２符号、７と３３…Ｃ１フラグ、８と３４…Ｃ２フラグ、９と３５…Ｃ２フラグ代表値、４３…圧縮データブロック、５４…フラグ処理回路、５５伸長補間回路、６１…代表値検出回路、８４…誤り検出回路、９３と９５…位置レジスタ、１０７…位置情報入力端子。

Claims

【特許請求の範囲】

【請求項１】情報信号をＰＣＭ信号に変換する際に、複
数のデータシンボルに分割してデータブロックを構成
し、誤り訂正符号を付加して伝送し再生するＰＣＭ信号
再生方法に於て、データブロックが複数の誤り訂正符号
系列にまたがる場合は、誤り訂正処理の際に、訂正結果
として生成されるフラグを、データブロック単位で生成
することを特徴とするＰＣＭ信号再生方法。
【請求項２】請求項１に記載のＰＣＭ信号再生方法に於
て、前記情報信号が映像信号であり、ＰＣＭ信号に変換
した複数の映像信号でデータ圧縮を施し、圧縮したデー
タにより前記データブロックを構成することを特徴とす
るＰＣＭ信号再生方法。
【請求項３】請求項２に記載のＰＣＭ信号再生方法によ
ってＰＣＭ信号の再生を行なうＰＣＭ信号再生装置に於
て、再生信号よりＰＣＭ信号を再生し同期をかける同期
復調回路と、前記同期復調回路により再生されたＰＣＭ
信号に誤り訂正処理を施し、訂正の結果のフラグを出力
する誤り訂正回路と、前記同期復調回路により再生され
たＰＣＭ信号と前記フラグを記憶するＲＡＭと、データ
ブロックが複数の誤り訂正符号系列にまたがる場合は複
数の前記フラグからデータブロック単位でフラグ代表値
を選択しフラグレジスタに記憶するフラグ処理回路と、
圧縮データブロックを伸長し、前記フラグ代表値と、前
記フラグにより訂正不能データブロックを検出し、検出
したら圧縮データブロック全体の補間を行なう伸長補間
回路と、映像フレームを構成するフレームメモリーを備
えたことを特徴とするＰＣＭ信号再生装置。
【請求項４】請求項３に記載のＰＣＭ信号再生装置に於
て、前記フラグ処理回路が前記フラグ代表値を記憶する
と共に訂正不能位置情報を記憶し、前記伸長補間回路
で、誤りのある圧縮データブロックにおいては前記訂正
不能位置を利用して補間を行なうことを特徴とするＰＣ
Ｍ信号再生装置。