JPH06139309A - レイアウトパターン発生装置 - Google Patents
レイアウトパターン発生装置Info
- Publication number
- JPH06139309A JPH06139309A JP4287310A JP28731092A JPH06139309A JP H06139309 A JPH06139309 A JP H06139309A JP 4287310 A JP4287310 A JP 4287310A JP 28731092 A JP28731092 A JP 28731092A JP H06139309 A JPH06139309 A JP H06139309A
- Authority
- JP
- Japan
- Prior art keywords
- information
- address decoder
- rom
- value data
- layout pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 シリーズ情報を新たに作成することなく、Ｌ
ＳＩのレイアウトパターンを発生するレイアウトパター
ン発生装置を提供すること。 【構成】 アドレスデコーダ情報発生手段２で発生した
アドレスデコーダ情報をアドレスデコーダ情報編集手段
３が編集し、ＲＯＭの真理値データマッピング情報を作
成する。そして、ＲＯＭの真理値データマッピング情報
及び座標値データにより、マスクＲＯＭレイアウトパタ
ーンを発生させる。アドレスデコーダ情報編集手段３で
は、例えばアドレスデコーダ情報のＸ，Ｙアドレスデコ
ーダの入れ換え、又はアドレスデコーダ情報のコードの
反転等を行う。
ＳＩのレイアウトパターンを発生するレイアウトパター
ン発生装置を提供すること。 【構成】 アドレスデコーダ情報発生手段２で発生した
アドレスデコーダ情報をアドレスデコーダ情報編集手段
３が編集し、ＲＯＭの真理値データマッピング情報を作
成する。そして、ＲＯＭの真理値データマッピング情報
及び座標値データにより、マスクＲＯＭレイアウトパタ
ーンを発生させる。アドレスデコーダ情報編集手段３で
は、例えばアドレスデコーダ情報のＸ，Ｙアドレスデコ
ーダの入れ換え、又はアドレスデコーダ情報のコードの
反転等を行う。
Description
【０００１】
【産業上の利用分野】本発明は、マスクＲＯＭ内蔵型Ｌ
ＳＩへ書き込むＲＯＭコードのレイアウトパターンを発
生させる装置に関する。
ＳＩへ書き込むＲＯＭコードのレイアウトパターンを発
生させる装置に関する。
【０００２】
【従来の技術】図５は従来のマスクＲＯＭレイアウトパ
ターンの発生装置の構成を示すブロック図である。図中
１はシリーズ情報記憶手段であり、これはマスクＲＯＭ
内蔵ＬＳＩのシリーズ毎のシリーズ内最大のＲＯＭ容量
を有するＬＳＩ品種のシリーズ情報、即ちビット構成
と、１ビット当たりのアドレスデコーダ情報を記憶して
いる。アドレスデコーダ情報発生手段２は前記シリーズ
情報記憶手段１からシリーズ情報を読み込み、作成すべ
きＬＳＩのＲＯＭ容量及びビット数に対応するアドレス
デコーダ情報を自動発生する手段である。アドレスデコ
ーダ情報記憶手段４は、アドレスデコーダ情報発生手段
２から与えられるアドレスデコーダ情報を記憶する。
ターンの発生装置の構成を示すブロック図である。図中
１はシリーズ情報記憶手段であり、これはマスクＲＯＭ
内蔵ＬＳＩのシリーズ毎のシリーズ内最大のＲＯＭ容量
を有するＬＳＩ品種のシリーズ情報、即ちビット構成
と、１ビット当たりのアドレスデコーダ情報を記憶して
いる。アドレスデコーダ情報発生手段２は前記シリーズ
情報記憶手段１からシリーズ情報を読み込み、作成すべ
きＬＳＩのＲＯＭ容量及びビット数に対応するアドレス
デコーダ情報を自動発生する手段である。アドレスデコ
ーダ情報記憶手段４は、アドレスデコーダ情報発生手段
２から与えられるアドレスデコーダ情報を記憶する。
【０００３】また、ＲＯＭコードファイル８にはＬＳＩ
に書き込むべきＲＯＭコードが格納されており、ＲＯＭ
コード読み込み手段９は、ＲＯＭコードファイル８から
作成すべきＲＯＭのコードを１バイト単位で読み込み、
アドレスデコーダ情報記憶手段４から与えられるアドレ
スデコーダ情報により、作成すべきＲＯＭの真理値デー
タマッピング情報（ＲＯＭ矩形をどのような並びで発生
させるかを記述したもの）を作成する。真理値データ記
憶手段10はＲＯＭコード読み込み手段９から与えられた
ＲＯＭの真理値データマッピング情報を記憶する。
に書き込むべきＲＯＭコードが格納されており、ＲＯＭ
コード読み込み手段９は、ＲＯＭコードファイル８から
作成すべきＲＯＭのコードを１バイト単位で読み込み、
アドレスデコーダ情報記憶手段４から与えられるアドレ
スデコーダ情報により、作成すべきＲＯＭの真理値デー
タマッピング情報（ＲＯＭ矩形をどのような並びで発生
させるかを記述したもの）を作成する。真理値データ記
憶手段10はＲＯＭコード読み込み手段９から与えられた
ＲＯＭの真理値データマッピング情報を記憶する。
【０００４】また、座標値ファイル５には、ＲＯＭの真
理値データマッピング情報をマスク上の定められた座標
位置に配置するためのデータが格納されており、座標値
データ読み込み手段６は、作成すべきＲＯＭを配置する
ためのデータを座標値ファイル５から読み込み、座標値
データ記憶手段７にてこれを記憶する。
理値データマッピング情報をマスク上の定められた座標
位置に配置するためのデータが格納されており、座標値
データ読み込み手段６は、作成すべきＲＯＭを配置する
ためのデータを座標値ファイル５から読み込み、座標値
データ記憶手段７にてこれを記憶する。
【０００５】マスクＲＯＭレイアウトパターン発生手段
11は、前記真理値データ記憶手段10からのＲＯＭの真理
値データマッピング情報と、座標値データ記憶手段７か
らの座標値データにより、マスクＲＯＭレイアウトパタ
ーンを発生し、これを図示しないＬＳＩ製造装置に出力
するようになっている。
11は、前記真理値データ記憶手段10からのＲＯＭの真理
値データマッピング情報と、座標値データ記憶手段７か
らの座標値データにより、マスクＲＯＭレイアウトパタ
ーンを発生し、これを図示しないＬＳＩ製造装置に出力
するようになっている。
【０００６】次に、このようなレイアウトパターン発生
装置にて、マスクＲＯＭレイアウトパターンを作成する
手順を図６に示すフローチャートに基づいて説明する。
まず、ＬＳＩの図形データから、ＲＯＭの真理値データ
マッピング情報を配置するマスク上の座標値のデータを
格納した座標値ファイル５を作成する（Ｓ１１）。そし
て、ＬＳＩへ書き込むＲＯＭコードを例えばＥＰＲＯＭ
から読み込み、ＲＯＭコードファイル８を作成する（Ｓ
１２）。次に作成すべきＬＳＩに対応する前記シリーズ
情報がシリーズ情報記憶手段１に格納されている場合と
格納されていない場合とを判定する（Ｓ１３）。格納さ
れていない場合は、新たに作成すべきＬＳＩに対応する
シリーズ情報ファイル（図示せず）を作成し（Ｓ１
４）、作成したシリーズ情報をシリーズ情報記憶手段１
に登録する（Ｓ１５）。
装置にて、マスクＲＯＭレイアウトパターンを作成する
手順を図６に示すフローチャートに基づいて説明する。
まず、ＬＳＩの図形データから、ＲＯＭの真理値データ
マッピング情報を配置するマスク上の座標値のデータを
格納した座標値ファイル５を作成する（Ｓ１１）。そし
て、ＬＳＩへ書き込むＲＯＭコードを例えばＥＰＲＯＭ
から読み込み、ＲＯＭコードファイル８を作成する（Ｓ
１２）。次に作成すべきＬＳＩに対応する前記シリーズ
情報がシリーズ情報記憶手段１に格納されている場合と
格納されていない場合とを判定する（Ｓ１３）。格納さ
れていない場合は、新たに作成すべきＬＳＩに対応する
シリーズ情報ファイル（図示せず）を作成し（Ｓ１
４）、作成したシリーズ情報をシリーズ情報記憶手段１
に登録する（Ｓ１５）。
【０００７】次に、作成すべきＬＳＩのシリーズ名，Ｒ
ＯＭ容量及びビット数を、アドレスデコーダ情報発生手
段２へ入力する（Ｓ１６）。上述のＳ１３にて作成すべ
き品種に対応するアドレスデコーダ情報がシリーズ情報
記憶手段１に格納されている場合は、新たにシリーズ情
報ファイルを作成する必要はなく、ＲＯＭコードファイ
ル８を作成（Ｓ１２）した後、作成すべきＬＳＩのシリ
ーズ名，ＲＯＭ容量及びビット数を、アドレスデコーダ
情報発生手段２へ入力する（Ｓ１６）。
ＯＭ容量及びビット数を、アドレスデコーダ情報発生手
段２へ入力する（Ｓ１６）。上述のＳ１３にて作成すべ
き品種に対応するアドレスデコーダ情報がシリーズ情報
記憶手段１に格納されている場合は、新たにシリーズ情
報ファイルを作成する必要はなく、ＲＯＭコードファイ
ル８を作成（Ｓ１２）した後、作成すべきＬＳＩのシリ
ーズ名，ＲＯＭ容量及びビット数を、アドレスデコーダ
情報発生手段２へ入力する（Ｓ１６）。
【０００８】そして、アドレスデコーダ情報発生手段２
へ入力されたこれらのデータと、前記シリーズ情報記憶
手段１に格納されているシリーズ情報とにより、作成す
べきＬＳＩのアドレスデコーダ情報を発生し、アドレス
デコーダ情報記憶手段４にてこれを記憶する（Ｓ１
７）。ＲＯＭコード読み込み手段９では、前記ＲＯＭコ
ードファイル８から、作成すべきＬＳＩのＲＯＭコード
が１バイト単位で読み込まれ（Ｓ１８）、アドレスデコ
ーダ情報がアドレスデコーダ情報記憶手段４から読み込
まれて、これらに基づいてＲＯＭの真理値データマッピ
ング情報が作成され、真理値データ記憶手段10にて記憶
される（Ｓ１９）。
へ入力されたこれらのデータと、前記シリーズ情報記憶
手段１に格納されているシリーズ情報とにより、作成す
べきＬＳＩのアドレスデコーダ情報を発生し、アドレス
デコーダ情報記憶手段４にてこれを記憶する（Ｓ１
７）。ＲＯＭコード読み込み手段９では、前記ＲＯＭコ
ードファイル８から、作成すべきＬＳＩのＲＯＭコード
が１バイト単位で読み込まれ（Ｓ１８）、アドレスデコ
ーダ情報がアドレスデコーダ情報記憶手段４から読み込
まれて、これらに基づいてＲＯＭの真理値データマッピ
ング情報が作成され、真理値データ記憶手段10にて記憶
される（Ｓ１９）。
【０００９】ＲＯＭコードの読み込みの終了を判定し
（Ｓ２０）、未終了の場合は、ＲＯＭコードをＲＯＭコ
ード読み込み手段９に読み込み（Ｓ１８）、ＲＯＭの真
理値データマッピング情報を作成する（Ｓ１９）手順
が、ＲＯＭコードの読み込みの終了まで繰り返される。
ＲＯＭコードの読み込みが終了した場合は、作成すべき
ＬＳＩの座標値データを前記座標値ファイル５から座標
値データ読み込み手段６に読み込み、座標値データ記憶
手段７に記憶する（Ｓ２１）。そして、マスクＲＯＭレ
イアウトパターン発生手段11にて、ＲＯＭの真理値デー
タマッピング情報及び座標値データにより、マスクＲＯ
Ｍレイアウトパターンを発生させる（Ｓ２２）。
（Ｓ２０）、未終了の場合は、ＲＯＭコードをＲＯＭコ
ード読み込み手段９に読み込み（Ｓ１８）、ＲＯＭの真
理値データマッピング情報を作成する（Ｓ１９）手順
が、ＲＯＭコードの読み込みの終了まで繰り返される。
ＲＯＭコードの読み込みが終了した場合は、作成すべき
ＬＳＩの座標値データを前記座標値ファイル５から座標
値データ読み込み手段６に読み込み、座標値データ記憶
手段７に記憶する（Ｓ２１）。そして、マスクＲＯＭレ
イアウトパターン発生手段11にて、ＲＯＭの真理値デー
タマッピング情報及び座標値データにより、マスクＲＯ
Ｍレイアウトパターンを発生させる（Ｓ２２）。
【００１０】
【発明が解決しようとする課題】以上のように、従来の
レイアウトパターン発生装置は、マスク内蔵型ＬＳＩを
新規に作成する場合に、シリーズ情報記憶手段１に記憶
されている前記シリーズ情報に基づいてアドレスデコー
ダ情報を発生させ、このアドレスデコーダ情報により、
マスク内蔵型ＬＳＩのレイアウトパターンを発生させて
いる。
レイアウトパターン発生装置は、マスク内蔵型ＬＳＩを
新規に作成する場合に、シリーズ情報記憶手段１に記憶
されている前記シリーズ情報に基づいてアドレスデコー
ダ情報を発生させ、このアドレスデコーダ情報により、
マスク内蔵型ＬＳＩのレイアウトパターンを発生させて
いる。
【００１１】この新規のマスク内蔵型ＬＳＩのアドレス
デコーダ情報を発生させるためのシリーズ情報が、シリ
ーズ情報記憶手段１に記憶されていない場合、例えば、
発生されるアドレスデコーダ情報により、作成すべきＲ
ＯＭの真理値データマッピング情報とは、配置角度（90
°,180°）のみが異なるＲＯＭの真理値データマッピン
グ情報が作成される場合、又はＲＯＭの真理値データマ
ッピング情報のコードが全て反転している場合等は、上
述したように、新たにシリーズ情報ファイルを作成し、
ビット構成及び１ビット当たりのアドレスデコーダ情報
をシリーズ情報記憶手段１に登録しなければならず、そ
の手間と時間を要していた。また、シリーズ情報記憶手
段１に登録するデータ作成段階での作成ミスを生じる可
能性があった。更に、シリーズ情報記憶手段１に登録す
るデータの数が増加し、これに伴うメンテナンスの複雑
さを有するという問題があった。
デコーダ情報を発生させるためのシリーズ情報が、シリ
ーズ情報記憶手段１に記憶されていない場合、例えば、
発生されるアドレスデコーダ情報により、作成すべきＲ
ＯＭの真理値データマッピング情報とは、配置角度（90
°,180°）のみが異なるＲＯＭの真理値データマッピン
グ情報が作成される場合、又はＲＯＭの真理値データマ
ッピング情報のコードが全て反転している場合等は、上
述したように、新たにシリーズ情報ファイルを作成し、
ビット構成及び１ビット当たりのアドレスデコーダ情報
をシリーズ情報記憶手段１に登録しなければならず、そ
の手間と時間を要していた。また、シリーズ情報記憶手
段１に登録するデータ作成段階での作成ミスを生じる可
能性があった。更に、シリーズ情報記憶手段１に登録す
るデータの数が増加し、これに伴うメンテナンスの複雑
さを有するという問題があった。
【００１２】本発明は、かかる事情に鑑みてなされたも
のであり、アドレスデコーダ情報編集手段を備え、シリ
ーズ毎のシリーズ内最大ＲＯＭ容量を有するＬＳＩのシ
リーズ情報を基に発生したアドレスデコーダ情報を、作
成すべきＬＳＩのアドレスデコーダ情報に編集すること
により、作成すべきＬＳＩのアドレスデコーダ情報を発
生するための新たなシリーズ情報を作成することなく、
ＬＳＩのレイアウトパターンを発生するレイアウトパタ
ーン発生装置を提供することを目的とする。
のであり、アドレスデコーダ情報編集手段を備え、シリ
ーズ毎のシリーズ内最大ＲＯＭ容量を有するＬＳＩのシ
リーズ情報を基に発生したアドレスデコーダ情報を、作
成すべきＬＳＩのアドレスデコーダ情報に編集すること
により、作成すべきＬＳＩのアドレスデコーダ情報を発
生するための新たなシリーズ情報を作成することなく、
ＬＳＩのレイアウトパターンを発生するレイアウトパタ
ーン発生装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明に係るレイアウト
パターン発生装置は、シリーズ内最大のＲＯＭ容量を有
するＬＳＩの、前記アドレスデコーダ情報を発生するた
めの情報を記憶しておき、この情報並びに作成すべきＲ
ＯＭの容量及びビット数により発生したアドレスデコー
ダ情報を、アドレスデコーダ情報編集手段にて、作成す
べきＲＯＭに対応するアドレスデコーダ情報に編集し、
該アドレスデコーダ情報とＲＯＭコードと座標値データ
とから、マスクＲＯＭレイアウトパターンを発生するこ
とを特徴とする。
パターン発生装置は、シリーズ内最大のＲＯＭ容量を有
するＬＳＩの、前記アドレスデコーダ情報を発生するた
めの情報を記憶しておき、この情報並びに作成すべきＲ
ＯＭの容量及びビット数により発生したアドレスデコー
ダ情報を、アドレスデコーダ情報編集手段にて、作成す
べきＲＯＭに対応するアドレスデコーダ情報に編集し、
該アドレスデコーダ情報とＲＯＭコードと座標値データ
とから、マスクＲＯＭレイアウトパターンを発生するこ
とを特徴とする。
【００１４】
【作用】本発明のレイアウトパターン発生装置では、シ
リーズ内最大ＲＯＭ容量を有するＬＳＩのアドレスデコ
ーダ情報を発生するための情報を記憶しており、作成す
べきＬＳＩに対応するアドレスデコーダ情報を発生する
ための情報が記憶されていない場合には、記憶された情
報と作成すべきＬＳＩのＲＯＭ容量及びビット数とに基
づいて発生したアドレスデコーダ情報を、アドレスデコ
ーダ情報編集手段にて作成すべきＬＳＩに対応したアド
レスデコーダ情報に編集する。
リーズ内最大ＲＯＭ容量を有するＬＳＩのアドレスデコ
ーダ情報を発生するための情報を記憶しており、作成す
べきＬＳＩに対応するアドレスデコーダ情報を発生する
ための情報が記憶されていない場合には、記憶された情
報と作成すべきＬＳＩのＲＯＭ容量及びビット数とに基
づいて発生したアドレスデコーダ情報を、アドレスデコ
ーダ情報編集手段にて作成すべきＬＳＩに対応したアド
レスデコーダ情報に編集する。
【００１５】
【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図１は、本発明のレイアウトパタ
ーンの発生装置の構成を示すブロック図である。図中１
はシリーズ情報記憶手段であり、これはマスクＲＯＭ内
蔵ＬＳＩのシリーズ毎のシリーズ内最大のＲＯＭ容量を
有するＬＳＩ品種のシリーズ情報、即ちビット構成と１
ビット当たりのアドレスデコーダ情報を記憶している。
アドレスデコーダ情報発生手段２は前記シリーズ情報記
憶手段１からシリーズ情報を読み込み、作成すべきＬＳ
ＩのＲＯＭ容量及びビット数に対応するアドレスデコー
ダ情報を自動発生する手段である。アドレスデコーダ情
報編集手段３は、前記アドレスデコーダ情報発生手段２
にて発生したアドレスデコーダ情報を編集する手段であ
って、例えばアドレスデコーダ情報のＸ，Ｙアドレスデ
コーダの入れ換え、又はアドレスデコーダ情報のコード
の反転等を行う。アドレスデコーダ情報記憶手段４は、
アドレスデコーダ情報編集手段３から与えられるアドレ
スデコーダ情報を記憶する。
き具体的に説明する。図１は、本発明のレイアウトパタ
ーンの発生装置の構成を示すブロック図である。図中１
はシリーズ情報記憶手段であり、これはマスクＲＯＭ内
蔵ＬＳＩのシリーズ毎のシリーズ内最大のＲＯＭ容量を
有するＬＳＩ品種のシリーズ情報、即ちビット構成と１
ビット当たりのアドレスデコーダ情報を記憶している。
アドレスデコーダ情報発生手段２は前記シリーズ情報記
憶手段１からシリーズ情報を読み込み、作成すべきＬＳ
ＩのＲＯＭ容量及びビット数に対応するアドレスデコー
ダ情報を自動発生する手段である。アドレスデコーダ情
報編集手段３は、前記アドレスデコーダ情報発生手段２
にて発生したアドレスデコーダ情報を編集する手段であ
って、例えばアドレスデコーダ情報のＸ，Ｙアドレスデ
コーダの入れ換え、又はアドレスデコーダ情報のコード
の反転等を行う。アドレスデコーダ情報記憶手段４は、
アドレスデコーダ情報編集手段３から与えられるアドレ
スデコーダ情報を記憶する。
【００１６】また、ＲＯＭコードファイル８にはＬＳＩ
に書き込むべきＲＯＭコードが格納されており、ＲＯＭ
コード読み込み手段９は、ＲＯＭコードファイル８から
作成すべきＲＯＭのコードを１バイト単位で読み込み、
アドレスデコーダ情報記憶手段４から与えられるアドレ
スデコーダ情報により、ＲＯＭの真理値データマッピン
グ情報を作成する。真理値データ記憶手段10はＲＯＭコ
ード読み込み手段９から与えられたＲＯＭの真理値デー
タマッピング情報を記憶する。
に書き込むべきＲＯＭコードが格納されており、ＲＯＭ
コード読み込み手段９は、ＲＯＭコードファイル８から
作成すべきＲＯＭのコードを１バイト単位で読み込み、
アドレスデコーダ情報記憶手段４から与えられるアドレ
スデコーダ情報により、ＲＯＭの真理値データマッピン
グ情報を作成する。真理値データ記憶手段10はＲＯＭコ
ード読み込み手段９から与えられたＲＯＭの真理値デー
タマッピング情報を記憶する。
【００１７】また、座標値ファイル５には、ＲＯＭの真
理値データマッピング情報をマスク上の定められた座標
位置に配置するためのデータが格納されており、座標値
データ読み込み手段６は、作成すべきＲＯＭのコードを
配置するためのデータを座標値ファイル５から読み込
み、座標値データ記憶手段７がこれを記憶する。
理値データマッピング情報をマスク上の定められた座標
位置に配置するためのデータが格納されており、座標値
データ読み込み手段６は、作成すべきＲＯＭのコードを
配置するためのデータを座標値ファイル５から読み込
み、座標値データ記憶手段７がこれを記憶する。
【００１８】マスクＲＯＭレイアウトパターン発生手段
11は、前記真理値データ記憶手段10からのＲＯＭの真理
値データマッピング情報と、座標値データ記憶手段７か
らの座標値データにより、マスクＲＯＭレイアウトパタ
ーンを発生し、これを図示しないＬＳＩ製造装置に出力
するようになっている。
11は、前記真理値データ記憶手段10からのＲＯＭの真理
値データマッピング情報と、座標値データ記憶手段７か
らの座標値データにより、マスクＲＯＭレイアウトパタ
ーンを発生し、これを図示しないＬＳＩ製造装置に出力
するようになっている。
【００１９】次に、本発明のレイアウトパターン発生装
置にて、マスクＲＯＭレイアウトパターンを作成する手
順を図２に示すフローチャートに基づいて説明する。ま
ず、ＬＳＩの図形データから、ＲＯＭの真理値データマ
ッピング情報をマスク上で配置する座標値のデータが格
納された座標値ファイル５を作成する（Ｓ３１）。そし
て、ＬＳＩへ書き込むＲＯＭコードを例えばＥＰＲＯＭ
から読み込み、ＲＯＭコードファイル８を作成する（Ｓ
３２）。そして、作成すべきＬＳＩのシリーズ名，ＲＯ
Ｍ容量及びビット数を、アドレスデコーダ情報発生手段
２へ入力する（Ｓ３３）。
置にて、マスクＲＯＭレイアウトパターンを作成する手
順を図２に示すフローチャートに基づいて説明する。ま
ず、ＬＳＩの図形データから、ＲＯＭの真理値データマ
ッピング情報をマスク上で配置する座標値のデータが格
納された座標値ファイル５を作成する（Ｓ３１）。そし
て、ＬＳＩへ書き込むＲＯＭコードを例えばＥＰＲＯＭ
から読み込み、ＲＯＭコードファイル８を作成する（Ｓ
３２）。そして、作成すべきＬＳＩのシリーズ名，ＲＯ
Ｍ容量及びビット数を、アドレスデコーダ情報発生手段
２へ入力する（Ｓ３３）。
【００２０】アドレスデコーダ情報発生手段２へ入力さ
れたこれらのデータと、前記シリーズ情報記憶手段１に
格納されているシリーズ情報とにより、作成すべきＬＳ
Ｉのアドレスデコーダ情報を発生する（Ｓ３４）。
れたこれらのデータと、前記シリーズ情報記憶手段１に
格納されているシリーズ情報とにより、作成すべきＬＳ
Ｉのアドレスデコーダ情報を発生する（Ｓ３４）。
【００２１】作成すべきＬＳＩのアドレスデコーダ情報
に対応するシリーズ情報がシリーズ情報記憶手段１に格
納されている場合と格納されていない場合とを判定し
（Ｓ３５）、格納されていない場合は、Ｓ３４で発生し
たアドレスデコーダ情報を、アドレスデコーダ情報編集
手段３にて作成すべきＬＳＩのアドレスデコーダ情報に
編集する（Ｓ３６）。
に対応するシリーズ情報がシリーズ情報記憶手段１に格
納されている場合と格納されていない場合とを判定し
（Ｓ３５）、格納されていない場合は、Ｓ３４で発生し
たアドレスデコーダ情報を、アドレスデコーダ情報編集
手段３にて作成すべきＬＳＩのアドレスデコーダ情報に
編集する（Ｓ３６）。
【００２２】以下、このアドレスデコーダ情報の編集に
ついて説明する。上述のＳ３４で発生したアドレスデコ
ーダ情報が、作成すべきＬＳＩとＲＯＭコード配置角度
のみが異なるＲＯＭの真理値データマッピング情報が作
成されるようなものである場合は、アドレスデコーダ情
報編集手段３にて、発生したアドレスデコーダ情報の
Ｘ，Ｙデコーダの入れ換えを行う。図３はＸ，Ｙアドレ
スデコーダを入れ換えたアドレスデコーダ情報を示す説
明図である。Ｘデコーダ12はコード14を有し、Ｙデコー
ダ13はコード15を有し、夫々のコード14, 15を入れ換え
ることにより、Ｘデコーダ12はコード15, Ｙデコーダ13
はコード14を有する。このようなＸ，Ｙデコーダ12, 13
の入れ換えにより、ＬＳＩのＲＯＭの配置角度が90°異
なるアドレスデコーダ情報に編集される。
ついて説明する。上述のＳ３４で発生したアドレスデコ
ーダ情報が、作成すべきＬＳＩとＲＯＭコード配置角度
のみが異なるＲＯＭの真理値データマッピング情報が作
成されるようなものである場合は、アドレスデコーダ情
報編集手段３にて、発生したアドレスデコーダ情報の
Ｘ，Ｙデコーダの入れ換えを行う。図３はＸ，Ｙアドレ
スデコーダを入れ換えたアドレスデコーダ情報を示す説
明図である。Ｘデコーダ12はコード14を有し、Ｙデコー
ダ13はコード15を有し、夫々のコード14, 15を入れ換え
ることにより、Ｘデコーダ12はコード15, Ｙデコーダ13
はコード14を有する。このようなＸ，Ｙデコーダ12, 13
の入れ換えにより、ＬＳＩのＲＯＭの配置角度が90°異
なるアドレスデコーダ情報に編集される。
【００２３】このようにして発生させたアドレスデコー
ダ情報をアドレスデコーダ情報記憶手段４にて記憶する
（Ｓ３７）。上述のＳ３５にて発生されたアドレスデコ
ーダ情報が作成すべきＬＳＩに対応するものである場合
は、アドレスデコーダ情報編集手段３にてアドレスデコ
ーダ情報を編集する必要はなく、アドレスデコーダ情報
発生手段２にて発生されたアドレスデコーダ情報がアド
レスデコーダ情報記憶手段４にて記憶される（Ｓ３
７）。
ダ情報をアドレスデコーダ情報記憶手段４にて記憶する
（Ｓ３７）。上述のＳ３５にて発生されたアドレスデコ
ーダ情報が作成すべきＬＳＩに対応するものである場合
は、アドレスデコーダ情報編集手段３にてアドレスデコ
ーダ情報を編集する必要はなく、アドレスデコーダ情報
発生手段２にて発生されたアドレスデコーダ情報がアド
レスデコーダ情報記憶手段４にて記憶される（Ｓ３
７）。
【００２４】ＲＯＭコード読み込み手段９では、前記Ｒ
ＯＭコードファイル８から、作成すべきＬＳＩのＲＯＭ
コードが１バイト単位で読み込まれ（Ｓ３８）、アドレ
スデコーダ情報がアドレスデコーダ情報記憶手段４から
読み込まれて、これらに基づいてＲＯＭの真理値データ
マッピング情報が作成され、真理値データ記憶手段10に
て記憶される（Ｓ３９）。
ＯＭコードファイル８から、作成すべきＬＳＩのＲＯＭ
コードが１バイト単位で読み込まれ（Ｓ３８）、アドレ
スデコーダ情報がアドレスデコーダ情報記憶手段４から
読み込まれて、これらに基づいてＲＯＭの真理値データ
マッピング情報が作成され、真理値データ記憶手段10に
て記憶される（Ｓ３９）。
【００２５】ＲＯＭコードの読み込みの終了を判定し
（Ｓ４０）、未終了の場合は、ＲＯＭコードをＲＯＭコ
ード読み込み手段９に読み込み（Ｓ３８）、ＲＯＭの真
理値データマッピング情報を作成する（Ｓ３９）手順
が、ＲＯＭコードの読み込みの終了まで繰り返される。
ＲＯＭコードの読み込みが終了した場合は、作成すべき
ＬＳＩの座標値データを前記座標値ファイル５から座標
値データ読み込み手段６に読み込み、座標値データ記憶
手段７に記憶する（Ｓ４１）。そして、マスクＲＯＭレ
イアウトパターン発生手段11にて、ＲＯＭの真理値デー
タマッピング情報及び座標値データにより、マスクＲＯ
Ｍレイアウトパターンを発生させる（Ｓ４２）。
（Ｓ４０）、未終了の場合は、ＲＯＭコードをＲＯＭコ
ード読み込み手段９に読み込み（Ｓ３８）、ＲＯＭの真
理値データマッピング情報を作成する（Ｓ３９）手順
が、ＲＯＭコードの読み込みの終了まで繰り返される。
ＲＯＭコードの読み込みが終了した場合は、作成すべき
ＬＳＩの座標値データを前記座標値ファイル５から座標
値データ読み込み手段６に読み込み、座標値データ記憶
手段７に記憶する（Ｓ４１）。そして、マスクＲＯＭレ
イアウトパターン発生手段11にて、ＲＯＭの真理値デー
タマッピング情報及び座標値データにより、マスクＲＯ
Ｍレイアウトパターンを発生させる（Ｓ４２）。
【００２６】以上のように、本発明のレイアウトパター
ン発生装置は、アドレスデコーダ情報編集手段にて、発
生するアドレスデコーダ情報を作成すべきＬＳＩのアド
レスデコーダ情報に対応させて編集することができるの
で、新たなシリーズ情報を作成せずにマスクＲＯＭレイ
アウトパターンを発生させることができる。
ン発生装置は、アドレスデコーダ情報編集手段にて、発
生するアドレスデコーダ情報を作成すべきＬＳＩのアド
レスデコーダ情報に対応させて編集することができるの
で、新たなシリーズ情報を作成せずにマスクＲＯＭレイ
アウトパターンを発生させることができる。
【００２７】また、本発明のレイアウトパターン発生装
置において、アドレスデコーダ情報発生手段２にて発生
したアドレスデコーダ情報のコードの全てが、作成すべ
きＬＳＩのＲＯＭの真理値データマッピング情報のコー
ドの反転である場合には、アドレスデコーダ情報編集手
段３にて、アドレスデコーダ情報のコードを編集する。
図４は、アドレスデコーダのコードを反転させる説明図
である。アドレスデコーダ16はコード17を有し、コード
を反転させることによりコード18を有する。これによ
り、アドレスデコーダ情報発生手段２にて発生したアド
レスデコーダ情報は全てのコードが反転されたアドレス
デコーダ情報に編集される。編集されたアドレスデコー
ダ情報は、上述した手順に従い、マスクＲＯＭレイアウ
トパターンを発生させる。
置において、アドレスデコーダ情報発生手段２にて発生
したアドレスデコーダ情報のコードの全てが、作成すべ
きＬＳＩのＲＯＭの真理値データマッピング情報のコー
ドの反転である場合には、アドレスデコーダ情報編集手
段３にて、アドレスデコーダ情報のコードを編集する。
図４は、アドレスデコーダのコードを反転させる説明図
である。アドレスデコーダ16はコード17を有し、コード
を反転させることによりコード18を有する。これによ
り、アドレスデコーダ情報発生手段２にて発生したアド
レスデコーダ情報は全てのコードが反転されたアドレス
デコーダ情報に編集される。編集されたアドレスデコー
ダ情報は、上述した手順に従い、マスクＲＯＭレイアウ
トパターンを発生させる。
【００２８】
【発明の効果】以上のように、本発明のレイアウトパタ
ーン発生装置においては、アドレスデコーダ情報編集手
段を備え、ＬＳＩのシリーズ毎のシリーズ内最大ＲＯＭ
容量を有するＬＳＩのシリーズ情報並びに作成すべきＬ
ＳＩのＲＯＭ容量及びビット数を基に発生するアドレス
デコーダ情報を、作成すべきＬＳＩのアドレスデコーダ
情報に対応させて編集することができるので、新たにア
ドレスデコーダ情報を発生させるための情報を作成する
ことなく、ＬＳＩのレイアウトパターンを発生できる。
また、発生するマスクＲＯＭレイアウトパターンの信頼
性が向上すると共に、シリーズ情報記憶手段に記憶させ
るデータ数を減少でき、メンテナンスを容易にすること
ができる等、本発明は優れた効果を奏するものである。
ーン発生装置においては、アドレスデコーダ情報編集手
段を備え、ＬＳＩのシリーズ毎のシリーズ内最大ＲＯＭ
容量を有するＬＳＩのシリーズ情報並びに作成すべきＬ
ＳＩのＲＯＭ容量及びビット数を基に発生するアドレス
デコーダ情報を、作成すべきＬＳＩのアドレスデコーダ
情報に対応させて編集することができるので、新たにア
ドレスデコーダ情報を発生させるための情報を作成する
ことなく、ＬＳＩのレイアウトパターンを発生できる。
また、発生するマスクＲＯＭレイアウトパターンの信頼
性が向上すると共に、シリーズ情報記憶手段に記憶させ
るデータ数を減少でき、メンテナンスを容易にすること
ができる等、本発明は優れた効果を奏するものである。
【図１】本発明のレイアウトパターンの発生装置の構成
を示すブロック図である。
を示すブロック図である。
【図２】本発明のレイアウトパターン発生装置にて、Ｒ
ＯＭレイアウトパターンを作成する手順を示すフローチ
ャートである。
ＯＭレイアウトパターンを作成する手順を示すフローチ
ャートである。
【図３】Ｘ，Ｙアドレスデコーダを入れ換えたアドレス
デコーダ情報を示す説明図である。
デコーダ情報を示す説明図である。
【図４】アドレスデコーダのコードを反転させる説明図
である。
である。
【図５】従来のレイアウトパターンの発生装置の構成を
示すブロック図である。
示すブロック図である。
【図６】従来のレイアウトパターン発生装置にて、ＲＯ
Ｍレイアウトパターンを作成する手順を示すフローチャ
ートである。
Ｍレイアウトパターンを作成する手順を示すフローチャ
ートである。
１ シリーズ情報記憶手段 ２ アドレスデコーダ情報発生手段 ３ アドレスデコーダ情報編集手段 ５ 座標値ファイル ６ 座標値データ読み込み手段 ８ ＲＯＭコードファイル ９ ＲＯＭコード読み込み手段 11 マスクＲＯＭレイアウトパターン発生手段 12,13,16 アドレスデコーダ 14,15,17,18 コード
Claims (1)
- 【請求項１】 ＬＳＩのＲＯＭコードの配列を特定する
アドレスデコーダ情報、及びＲＯＭに書き込むべきＲＯ
ＭコードによりＲＯＭの真理値データマッピング情報を
発生し、該ＲＯＭの真理値データマッピング情報と、こ
れを配置すべきマスク上の座標値を決定する座標値デー
タとにより、マスクＲＯＭレイアウトパターンを発生す
るレイアウトパターン発生装置において、 シリーズ内最大のＲＯＭ容量を有するＬＳＩの、前記ア
ドレスデコーダ情報を発生するための情報を記憶するシ
リーズ情報記憶手段と、該情報並びに作成すべきＲＯＭ
の容量及びビット数より、アドレスデコーダ情報を発生
させるアドレスデコーダ情報発生手段と、該アドレスデ
コーダ情報を、作成すべきＲＯＭのアドレスデコーダ情
報に編集するアドレスデコーダ情報編集手段と、前記Ｒ
ＯＭコード及び作成すべきＲＯＭのアドレスデコーダ情
報を読み込み、前記ＲＯＭの真理値データマッピング情
報を作成するＲＯＭコード読み込み手段と、前記座標値
データを作成する座標値データ読み込み手段と、前記Ｒ
ＯＭの真理値データマッピング情報及び座標値データを
読み込み、マスクＲＯＭレイアウトパターンを発生する
手段とを備えることを特徴とするレイアウトパターン発
生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4287310A JP2766921B2 (ja) | 1992-10-26 | 1992-10-26 | レイアウトパターン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4287310A JP2766921B2 (ja) | 1992-10-26 | 1992-10-26 | レイアウトパターン発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06139309A true JPH06139309A (ja) | 1994-05-20 |
| JP2766921B2 JP2766921B2 (ja) | 1998-06-18 |
Family
ID=17715719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4287310A Expired - Lifetime JP2766921B2 (ja) | 1992-10-26 | 1992-10-26 | レイアウトパターン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766921B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263477B1 (en) | 1997-02-13 | 2001-07-17 | Nec Corporation | Layout information generating apparatus and method thereof |
-
1992
- 1992-10-26 JP JP4287310A patent/JP2766921B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263477B1 (en) | 1997-02-13 | 2001-07-17 | Nec Corporation | Layout information generating apparatus and method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2766921B2 (ja) | 1998-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2766921B2 (ja) | レイアウトパターン発生装置 | |
| JPS58115673A (ja) | 記憶情報制御方式及び装置 | |
| JPH08115268A (ja) | メモリ回路装置 | |
| JPH07177040A (ja) | 可変長符号化装置 | |
| JPH04100324A (ja) | 可変長符号の復号方式 | |
| JPS5945694A (ja) | Ｒｏｍ読出し情報変更方式 | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| JP3224050B2 (ja) | 可変長符号復号器、プロセッサ、および可変長符号復号テーブル | |
| JPS58208996A (ja) | 誤り訂正を行なう記憶装置の部分書込みを含む連続アドレスへの連続動作方式 | |
| JP3232717B2 (ja) | 回路記述合成装置 | |
| JPH03108130A (ja) | 変調回路 | |
| JP2000347890A (ja) | 半導体装置のテストパタン生成方法およびテストパタン生成装置 | |
| JP3452455B2 (ja) | 演算処理装置 | |
| JPH10163879A (ja) | Ｄｓｖ制御方法及びその装置 | |
| KR0124866Y1 (ko) | 데이타 교환장치 | |
| JP2001022817A (ja) | 論理回路自動生成装置 | |
| JPH0388005A (ja) | 数値制御装置 | |
| JPS6022769B2 (ja) | 誤り訂正回路 | |
| JPS6296822A (ja) | 枠組作成方式 | |
| JPS62212990A (ja) | メモリ書込み装置 | |
| JPS63181169A (ja) | インタ−リ−ブデインタ−リ−ブ装置 | |
| JPH01119996A (ja) | 半導体記憶装置 | |
| JPS61230699A (ja) | 記憶方式 | |
| JPH05257454A (ja) | 文字フォントデータの展開方式 | |
| JPH0480675A (ja) | メモリｉｃテスタ |