JPH06139116A - プログラムトレース方式 - Google Patents
プログラムトレース方式Info
- Publication number
- JPH06139116A JPH06139116A JP3128559A JP12855991A JPH06139116A JP H06139116 A JPH06139116 A JP H06139116A JP 3128559 A JP3128559 A JP 3128559A JP 12855991 A JP12855991 A JP 12855991A JP H06139116 A JPH06139116 A JP H06139116A
- Authority
- JP
- Japan
- Prior art keywords
- program
- trace
- time
- command
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 コマンド／レスポンスの時間的関係を把握す
ることで、障害発生時の原因究明を容易に行なうことが
できるプログラムトレース方式を提供する。 【構成】 プログラムの動作時間を所定周期毎にインク
リメントしながらカウントするカウンタ１４と、コマン
ド／レスポンスのイベント発生毎に、前記カウンタ１４
のカウント値をトレースデータとして、トレーステーブ
ル４に書き込む書き込み手段１２，１３とを備えた。
ることで、障害発生時の原因究明を容易に行なうことが
できるプログラムトレース方式を提供する。 【構成】 プログラムの動作時間を所定周期毎にインク
リメントしながらカウントするカウンタ１４と、コマン
ド／レスポンスのイベント発生毎に、前記カウンタ１４
のカウント値をトレースデータとして、トレーステーブ
ル４に書き込む書き込み手段１２，１３とを備えた。
Description
【０００１】
【産業上の利用分野】本発明は、コマンド・レスポンス
方式におけるプログラムトレース方式に関する。
方式におけるプログラムトレース方式に関する。
【０００２】
【従来の技術】コマンド・レスポンス方式で、外部機器
との間でデータの授受を行なうプログラムの走行中、プ
ログラムの任意の位置でプログラム情報をトレースし、
そのトレース結果をバッテリバックアップメモリのトレ
ースデータに書き込むプログラムトレース方式は従来よ
り知られている。
との間でデータの授受を行なうプログラムの走行中、プ
ログラムの任意の位置でプログラム情報をトレースし、
そのトレース結果をバッテリバックアップメモリのトレ
ースデータに書き込むプログラムトレース方式は従来よ
り知られている。
【０００３】ところで、従来例に係る上記プログラムト
レース方式は、コマンド／レスポンスのデータを、単に
時系列にバッテリバックアップメモリに蓄積するだけの
ものであった。
レース方式は、コマンド／レスポンスのデータを、単に
時系列にバッテリバックアップメモリに蓄積するだけの
ものであった。
【０００４】すなわち、バッファに、コマンド／レスポ
ンスのイベントをＦＩＦＯ（ファーストイン・ファース
トアウト）の形で入力するのみであった。
ンスのイベントをＦＩＦＯ（ファーストイン・ファース
トアウト）の形で入力するのみであった。
【０００５】
【発明が解決しようとする課題】従って、上記従来技術
においては、プログラム実行中にエラーが発生した場合
は、そこから順次遡って、エラー個所を検出しなくては
ならず、外部機器の障害発生個所の検出に時間がかかる
という問題があった。
においては、プログラム実行中にエラーが発生した場合
は、そこから順次遡って、エラー個所を検出しなくては
ならず、外部機器の障害発生個所の検出に時間がかかる
という問題があった。
【０００６】本発明は、上記従来技術の欠点を解消し、
コマンド／レスポンスの時間的関係を把握することで、
障害発生時の原因究明を容易ならしめるプログラムトレ
ース方式を提供することを目的とする。
コマンド／レスポンスの時間的関係を把握することで、
障害発生時の原因究明を容易ならしめるプログラムトレ
ース方式を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、プログラムの動作時間を所定周期毎にイ
ンクリメントしながらカウントするカウンタと、コマン
ド・レスポンスのイベント発生毎に、前記カウンタのカ
ウント値をトレースデータとして、前記トレーステーブ
ルに書き込み手段とを備えたことを特徴とするものであ
る。
に、本発明は、プログラムの動作時間を所定周期毎にイ
ンクリメントしながらカウントするカウンタと、コマン
ド・レスポンスのイベント発生毎に、前記カウンタのカ
ウント値をトレースデータとして、前記トレーステーブ
ルに書き込み手段とを備えたことを特徴とするものであ
る。
【０００８】
【作用】コマンド／レスポンスのイベントが発生する毎
に、コマンドのデータ及びコマンド発生時のカウンタ
（ＣＰＵのシステムクロック）のカウントデータの双方
をプログラムトレースし、一方、レスポンス発生時も同
様に、レスポンス及びカウントデータの双方をプログラ
ムトレースして、両タイムデータから、コマンド／レス
ポンスの処理時間を判断する。
に、コマンドのデータ及びコマンド発生時のカウンタ
（ＣＰＵのシステムクロック）のカウントデータの双方
をプログラムトレースし、一方、レスポンス発生時も同
様に、レスポンス及びカウントデータの双方をプログラ
ムトレースして、両タイムデータから、コマンド／レス
ポンスの処理時間を判断する。
【０００９】
【実施例】以下、本発明の実施例を図面に基づき説明す
る。
る。
【００１０】図１は、本発明のトレース内容を示す模式
図であり、本発明ではプログラムトレースに際して、タ
イムトレースを行なう点に特徴がある。
図であり、本発明ではプログラムトレースに際して、タ
イムトレースを行なう点に特徴がある。
【００１１】すなわち、コマンド・レスポンス方式で外
部機器との間でデータの授受を行なうプログラムを実行
中、コマンド／レスポンスのデータをトレースするに際
して、コマンドに対応するタイムデータ及びレスポンス
に対応するタイムデータをもトレースする。
部機器との間でデータの授受を行なうプログラムを実行
中、コマンド／レスポンスのデータをトレースするに際
して、コマンドに対応するタイムデータ及びレスポンス
に対応するタイムデータをもトレースする。
【００１２】上記のプログラムトレース方式において
は、１イベントのコマンド／レスポンスのプログラムト
レースに際して行なわれるタイムトレースデータから、
コマンド／レスポンス間の処理時間Ｔが判断できるの
で、この時間Ｔを予め設定された基準値と比較すること
で、プログラム中に発生した障害の原因が、メカ系の設
計値に該当するものなのか、メカ系の動作のどの過程に
原因があったのか、負荷系の異常に起因するものなのか
等が把握できる。
は、１イベントのコマンド／レスポンスのプログラムト
レースに際して行なわれるタイムトレースデータから、
コマンド／レスポンス間の処理時間Ｔが判断できるの
で、この時間Ｔを予め設定された基準値と比較すること
で、プログラム中に発生した障害の原因が、メカ系の設
計値に該当するものなのか、メカ系の動作のどの過程に
原因があったのか、負荷系の異常に起因するものなのか
等が把握できる。
【００１３】言い換えると、エラー原因が、機械側にあ
るのか、ＣＰＵ側にあるのか、また、機械側のどこにあ
るのかを判断することができる。
るのか、ＣＰＵ側にあるのか、また、機械側のどこにあ
るのかを判断することができる。
【００１４】図２は、１つの制御系全体を示すブロック
図である。
図である。
【００１５】図において、１はメインＣＰＵ、２，３は
サブＣＰＵである。
サブＣＰＵである。
【００１６】メインＣＰＵ１は、内部に制御部１１、レ
ジスタ（書き込み手段）１２，１３、演算部（カウンタ
機能を含む）１４を持ち、クロックジェネレータ（水晶
発振器）１５によるクロック１６により動作するもので
あり、外部には各種のメモリを有するが、ここでは、本
発明と関係のあるバッテリバックアップメモリ（バッテ
リＲＡＭ）１７のみ示す。
ジスタ（書き込み手段）１２，１３、演算部（カウンタ
機能を含む）１４を持ち、クロックジェネレータ（水晶
発振器）１５によるクロック１６により動作するもので
あり、外部には各種のメモリを有するが、ここでは、本
発明と関係のあるバッテリバックアップメモリ（バッテ
リＲＡＭ）１７のみ示す。
【００１７】また、サブＣＰＵ２，３はそれぞれ外部負
荷に連なる複数のセンサ２１，２２及び３１，３２を有
している。
荷に連なる複数のセンサ２１，２２及び３１，３２を有
している。
【００１８】図３は、バッテリバックアップメモリ１７
のトレーステーブル４を示す図であり、符号５はサブＣ
ＰＵ２により実行されるプログラムのトレースデータを
記憶する第１記憶エリア、符号６はサブＣＰＵ３により
実行されるプログラムのトレースデータを記憶する第２
記憶エリアをそれぞれ示す。
のトレーステーブル４を示す図であり、符号５はサブＣ
ＰＵ２により実行されるプログラムのトレースデータを
記憶する第１記憶エリア、符号６はサブＣＰＵ３により
実行されるプログラムのトレースデータを記憶する第２
記憶エリアをそれぞれ示す。
【００１９】また、第１，第２記憶エリア５，６におい
て、５−１，６−１はそこで管理している最古のトレー
スデータ、５−ｎ，６−ｎは同、最新のトレースデータ
を示す。
て、５−１，６−１はそこで管理している最古のトレー
スデータ、５−ｎ，６−ｎは同、最新のトレースデータ
を示す。
【００２０】最古のトレースデータから最新のトレース
データは、コマンド／レスポンスのイベントが発生する
毎にトレーステーブル４に書き込まれる訳であるが、例
えば、この書き込みは、外部インターフェースの割り込
み処理の後で行なわれる。
データは、コマンド／レスポンスのイベントが発生する
毎にトレーステーブル４に書き込まれる訳であるが、例
えば、この書き込みは、外部インターフェースの割り込
み処理の後で行なわれる。
【００２１】また、タイムトレース用のカウントは、例
えば、５ｍｓ毎にカウントアップするシステムクロック
により行なわれる。
えば、５ｍｓ毎にカウントアップするシステムクロック
により行なわれる。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
トレースデータに時間要素を追加したから、デバッグの
スピード向上、障害発生時の原因究明を容易に行なうこ
とができる。
トレースデータに時間要素を追加したから、デバッグの
スピード向上、障害発生時の原因究明を容易に行なうこ
とができる。
【図面の簡単な説明】
【図１】本発明に係るプログラムトレースの外面を示す
模式図である。
模式図である。
【図２】一つの制御系全体のブロック図である。
【図３】トレーステーブルの内容を示す説明図である。
１ メインＣＰＵ ２，３ サブＣＰＵ ４ トレーステーブル ５ 第１記憶エリア ６ 第２記憶エリア １１ 制御部 １２，１３ レジスタ １４ 演算部 １５ クロックジェネレータ １６ クロック １７ バッテリバックアップメモリ
フロントページの続き (72)発明者 平敷 好和 静岡県田方郡大仁町大仁570番地 東京電 気株式会社大仁工場内
Claims (1)
- 【請求項１】 コマンド・レスポンス方式で外部機器と
の間でデータの授受を行なうプログラムの、走行中の任
意の位置でプログラム情報をトレースし、そのトレース
結果をバッテリバックアップメモリのトレーステーブル
に書き込むプログラムトレース方式において、 プログラムの動作時間を所定周期毎にインクリメントし
ながらカウントするカウンタと、コマンド／レスポンス
のイベント発生毎に、前記カウンタのカウント値をトレ
ースデータとして、前記トレーステーブルに書き込む書
き込み手段とを備えたことを特徴とするプログラムトレ
ース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3128559A JPH06139116A (ja) | 1991-05-01 | 1991-05-01 | プログラムトレース方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3128559A JPH06139116A (ja) | 1991-05-01 | 1991-05-01 | プログラムトレース方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06139116A true JPH06139116A (ja) | 1994-05-20 |
Family
ID=14987759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3128559A Pending JPH06139116A (ja) | 1991-05-01 | 1991-05-01 | プログラムトレース方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06139116A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130245A (ja) * | 1987-11-16 | 1989-05-23 | Nec Corp | 周辺制御装置のトレース制御方式 |
| JPH01140258A (ja) * | 1987-11-26 | 1989-06-01 | Nec Corp | 周辺制御装置のトレース制御方式 |
| JPH0241550A (ja) * | 1988-08-01 | 1990-02-09 | Nec Corp | データ処理装置 |
-
1991
- 1991-05-01 JP JP3128559A patent/JPH06139116A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01130245A (ja) * | 1987-11-16 | 1989-05-23 | Nec Corp | 周辺制御装置のトレース制御方式 |
| JPH01140258A (ja) * | 1987-11-26 | 1989-06-01 | Nec Corp | 周辺制御装置のトレース制御方式 |
| JPH0241550A (ja) * | 1988-08-01 | 1990-02-09 | Nec Corp | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5886648A (ja) | トレ−ス装置 | |
| JPH06139116A (ja) | プログラムトレース方式 | |
| JPH0581070A (ja) | プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法 | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| JPS6386052A (ja) | メモリ診断方式 | |
| JP3576978B2 (ja) | メモリポート、記憶装置、情報処理システム | |
| JPS59202547A (ja) | デバツグ装置 | |
| JP2820889B2 (ja) | コントローラ | |
| JPH0619744A (ja) | マルチプロセッサシステムの動作監視方式 | |
| JPS63118964A (ja) | 情報処理装置 | |
| JPH01222341A (ja) | オンラインデバッグ方式 | |
| JPH06161796A (ja) | 情報処理装置 | |
| JPH04180130A (ja) | 割込みベクタテーブル保護回路 | |
| JPH04138532A (ja) | 暴走検出回路 | |
| JPS58125154A (ja) | 状態履歴記憶方式 | |
| JPH08179812A (ja) | プログラマブルコントローラ | |
| JPS62298841A (ja) | フア−ムウエア・デバツグ方式 | |
| JPS6123240A (ja) | デ−タ処理装置 | |
| JPS59206944A (ja) | マイクロプログラム監視装置 | |
| JPH05204710A (ja) | イベントトレース装置 | |
| JPS5892046A (ja) | デ−タトレ−ス装置 | |
| JPH05250207A (ja) | デバッグ保守システム | |
| JPS6162945A (ja) | 情報処理装置の検査方式 | |
| JPH01311332A (ja) | エラーチェック方式 |