JPH06131711A

JPH06131711A - プローブユニットの製造方法、及びプローブユニット、及びそのプローブユニットを用いた情報処理装置

Info

Publication number: JPH06131711A
Application number: JP4305933A
Authority: JP
Inventors: Masaru Nakayama; 優中山; Osamu Takamatsu; 修高松; Yoshimasa Okamura; 好真岡村; Yoshihiro Yanagisawa; 芳浩柳沢; Yasuhiro Shimada; 康弘島田; Keisuke Yamamoto; 敬介山本
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-10-21
Filing date: 1992-10-21
Publication date: 1994-05-13
Anticipated expiration: 2015-09-11
Also published as: JP3086987B2

Abstract

(57)【要約】【目的】走査型トンネル顕微鏡またはその原理を応用
した情報処理装置等に用いるトンネル電流検知用のプロ
ーブユニットの製造方法を提供する。【構成】圧電体層１０と該圧電体層１０を逆圧電効果
により変位させるための電極層１１とトンネル電流を検
知するための探針１１及び該トンネル電流を取り出す電
極を有する少なくとも一つのカンチレバーと、該カンチ
レバーを駆動しトンネル電流を検知・増幅する回路部と
を同一基板１上に設けてなるプローブユニットの製造方
法であって、基板１上にＬＰＣＶＤによりシリコンナイ
トライド層５を成膜し、シリコンナイトライド層５上に
上記カンチレバーを形成するプローブユニットの製造方
法。【効果】表面凹凸やヒロックが極めて少ないＬＰＣＶ
Ｄによるシリコンナイトライド層上に設けたカンチレバ
ーは、駆動特性、トンネル電流検知特性に優れ、かかる
プローブユニットを用いた情報処理装置は高速かつ信頼
性の高い装置とすることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、走査型トンネル顕微鏡
またはその原理を応用した情報の高密度記録再生を行う
情報処理装置等に用いるトンネル電流検知用のプローブ
ユニットとその製造方法、及びそのプローブユニットを
用いた情報処理装置に関する。

【０００２】

【従来の技術】近年において、導体の表面原子の電子構
造を直接観測できる走査型トンネル顕微鏡（以下、ＳＴ
Ｍと略す）が開発され（Ｇ．Ｂｉｎｎｉｎｇｅｔａ
ｌ．，Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔｔ．４９（１９８２）
５７）、単結晶、非結晶を問わず実空間像を著しく高い
分解能（ナノメートル以下）で測定できるようになっ
た。

【０００３】かかるＳＴＭは、金属のプローブ（探針）
と導電性物質の間に電圧を加えて、１ｎｍ程度の距離ま
で近づけると、その間にトンネル電流が流れることを利
用している。この電流は両者の距離変化に非常に敏感で
かつ指数関数的に変化するため、トンネル電流を一定に
保つようにプローブを走査することにより実空間の表面
構造を原子オーダーの分解能で観察することができる。
このＳＴＭを用いた解析は導電性材料に限られるが、導
電性材料の表面に薄く形成された絶縁膜の構造解析にも
応用され始めている。

【０００４】更に、上述の装置、手段は微小電流を検知
する方法を用いているため、媒体に損傷を与えず、かつ
低電力で観測できる利点をも有する。また、大気中での
動作も可能であるためＳＴＭの広範囲な応用が期待され
ている。特に、特開昭６３−１６１５５２号公報、特開
昭６３−１６１５５３号公報等に提案されているよう
に、高密度な記録再生装置としての実用化が積極的に進
められている。これは、ＳＴＭと同様のプローブを用い
て、プローブと記録媒体間に印加する電圧を変化させて
記録を行うものであり、記録媒体としては、電圧−電流
特性においてメモリ性のあるスイッチング特性を示す材
料、例えばカルコゲン化物類、π電子系有機化合物の薄
膜層を用いている。一方、再生については、記録を行っ
た領域とそうでない領域のトンネル抵抗の変化を検知す
ることにより行っている。この記録方式を用いる記録媒
体としては、プローブに印加する電圧により記録媒体の
表面形状が変化するものでも適用可能である。

【０００５】このＳＴＭの操作或いはＳＴＭ応用の記録
再生を行う場合、プローブと試料または記録媒体との距
離をÅオーダーで制御しなければならない。また、高密
度の記録再生においては記録媒体上に２次元に配列した
情報を記録再生するために、プローブの２次元操作を、
例えば数１０Åオーダーで制御しなければならない。更
に、記録再生システムの機能向上、特に高速化の観点か
ら多数のプローブを選択的に駆動し、トンネル電流を検
知することが提案されている。つまり、多数のプローブ
が配置された領域内で、上記の精度でプローブと媒体の
相対位置を３次元的に制御しなければならない。この制
御にはプローブ側或いは媒体に取りつけた積層型圧電素
子、円筒型圧電素子等を用いている。

【０００６】しかし、これらの素子はいずれも変化量は
大きく取れるものの、集積化には適しておらず、マルチ
プローブ型の記録再生装置等に使用するのは不利であ
る。この観点からプローブを長さ１００〜３００μｍ程
度のカンチレバー上に取り付け、このカンチレバーを圧
電体で駆動する方法が考えられている。更に、記録再生
の際には、多数のカンチレバーの駆動或いはトンネル電
流の検知・増幅或いはトンネル電流値からの駆動のフィ
ードバックを選択的に実行しなければならないので、そ
のためのスイッチング回路、バイアス回路、増幅回路、
サーボ回路等々が必要となり、装置の小型化・高速化の
ためにそれらの回路をカンチレバーと同一基板上に形成
することが必要になってくる。

【０００７】図９に従来の製造方法により同一基板上に
上記回路とカンチレバーを形成した素子の断面図を示
す。図中、１はＳｉ基板であり、２はＬｏｃｏｓ酸化
層、３はＰｏｌｙＳｉゲート、４は層間絶縁層、６は電
極層、７はマスク層、８は引き出し電極、９はカンチレ
バー駆動用電極層、１０は圧電体層である。カンチレバ
ー駆動用電極層９はＳｉ基板１の面方位（１００）面で
ｎＭＯＳのドレイン１２と接続されている。

【０００８】上記素子の製造方法を図１０を用いて説明
する。図１０（ａ）は回路部の層間絶縁層４のフォトリ
ソ、エッチングが終了した図で拡散工程はすでに終了し
ており、また、カンチレバー領域の層間絶縁層はＳｉ基
板１と電極配線のコンタクトを取るためのエッチングの
際に除去されている。その後、電極層６をスパッタ装置
等で成膜して図１０（ｂ）を得る。しかる後に、電極層
６のフォトリソ、エッチングを行うと回路素子の配線工
程が完了し、回路部の保護膜或いはＳｉ基板１の異方性
エッチングの際のマスク層となるＳｉ₃Ｎ₄あるいはＳ
ｉＯＮ層７をプラズマＣＶＤにより成膜して図１０
（ｃ）を得る。更に、電極層９と圧電体層１０を積層し
てカンチレバーを形成し、カンチレバー駆動用或いはト
ンネル電流引き出し用電極９と回路部配線電極層６を接
続する引き出し電極８と探針１１を形成する。最後に、
カンチレバー下部のＳｉ基板１を基板裏面からの異方性
エッチングにより除去し、更にマスク層７を除去して、
先端にプローブが搭載されたカンチレバー形状と処理回
路が同一基板上にあるプローブユニットができ上がる。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来の方法のようにプラズマＣＶＤにより成膜した回路部
の保護膜であるところのＳｉＮあるいはＳｉＯＮ膜上に
カンチレバーを形成すると、プラズマ膜特有の表面凹凸
やヒロックにより、その上に成膜した圧電体層の配向性
の低下や内部応力の増大、更には抵抗低下を招くため、
カンチレバーの変位特性の低下や反りの増大、更にはカ
ンチレバー駆動時の配線間のクロストークといった多く
の問題を生じていた。

【００１０】また、カンチレバー形状を基板裏面からの
異方性エッチングにより形成すると、基板の厚み分の深
さでエッチングを行う必要があり、例えばＳｉ基板では
面方位（１００）と（１１１）のなす角度が５４．７°
なので、多くのデッドスペースが生じる。例えば、ウエ
ハの厚みが５２５μｍの場合、各カンチレバー間のデッ
ドスペースは約７４０μｍにも達しプローブユニットの
小型化に大きな障害となる。

【００１１】本発明の目的とするところは、上記従来技
術の問題点に鑑み、カンチレバーの信頼性、駆動特性を
向上したプローブユニットを提供することにあり、更に
はカンチレバーの集積化を容易にして、より小型化され
たプローブユニットを提供することにある。

【００１２】

【課題を解決するための手段及び作用】上記目的を達成
するために成された本発明第一は、圧電体層と該圧電体
層を逆圧電効果により変位させるための電極層とトンネ
ル電流を検知するための探針及び該トンネル電流を取り
出す電極を有する少なくとも一つのカンチレバーと、該
カンチレバーを駆動しトンネル電流を検知・増幅する回
路部とを同一基板上に設けてなるプローブユニットの製
造方法において、上記基板上にＬＰＣＶＤによりシリコ
ンナイトライド層を成膜し、該シリコンナイトライド層
上に上記カンチレバーを形成することを特徴とするプロ
ーブユニットの製造方法であり、更には、この製造方法
により製造されるプローブユニットである。

【００１３】また、本発明第二は、圧電体層と該圧電体
層を逆圧電効果により変位させるための電極層とトンネ
ル電流を検知するための探針及び該トンネル電流を取り
出す電極を有する少なくとも一つのカンチレバーと、該
カンチレバーを駆動しトンネル電流を検知・増幅する回
路部とを同一基板上に設けてなるプローブユニットの製
造方法において、上記回路部の層間絶縁層を形成する工
程と、該層間絶縁層上に上記電極層と圧電体層を積層し
た後保護層を形成する工程と、基板表面からの異方性エ
ッチングによってカンチレバー形状を形成する工程を有
することを特徴とするプローブユニットの製造方法であ
り、更には、この製造方法により製造されるプローブユ
ニットである。

【００１４】本発明第一によれば、従来のようなプラズ
マ膜ではなく、表面凹凸やヒロックが極めて少ないＬＰ
ＣＶＤによるシリコンナイトライド層上に圧電体層を成
膜するので、圧電体層の配向性低下や内部応力の増大、
更には抵抗低下を招くことなくカンチレバーを形成でき
る。このため、カンチレバーの特性低下や反りの増大、
更にはカンチレバー駆動時の配線間のクロストークを防
止できる。

【００１５】本発明第二によれば、圧電体層と電極層か
らなるカンチレバーを回路部の層間絶縁層と保護層とで
覆うようにして基板上に形成し、基板表面からの異方性
エッチングによってカンチレバー形状を形成するため、
基板の厚み分の深さでエッチングを行わなくともカンチ
レバー形状を形成することができる。例えばＳｉ基板の
厚みが５２５μｍでエッチング深さを２５０μｍとした
場合、各カンチレバー間のデッドスペースは約３５０μ
ｍとなり、従来のように基板裏面からの異方性エッチン
グによる場合の７４０μｍに比べ、デッドスペースを小
さくでき、これによりプローブユニットをより小型化す
ることが可能となる。

【００１６】本発明に用いられる基板はシリコン基板に
限定されることはなく、サファイア基板上にシリコン薄
膜をエピタキシャル成長させたウエハを用いてもよい
し、更には石英基板上に成長したポリシリコン薄膜、固
相エピ膜等あらゆる形態の半導体層及び基板を用いるこ
とができる。また、これらの基板上に圧電体層及び電極
層を成膜してカンチレバーを形成するため、基板表面は
できるだけ平滑であるのが好ましい。

【００１７】次に、図面を用いて本発明を説明する。

【００１８】図１は本発明第一の製造方法によって作製
されたカンチレバーと処理回路が同一基板上に一体成形
された様子の一例を示す断面図である。

【００１９】図中、１はＳｉ基板であり、２はＬＯＣＯ
Ｓ酸化層、３はＰｏｌｙＳｉゲート、４は層間絶縁層、
５はシリコンナイトライド層、６は電極層、７は保護
層、８は引き出し電極、９はカンチレバー駆動用電極
層、１０は圧電体層、１１は探針、１２，１２’はドレ
イン及びソースである。

【００２０】上記素子の製造方法を図２を用いて説明す
る。図２（ａ）は処理回路の素子形成の拡散工程が終了
した後に層間絶縁層４を成膜し、カンチレバー領域部分
を除去した様を示す。次に、ＬＰＣＶＤ装置でシリコン
ナイトライド層５を成膜しコンタクトホールを形成した
後に、電極層６を成膜パターニングすると、図２（ｂ）
のようになる。次に、処理回路部に保護層７を形成し、
カンチレバー部の電極層９と圧電体層１０を順次積層パ
ターニングすると図２（ｃ）を得る。その後、カンチレ
バー部電極９と回路部電極６とを接続する電極層８を形
成しトンネル電流検知用の探針１１をカンチレバー端部
に設ける。最後にカンチレバー直下のシリコン基板を異
方性エッチングにより除去し、更にカンチレバー領域の
絶縁層５を除去すると図１に示した素子形状を得る。

【００２１】図４は本発明第二の製造方法によって作製
されたカンチレバーと処理回路が同一基板上に一体成形
された様子の一例を示す断面図である。

【００２２】図中、１３はパッドマスク層、１４は探針
１１の引き出し電極であり、図１で示したものと同一符
号のものは同一部材を示しており、再度の説明は省略す
る。上記構成の製造方法を図５を用いて説明する。図５
（ａ）は処理回路の素子形成の拡散工程が終了した後に
層間絶縁層４を成膜しカンチレバー領域と処理回路部分
を残した様を示す。この層間絶縁層４は、ＬＰＣＶＤ装
置やプラズマＣＶＤ装置あるいは常圧ＣＶＤ装置による
シリコンナイトライドやシリコン酸化膜である。次に、
電極層９と圧電体層１０を積層する。電極材のエッチン
グの際、圧電体との選択比が取れない時はリフトオフ法
で成膜すればよい。コンタクトホール形成のために層間
絶縁層４をエッチングすると図５（ｂ）を得る。処理回
路部の配線電極６を成膜パターニングし、パッド部にエ
ッチングマスク層１３を形成する。次に、保護層７とし
てプラズマＣＶＤ装置等によりシリコンナイトライド膜
やシリコン酸化膜を成膜パターニングしパッド部とカン
チレバー部を形成すると図５（ｃ）になる。図５（ｃ）
では示されていないが、トンネル電流検知用探針１１の
引き出し電極１４との導通のためのコンタクトホールも
形成する。次に、引き出し電極１４を成膜パターニング
しトンネル電流検知用探針１１を形成する。最後に、異
方性エッチング液（例えばＫＯＨ，ＮＨ₄ＯＨ，エチレ
ンヂアミン・ピテカテコール系の水溶液）に浸漬するこ
とによって図４に示した素子形状を得る。

【００２３】本発明のプローブユニットは、図１あるい
は図４に示されるような素子構成を複数同一基板上に形
成して作製することもできる。

【００２４】更に本発明第三は、本発明のプローブユニ
ットを備えた情報処理装置である。

【００２５】本発明第一のプローブユニットは、カンチ
レバー駆動特性、トンネル電流検知特性等に優れ、これ
を用いてＳＴＭの原理を応用して媒体に記録再生等を行
う情報処理装置は、高速で安定な、更には信頼性の高い
装置とすることができる。

【００２６】また、本発明第二のプローブユニットは、
より小型化が可能であり、ひいてはプローブの高度集積
化がなされ、これを用いてＳＴＭの原理を応用して媒体
に記録再生等を行う情報処理装置は、より高密度の記録
再生が可能である。

【００２７】

【実施例】以下、本発明の実施例について説明する。

【００２８】実施例１本実施例では、図１に示したような構成を持つ本発明第
一のプローブユニットを作製した。

【００２９】以下、図２に示した製作工程図に従って説
明する。図２（ａ）は処理回路の素子形成の拡散工程が
終了した後に層間絶縁層４を成膜し、カンチレバー領域
部分を除去した様を示す。次に、ＬＰＣＶＤ装置で成膜
温度８５０℃、反応ガスとしてＳｉＨ₂Ｃｌ₂，ＮＨ₃
を用い、シリコンナイトライド層５を１５００Å成膜
し、コンタクトホールを形成した後に、電極層６を成膜
パターニングした（図２（ｂ）参照）。次に、処理回路
部に保護層７を形成しカンチレバー部の電極層９と圧電
体層１０を順次積層パターニングした（図２（ｃ）参
照）。その後、カンチレバー部電極９と回路部電極６と
を接続する電極層８を形成し、トンネル電流検知用の探
針１１をカンチレバー端部に設ける。最後にカンチレバ
ー直下のシリコン基板を異方性エッチングにより除去
し、更にカンチレバー領域の絶縁層５を除去して図１に
示した素子形状を有するプローブユニットを作製した。

【００３０】本実施例のように、圧電体層をＬＰＣＶＤ
によるシリコンナイトライド層上に成膜することにより
形成されたカンチレバーは良好な変位特性と電気特性を
示した。

【００３１】実施例２本実施例では実施例１で用いた層間絶縁層４を使用せず
にカンチレバーの下地膜となるＬＰＣＶＤシリコンナイ
トライド膜５を代用して図３に示されるような構成を持
つ本発明第一のプローブユニットを作製した。

【００３２】図２（ａ）までは実施例１と同一工程で形
成し、その後ＬＰＣＶＤ装置でシリコンナイトライド層
５を５０００Å成膜しコンタクトホールを形成する。そ
の後は、実施例１と同じく電極形成工程、カンチレバ
ー，探針形成工程を経て、カンチレバー直下のＳｉ基板
１とマスク層であるところのシリコンナイトライド層５
を除去して、図３のような構成を得た。本実施例におい
ても実施例１と同様に良好な結果が得られた。

【００３３】実施例３本実施例では、本発明第一の製造方法により得られたプ
ローブユニットを用いた情報処理装置の説明を行う。図
６は図１に示したような構成の素子を複数同一基板上に
形成されており、基板６１としてシリコン基板を用い、
Ｘ−シフトレジスタ６５、Ｙ−シフトレジスタ６６、静
電容量，スイッチ素子，増幅器等を含んだ回路部６７、
プローブ電極（探針）１１、カンチレバー６２、マトリ
ックス配線６３、などにより構成されている。６４は信
号線を接続するためのボンディングパッドである。この
ボンディングパッドは、基板６１の一つの辺もしくは対
向する二つの辺に配置する。これにより、ボンディング
パッドと平行する方向に記録媒体を移動し記録再生を行
うことができる。

【００３４】図７に本発明により得られたプローブユニ
ットを備えた情報処理装置のブロック構成図を示す。図
中、６１は図６に示した構成をシリコン基板上に有する
プローブユニット、７１はプローブユニット６１をＸＹ
面内に走査するアクチュエータ、７２はこの走査回路で
ある。７３は記録媒体、７４はプローブユニットの各プ
ローブ電極（探針）がそれぞれ均等に記録媒体７３上に
対向配置される様に記録媒体７３の傾きを補正するアク
チュエータ、７５はこの傾き補正回路である。また、７
６はこれらの部材を支持する構造体である。

【００３５】プローブユニット６１の制御は、プローブ
ヘッド制御回路７７により行う。書込みデータは符号器
７８ａにより符号化され、プローブヘッド制御回路に転
送し、プローブユニット６１を駆動し記録媒体７３に書
込む。データの読出しを行う場合は、図示せぬプロセッ
サにより読出すべきアドレスを発生し、プローブヘッド
制御回路７７を駆動する。プローブヘッド制御回路７７
はこのアドレスに従いプローブユニット６１より各プロ
ーブの信号を読出し復号器７８ｂに転送する。復号器７
８ｂはこの信号からエラー検出またはエラー訂正を行い
データ出力する。

【００３６】プローブと記録媒体間の距離制御、及びプ
ローブユニットの傾き制御は、プローブヘッド制御回路
７７により各プローブ電極に流れるトンネル電流の情報
を直接読出し、プローブ・媒体間距離制御回路７９によ
り基準位置からのずれを検出し、個々のプローブ電極の
Ｚ方向制御はカンチレバー駆動回路８０により制御し、
プローブユニットの姿勢を正す必要のある場合は傾き制
御回路７５により行う。

【００３７】図８に図７の書込み・読出しのためのプロ
ーブヘッド制御回路７７の詳細ブロック構成図を示す。

【００３８】各プローブ電極をアクセスするタイミング
は走査クロック８１を基準に行う。個々の走査クロック
をプローブユニットのクロック信号ＣＬＫ＿Ｙとし、さ
らにＹアドレスカウンタ８２に入力する。このＹアドレ
スカウンタ８２は、プローブユニットのＹシフトレジス
タの段数と同一のカウント数を持つ。Ｙアドレスカウン
タ８２のキャリー出力は、プローブユニットのクロック
信号ＣＬＫ＿Ｘとし、さらにＸアドレスカウンタ８３に
入力する。このＸアドレスカウンタ８３は、プローブユ
ニットのＸシフトレジスタの段数と同一のカウント数を
持つ。これらＸ、Ｙアドレスカウンタのカウント出力を
プローブアドレス８４とする。

【００３９】プローブユニットからの読出し出力Ｖｏｕ
ｔはコンパレータ８５に入力する。コンパレータ８５
は、Ｖｒｅｆ８６を基準電圧として二値化する。この二
値化出力は、プローブアドレス８４により指定されるプ
ローブ制御テーブル８７の記録ユニットに書込まれる。

【００４０】プローブ制御テーブル８７〜８９は、プロ
ーブユニットにプローブ数と同数の記録ユニットで構成
された一時保存メモリを１ページとし、１〜数ページを
持つ。各記録ユニットは、プローブユニットから読出し
た記録データ論理値のほか、読出し、ＯＮ書込み、ＯＦ
Ｆ書込み、または消去の各動作を指示する駆動状態など
の少なくとも６値の論理値を記録する。

【００４１】プローブユニットのアクセスに際しては、
このプローブ制御テーブルの各ユニットの駆動状態値に
従って、対応するプローブ電極を制御するようにΦｒ，
Φｄ，Φｗ信号を生成する。

【００４２】プローブユニットによりデータの読出しを
行う場合、まずプローブ電極を記録媒体の所定の位置に
走査する。次に、図示せぬホスト制御ＣＰＵによりデー
タバス、及びアドレスバス９０を介してプローブ制御テ
ーブル８７〜８９のデータを読出すべきプローブのアド
レスに対応する記録ユニットに読出し動作の駆動状態を
登録する。プローブユニットの一連の読出し動作が終了
した後、先に指定したプローブアドレスの記録ユニット
の読出しデータ論理値を読出し、復号器７８ｂによりエ
ラー検出もしくはエラー訂正を行い読出し動作が完了す
る。

【００４３】また、書込みを行う場合は入力データを符
号器７８ａにより符号化した後、プローブ制御テーブル
８７〜８９に符号後の論理値を駆動状態値としてか記録
ユニットに登録する。この登録された論理データをもと
に順次書込み信号をプローブユニットに転送する。

【００４４】ここで、一つの記録ユニットはページ毎の
アクセスサイクルに対し、連続して書込み、または消去
動作を登録しない。すなわち、一つのプローブ電極は連
続して書込み動作を許可せず、必ず読出し動作を行いな
がら書込み消去が行われる。これはプローブ電極と記録
媒体との間隔の制御を読出し時の信号振幅により制御す
るために必要である。

【００４５】さらに、１ページ中の全ての記録ユニット
に書込み、または消去登録を行わない。すなわち、プロ
ーブユニットのマトリックス配置された全てのプローブ
電極が同時に書込み動作を行うことはない。これはプロ
ーブユニットが常に記録媒体に平行保持するように傾き
制御するために必要である。

【００４６】これらのプローブ電極のＺ方向の制御及び
プローブユニットの傾き制御は、Ｖｏｕｔ信号より生成
されるトンネル電流相当信号Ｊｔと、Φｒ，Φｄ，Φｗ
の各信号より生成される信号属性、及びプローブアドレ
スとで構成されるプローブ制御信号群９１を用いプロー
ブ・媒体間距離制御回路７９により行う。すなわち、プ
ローブ・媒体間距離制御回路７９はプローブ制御テーブ
ルを参照し読出し動作状態にあるプローブの出力信号Ｖ
ｏｕｔをもとにカンチレバー駆動回路８０及び傾き補正
回路７５を駆動する。

【００４７】尚、本実施例で用いている図６に示したよ
うなプローブユニットは、図示せぬ回路によりカンチレ
バー駆動回路８０に送られた信号により個々のカンチレ
バーが個別に駆動される。

【００４８】上述のプローブ制御テーブルに基づいた書
込み・読出し制御方法を用いることにより、読出し状態
におくプローブ電極の配置を自在に、かつ全てのプロー
ブ電極が一様な書込み・読出し比率になるように制御す
ることができる。この制御により、書込み・消去のデー
タに依らずに安定、高速かつ信頼性よくプローブのＺ，
Ｙ方向制御を行うことができる。

【００４９】本発明のプローブユニットを用いた本実施
例の情報処理装置は、カンチレバーの駆動特性、トンネ
ル電流検知特性等に優れ、高速で安定な、更に信頼性の
高い情報の記録、再生を行うことができた。

【００５０】実施例４本実施例では、図４に示したような構成を持つ本発明第
二のプローブユニットを作製した。

【００５１】以下、図５に示した製作工程図に従って説
明する。図５（ａ）は処理回路の素子形成の拡散工程が
終了した後に層間絶縁層４を５０００Å成膜しカンチレ
バー領域と処理回路部分を残した様を示す。この層間絶
縁層４は、ＬＰＣＶＤ装置やプラズマＣＶＤ装置あるい
は常圧ＣＶＤ装置によるシリコンナイトライドやシリコ
ン酸化膜である。次に、電極層９と圧電体層１０を積層
する。電極材としてはＡｕ，Ｐｄ，Ｐｔ等を用いる。ま
た、圧電体としてはＺｎＯ，ＡｌＮ，ＰＺＴ等を用い
る。電極層９と圧電体層１０の各厚さは１０００〜３０
００Å、３０００〜１００００Åとした。電極材のエッ
チングの際、圧電体との選択比が取れない時はリフトオ
フ法で成膜すればよい。その後、コンタクトホール形成
のために層間絶縁層４をエッチングした（図５（ｂ）参
照）。処理回路部の配線電極としてＡｌ−Ｓｉ合金をス
パッタ法で８０００Å成膜パターニングし、パッド部に
ＫＯＨエッチングマスク層１３を形成した。マスク材と
してＡｕ，Ｐｔを用いた。次に、保護層７としてプラズ
マＣＶＤ装置によりシリコンナイトライド膜やシリコン
酸化膜を成膜パターニングしパッド部とカンチレバー部
を形成した（図５（ｃ）参照）。図５（ｃ）では示され
ていないが、トンネル電流検知用探針１１の引き出し電
極１４との導通のためのコンタクトホールも形成する。
次に、引き出し電極１４を成膜パターニングしトンネル
電流検知用探針１１を形成する。最後に、異方性エッチ
ング液（ＫＯＨ，ＮＨ₄ＯＨ，エチレンヂアミン・ピテ
カテコール系の水溶液等）に浸漬することよって図４に
示した素子形状を有するプローブユニットを作製した。

【００５２】本実施例では厚み５２５μｍのシリコン基
板を用い、基板のエッチング深さを約２５０μｍとし、
長さ３００μｍ、幅１００μｍのカンチレバーを形成し
た。その結果、各カンチレバー間のデッドスペースは約
３５０μｍとなり、プローブユニットの小型化が可能で
あった。

【００５３】また、カンチレバーの変位は±２Ｖで±１
μｍ以上であり、ＳＴＭ法を用いたトンネル電流検知用
プローブとして十分適用可能であった。

【００５４】実施例５本実施例では、実施例４と最終的な構成は同じであるが
異なる作製工程によりプローブユニットを作製した。つ
まり図５（ａ）までの工程は同一であり、コンタクトパ
ターニング後に処理回路部の配線電極を成膜パターニン
グし、カンチレバー部の電極層９と圧電体層１０を積層
した。この時、パッド部のマスク層１３はカンチレバー
部の電極層９を形成する時に同時に形成した。次に、保
護層７を成膜パターニングして図５（ｃ）を得た。これ
以後は、実施例４と同じである。

【００５５】本実施例においても実施例４と同様に良好
な結果が得られ小型化が可能となった。

【００５６】実施例６本実施例では、図４に示したような構成の素子を複数同
一基板上に形成し、図６に示したようなプローブユニッ
トを作製した。

【００５７】この製造工程は実施例４で示したものと同
様である。更に、本実施例では、かかるプローブユニッ
トを備えた図７に示したような情報処理装置を構成し
た。

【００５８】本実施例の情報処理装置の構成は実施例３
と同様であるので再度の説明は省略する。

【００５９】本発明のプローブユニットを用いた本実施
例の情報処理装置は、プローブユニットの小型化、ひい
てはプローブの高度集積化が可能なため、より高密度の
記録再生が可能であった。

【００６０】

【発明の効果】以上説明したように、本発明第一によれ
ば、カンチレバーの駆動特性、トンネル電流検知特性等
に優れたプローブユニットが得られ、これを用いた情報
処理装置は高速で安定な、更には信頼性の高い情報の記
録再生が可能である。

【００６１】また、本発明第二によれば、より小型化さ
れ、ひいてはプローブを高度集積化したプローブユニッ
トが得られ、これを用いた情報処理装置は、より高密度
の記録再生が可能である。

【図面の簡単な説明】

【図１】本発明第一のプローブユニットの一例を示す部
分断面図である。

【図２】図１のプローブユニットの製造工程を説明する
ための図である。

【図３】本発明第一のプローブユニットの他の例を示す
部分断面図である。

【図４】本発明第二のプローブユニットの一例を示す部
分断面図である。

【図５】図４のプローブユニットの製造工程を説明する
ための図である。

【図６】複数のカンチレバーを有する本発明のプローブ
ユニットの概略斜視図である。

【図７】図６のプローブユニットを用いた情報処理装置
のブロック構成図である。

【図８】図７の情報処理装置のプローブヘッド制御回路
の詳細ブロック構成図である。

【図９】従来例によって得られるプローブユニットの断
面図である。

【図１０】従来例の製造工程を示す図である。

【符号の説明】

１シリコン基板２ＬＯＣＯＳ酸化層３ＰｏｌｙＳｉゲート４層間絶縁層５シリコンナイトライド層６電極層７マスク層（保護層）８引き出し下電極９カンチレバー駆動用電極層１０圧電体層１１探針１２，１２’ ドレイン、ソース１３パッドマスク層１４探針の引き出し電極６１シリコン基板６２カンチレバー６３マトリックス配線６４ボンディングパッド６５Ｘ−シフトレジスタ６６Ｙ−シフトレジスタ６７プローブ周辺回路部７１ＸＹアクチュエータ７２ＸＹ走査回路７３記録媒体７４傾き補正アクチュエータ７５傾き補正回路７６支持体７７プローブヘッド制御回路７８ａ符号器７８ｂ復号器７９プローブ・媒体間距離制御回路８０カンチレバー駆動回路８１走査クロック８２Ｙ−アドレスカウンタ８３Ｘ−アドレスカウンタ８４プローブアドレスバス８５コンパレータ８６二値化基準電圧８７，８８，８９プローブ制御テーブル９０プローブ制御テーブルの外部アクセス線９１プローブ制御信号群

───────────────────────────────────────────────────── フロントページの続き (72)発明者柳沢芳浩東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者島田康弘東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者山本敬介東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】圧電体層と該圧電体層を逆圧電効果によ
り変位させるための電極層とトンネル電流を検知するた
めの探針及び該トンネル電流を取り出す電極を有する少
なくとも一つのカンチレバーと、該カンチレバーを駆動
しトンネル電流を検知・増幅する回路部とを同一基板上
に設けてなるプローブユニットの製造方法において、上
記基板上にＬＰＣＶＤによりシリコンナイトライド層を
成膜し、該シリコンナイトライド層上に上記カンチレバ
ーを形成することを特徴とするプローブユニットの製造
方法。
【請求項２】圧電体層と該圧電体層を逆圧電効果によ
り変位させるための電極層とトンネル電流を検知するた
めの探針及び該トンネル電流を取り出す電極を有する少
なくとも一つのカンチレバーと、該カンチレバーを駆動
しトンネル電流を検知・増幅する回路部とを同一基板上
に設けてなるプローブユニットの製造方法において、上
記回路部の層間絶縁層を形成する工程と、該層間絶縁層
上に上記電極層と圧電体層を積層した後保護層を形成す
る工程と、基板表面からの異方性エッチングによってカ
ンチレバー形状を形成する工程を有することを特徴とす
るプローブユニットの製造方法。
【請求項３】請求項１又は２記載のプローブユニット
の製造方法によって製造されるプローブユニット。
【請求項４】請求項３記載のプローブユニットを備え
たことを特徴とする情報処理装置。