JPH06130919A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH06130919A JPH06130919A JP30182992A JP30182992A JPH06130919A JP H06130919 A JPH06130919 A JP H06130919A JP 30182992 A JP30182992 A JP 30182992A JP 30182992 A JP30182992 A JP 30182992A JP H06130919 A JPH06130919 A JP H06130919A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- clock signal
- display
- signal
- display clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
〔目的〕 ＣＰＵクロック信号の供給回路とは別個の表
示用クロック信号供給回路を有する液晶表示装置におい
て、表示用クロック信号の供給停止後に保持される直流
駆動電圧による液晶セルの劣化を防止すると共に供給開
始直後の不安定な表示用クロック信号による表示画面の
乱れや液晶セルの劣化を防止する。 〔構成〕 表示用クロック信号供給回路（１３）は、動
作の開始後所定期間が経過すると有効を示す状態に変化
すると共に動作の停止後直ちに無効を示す状態を示すク
ロック有効／無効信号（ＣＫＥＮ）を作成して液晶駆動
回路（１３）に供給する手段を備え、液晶駆動回路（１
３）は、クロック有効／無効信号が有効を示す状態に変
化すると液晶パネル（１４）の駆動動作可能状態に移行
し、上記クロック有効／無効信号が無効を示す状態に変
化すると液晶セルに印加する駆動電圧をゼロに保持する
手段を備える。
示用クロック信号供給回路を有する液晶表示装置におい
て、表示用クロック信号の供給停止後に保持される直流
駆動電圧による液晶セルの劣化を防止すると共に供給開
始直後の不安定な表示用クロック信号による表示画面の
乱れや液晶セルの劣化を防止する。 〔構成〕 表示用クロック信号供給回路（１３）は、動
作の開始後所定期間が経過すると有効を示す状態に変化
すると共に動作の停止後直ちに無効を示す状態を示すク
ロック有効／無効信号（ＣＫＥＮ）を作成して液晶駆動
回路（１３）に供給する手段を備え、液晶駆動回路（１
３）は、クロック有効／無効信号が有効を示す状態に変
化すると液晶パネル（１４）の駆動動作可能状態に移行
し、上記クロック有効／無効信号が無効を示す状態に変
化すると液晶セルに印加する駆動電圧をゼロに保持する
手段を備える。
Description
【０００１】
【産業上の利用分野】本発明は、各種の電子機器の表示
装置として汎用される液晶表示装置に関するものであ
る。
装置として汎用される液晶表示装置に関するものであ
る。
【０００２】
【従来の技術】各種の電子機器の表示装置として液晶表
示装置が汎用されている。この種の液晶表示装置の典型
的なものとして、液晶表示パネルの表裏両面に互いに直
交する電極群をマトリックス状に配列し、表裏の電極群
に電圧を印加することによりその電圧差に等しい駆動電
圧を各交点に配列されている各セルに印加する形式のも
のが知られている。
示装置が汎用されている。この種の液晶表示装置の典型
的なものとして、液晶表示パネルの表裏両面に互いに直
交する電極群をマトリックス状に配列し、表裏の電極群
に電圧を印加することによりその電圧差に等しい駆動電
圧を各交点に配列されている各セルに印加する形式のも
のが知られている。
【０００３】この形式の液晶表示装置では、通常、表裏
の電極群に印加する駆動電圧のレベルがクロック信号に
同期して複数段階にわたって制御される。このクロック
信号に同期した複数段階にわたる駆動電圧レベルの制御
は、液晶駆動回路によって行われる。また、この液晶駆
動回路に供給されるクロック信号はＣＰＵクロック信号
に比べて低速である点、さらには、内蔵の電池で動作す
る携帯型の電子機器などでは表示が不要な期間内は表示
系の動作を停止して消費電力の節減を図る点などを考慮
して、通常、ＣＰＵクロック信号とは別系統の専用の表
示用クロック信号供給回路から供給される。
の電極群に印加する駆動電圧のレベルがクロック信号に
同期して複数段階にわたって制御される。このクロック
信号に同期した複数段階にわたる駆動電圧レベルの制御
は、液晶駆動回路によって行われる。また、この液晶駆
動回路に供給されるクロック信号はＣＰＵクロック信号
に比べて低速である点、さらには、内蔵の電池で動作す
る携帯型の電子機器などでは表示が不要な期間内は表示
系の動作を停止して消費電力の節減を図る点などを考慮
して、通常、ＣＰＵクロック信号とは別系統の専用の表
示用クロック信号供給回路から供給される。
【０００４】
【発明が解決しようとする課題】上記従来の液晶表示装
置では、表示が不要となった時点で表示用クロック信号
の供給を停止すると、これに伴って液晶駆動回路による
駆動電圧の制御が停止し、制御停止時点で駆動信号線群
に印加されていた電圧がそのまま保持されてしまう。こ
の結果、液晶表示パネルの各セルには表裏の駆動線の印
加電圧差に等しい直流駆動電圧が印加され続けることに
なり、セルが劣化するという問題がある。
置では、表示が不要となった時点で表示用クロック信号
の供給を停止すると、これに伴って液晶駆動回路による
駆動電圧の制御が停止し、制御停止時点で駆動信号線群
に印加されていた電圧がそのまま保持されてしまう。こ
の結果、液晶表示パネルの各セルには表裏の駆動線の印
加電圧差に等しい直流駆動電圧が印加され続けることに
なり、セルが劣化するという問題がある。
【０００５】また、従来の液晶表示装置では、表示が必
要となった時点で表示用クロック信号の供給を開始する
と、この表示用クロック信号の供給の開始と同時に液晶
駆動回路が動作を開始し、駆動信号線群に駆動電圧が出
力される。このため、供給開始直後の不安定な表示用ク
ロック信号に基づき出力される液晶表示パネルの駆動電
圧が不安定となりやすく、表示画面の乱れや、液晶表示
パネルの各セルの劣化を招くという問題がある。
要となった時点で表示用クロック信号の供給を開始する
と、この表示用クロック信号の供給の開始と同時に液晶
駆動回路が動作を開始し、駆動信号線群に駆動電圧が出
力される。このため、供給開始直後の不安定な表示用ク
ロック信号に基づき出力される液晶表示パネルの駆動電
圧が不安定となりやすく、表示画面の乱れや、液晶表示
パネルの各セルの劣化を招くという問題がある。
【０００６】
【課題を解決するための手段】上記従来技術の問題点を
解決する本発明の液晶表示装置によれば、表示用クロッ
ク信号供給回路は、表示用クロック信号の供給開始後所
定期間が経過すると第１の状態に変化することにより表
示用クロック信号が有効であることを示すと共に動作の
停止後直ちに第２の状態に変化することにより表示用ク
ロック信号が無効であることを示す表示用クロック有効
／無効信号を作成し、液晶駆動回路に供給する手段を備
えている。また、液晶駆動回路は、表示用クロック信号
供給回路から供給される表示用クロック有効／無効信号
が有効を示す状態にあれば表示用クロック信号に同期し
て液晶表示パネルの各セルの両端に印加する駆動電圧を
変化させる動作可能状態に移行すると共に、表示制御信
号が無効を示す状態にあれば液晶表示パネルの各セルの
両端に印加する駆動電圧差をゼロに保持する手段を備え
ている。
解決する本発明の液晶表示装置によれば、表示用クロッ
ク信号供給回路は、表示用クロック信号の供給開始後所
定期間が経過すると第１の状態に変化することにより表
示用クロック信号が有効であることを示すと共に動作の
停止後直ちに第２の状態に変化することにより表示用ク
ロック信号が無効であることを示す表示用クロック有効
／無効信号を作成し、液晶駆動回路に供給する手段を備
えている。また、液晶駆動回路は、表示用クロック信号
供給回路から供給される表示用クロック有効／無効信号
が有効を示す状態にあれば表示用クロック信号に同期し
て液晶表示パネルの各セルの両端に印加する駆動電圧を
変化させる動作可能状態に移行すると共に、表示制御信
号が無効を示す状態にあれば液晶表示パネルの各セルの
両端に印加する駆動電圧差をゼロに保持する手段を備え
ている。
【０００７】
【作用】表示用クロック信号供給回路は、表示用クロッ
ク信号の供給の開始後、表示用クロック信号が安定する
ために必要な所定期間が経過すると第１の状態に変化す
ることにより表示用クロック信号が有効であることを示
す表示用クロック有効／無効信号を出力する。この表示
用クロック信号と表示用クロック有効／無効信号を受け
る液晶駆動回路は、表示用クロック有効／無効信号によ
って表示用クロック信号が有効になったことを識別し表
示用クロック信号に同期して液晶表示パネルの各セルの
両端に印加する駆動電圧を変化させる動作可能状態に移
行する。この動作可能状態から実際の動作状態に移行す
るか否かはＣＰＵから直接発せられる導通開始指令の有
無などに委ねられる。
ク信号の供給の開始後、表示用クロック信号が安定する
ために必要な所定期間が経過すると第１の状態に変化す
ることにより表示用クロック信号が有効であることを示
す表示用クロック有効／無効信号を出力する。この表示
用クロック信号と表示用クロック有効／無効信号を受け
る液晶駆動回路は、表示用クロック有効／無効信号によ
って表示用クロック信号が有効になったことを識別し表
示用クロック信号に同期して液晶表示パネルの各セルの
両端に印加する駆動電圧を変化させる動作可能状態に移
行する。この動作可能状態から実際の動作状態に移行す
るか否かはＣＰＵから直接発せられる導通開始指令の有
無などに委ねられる。
【０００８】表示用クロック信号供給回路は、ＣＰＵな
どから発せられる指令に基づき表示用クロック信号の供
給の停止後直ちに第２の状態に変化することにより表示
用クロック信号が無効であることを示す表示用クロック
有効／無効信号を出力する。このクロック有効／無効信
号を受ける液晶駆動回路は、表示用クロック信号が無効
になったことを識別し、液晶表示パネルの各セルの両端
に印加する駆動電圧差をゼロに保持する。この結果、表
示用クロック信号の供給停止に伴う動作休止期間内は、
液晶表示パネルの各セルの両端の印加電圧差はゼロに保
持され、直流電圧が印加され続ける場合の劣化が有効に
回避される。
どから発せられる指令に基づき表示用クロック信号の供
給の停止後直ちに第２の状態に変化することにより表示
用クロック信号が無効であることを示す表示用クロック
有効／無効信号を出力する。このクロック有効／無効信
号を受ける液晶駆動回路は、表示用クロック信号が無効
になったことを識別し、液晶表示パネルの各セルの両端
に印加する駆動電圧差をゼロに保持する。この結果、表
示用クロック信号の供給停止に伴う動作休止期間内は、
液晶表示パネルの各セルの両端の印加電圧差はゼロに保
持され、直流電圧が印加され続ける場合の劣化が有効に
回避される。
【０００９】
【実施例】図１は、本発明の一実施例の液晶表示装置の
構成を示すブロック図であり、１１はＣＰＵ、１２は液
晶駆動回路制御部、１３は液晶駆動回路、１４は液晶表
示パネル、１５はＣＰＵクロック供給回路、１６は表示
用クロック信号供給回路、１７，１８は外部クロック信
号の入力端子である。
構成を示すブロック図であり、１１はＣＰＵ、１２は液
晶駆動回路制御部、１３は液晶駆動回路、１４は液晶表
示パネル、１５はＣＰＵクロック供給回路、１６は表示
用クロック信号供給回路、１７，１８は外部クロック信
号の入力端子である。
【００１０】外部クロック信号の入力端子１７には、図
示しない水晶発振器などから高速の外部クロック信号ｃ
ｌｋ’が入力し、これを受けたＣＰＵクロック供給回路
は高速のＣＰＵクロックＣＬＫを作成してＣＰＵ１１と
液晶駆動回路制御部１２に供給する。一方、外部クロッ
ク入力端子１８には、ＣＰＵクロック信号よりも低速の
クロック信号ｃｋ’が入力し、これを受けた表示用クロ
ック信号供給回路は、低速の表示用クロック信号ＣＫを
作成して液晶駆動回路１３に供給すると共に、この表示
用クロック信号の供給の開始後所定期間が経過すると、
クロック有効／無効信号を“０”から“１”に立ち上げ
ることにより表示用クロック信号が安定して使用可能に
なったことを液晶駆動回路１３に通知する。
示しない水晶発振器などから高速の外部クロック信号ｃ
ｌｋ’が入力し、これを受けたＣＰＵクロック供給回路
は高速のＣＰＵクロックＣＬＫを作成してＣＰＵ１１と
液晶駆動回路制御部１２に供給する。一方、外部クロッ
ク入力端子１８には、ＣＰＵクロック信号よりも低速の
クロック信号ｃｋ’が入力し、これを受けた表示用クロ
ック信号供給回路は、低速の表示用クロック信号ＣＫを
作成して液晶駆動回路１３に供給すると共に、この表示
用クロック信号の供給の開始後所定期間が経過すると、
クロック有効／無効信号を“０”から“１”に立ち上げ
ることにより表示用クロック信号が安定して使用可能に
なったことを液晶駆動回路１３に通知する。
【００１１】すなわち、表示用クロック信号供給回路１
６は、ナンドゲート１６ａ，インバータ１６ｂ，Ｎビッ
トカウンタ１６ｃ及びフリップフロップ１６ｄから構成
されており、外部クロック入力端子１８に供給されるク
ロック信号ｃｋ’を受け、ＣＰＵ１１から供給される表
示用クロック供給指令がオフ（“０”）からオン
（“１”）に立ち上げられることにより選択的に導通せ
しめられるナンドゲート１６ａとインバータ１６ｂとを
通過させることにより表示用クロック信号ＣＫとして液
晶駆動回路１３に供給する。
６は、ナンドゲート１６ａ，インバータ１６ｂ，Ｎビッ
トカウンタ１６ｃ及びフリップフロップ１６ｄから構成
されており、外部クロック入力端子１８に供給されるク
ロック信号ｃｋ’を受け、ＣＰＵ１１から供給される表
示用クロック供給指令がオフ（“０”）からオン
（“１”）に立ち上げられることにより選択的に導通せ
しめられるナンドゲート１６ａとインバータ１６ｂとを
通過させることにより表示用クロック信号ＣＫとして液
晶駆動回路１３に供給する。
【００１２】Ｎビットカウンタ１６ｃは、インバータ１
６ｂから出力される表示用クロック信号ＣＫをカウント
し、２N 個のクロック信号をカウントするとオーバーフ
ローしてキャリイ信号Ｃを出力する。フリップフロップ
１６ｄは、このキャリイ信号Ｃを保持することにより、
表示用クロック信号の有効／無効を示すクロック有効／
無効信号ＣＫＥＮを“０”から“１”に立ち上げる。ま
た、ＣＰＵ１１から供給される表示用クロック供給指令
がオン（“１”）からオフ（“０”）に立ち下げられる
と、ナンドゲート１６ａが閉じられて表示用クロック信
号ＣＫの供給が直ちに停止されると共に、フリップフロ
ップ１６ｄがリセットされて表示用クロック有効／無効
信号ＣＫＥＮが直ちに“１”から“０”に立ち下げられ
る。このように、ＣＰＵ１１から供給される表示用クロ
ック供給指令がオン（“１”）に立ち上がって表示用ク
ロック信号ＣＫの供給が開始されても、この表示用クロ
ック信号ＣＫが安定するまでの所定期間が経過するまで
は表示用クロック有効／無効信号ＣＫＥＮが“１”に立
ち上がらない。
６ｂから出力される表示用クロック信号ＣＫをカウント
し、２N 個のクロック信号をカウントするとオーバーフ
ローしてキャリイ信号Ｃを出力する。フリップフロップ
１６ｄは、このキャリイ信号Ｃを保持することにより、
表示用クロック信号の有効／無効を示すクロック有効／
無効信号ＣＫＥＮを“０”から“１”に立ち上げる。ま
た、ＣＰＵ１１から供給される表示用クロック供給指令
がオン（“１”）からオフ（“０”）に立ち下げられる
と、ナンドゲート１６ａが閉じられて表示用クロック信
号ＣＫの供給が直ちに停止されると共に、フリップフロ
ップ１６ｄがリセットされて表示用クロック有効／無効
信号ＣＫＥＮが直ちに“１”から“０”に立ち下げられ
る。このように、ＣＰＵ１１から供給される表示用クロ
ック供給指令がオン（“１”）に立ち上がって表示用ク
ロック信号ＣＫの供給が開始されても、この表示用クロ
ック信号ＣＫが安定するまでの所定期間が経過するまで
は表示用クロック有効／無効信号ＣＫＥＮが“１”に立
ち上がらない。
【００１３】表示用クロック信号供給回路１６から表示
用クロック信号ＣＫとその有効／無効出力ＣＫＥＮを受
ける液晶駆動回路１３は、表示用クロック有効／無効信
号ＣＫＥＮが有効を示す“１”に立ち上がると表示用ク
ロック信号ＣＫに同期して液晶表示パネル１４に接続さ
れる駆動信号線群ＦＰ，ＢＰに出力する印加電圧を変化
させることにより、液晶表示パネルの各セルの両端に印
加する駆動電圧を変化させる。ただし、図１において、
駆動信号線群ＦＰは液晶表示パネルの表面側の電極群に
連なる駆動信号線群、駆動信号線群ＢＰは液晶表示パネ
ルの裏面側の電極群に連なる駆動信号線群であり、表裏
の電極群の交点に配列される液晶パネルの各セルにはＦ
ＰとＢＰに印加される駆動電圧の差に等しい駆動電圧が
印加される。
用クロック信号ＣＫとその有効／無効出力ＣＫＥＮを受
ける液晶駆動回路１３は、表示用クロック有効／無効信
号ＣＫＥＮが有効を示す“１”に立ち上がると表示用ク
ロック信号ＣＫに同期して液晶表示パネル１４に接続さ
れる駆動信号線群ＦＰ，ＢＰに出力する印加電圧を変化
させることにより、液晶表示パネルの各セルの両端に印
加する駆動電圧を変化させる。ただし、図１において、
駆動信号線群ＦＰは液晶表示パネルの表面側の電極群に
連なる駆動信号線群、駆動信号線群ＢＰは液晶表示パネ
ルの裏面側の電極群に連なる駆動信号線群であり、表裏
の電極群の交点に配列される液晶パネルの各セルにはＦ
ＰとＢＰに印加される駆動電圧の差に等しい駆動電圧が
印加される。
【００１４】また、液晶駆動回路１３は、表示用クロッ
ク有効／無効信号ＣＫＥＮが“０”に立ち下がると、液
晶表示パネル１４の駆動信号線群ＦＰ，ＢＰに出力する
印加電圧をゼロに保持する。この結果、液晶表示パネル
の各セルの両端に印加される駆動電圧もゼロに保持され
る。このように、表示用クロック信号の供給が停止して
いる期間内は、液晶表示パネルの各セルに印加される駆
動電圧がゼロに保持されるため、各セルに直流電圧が印
加され続けることがなくなり各セルの劣化が有効に回避
される。
ク有効／無効信号ＣＫＥＮが“０”に立ち下がると、液
晶表示パネル１４の駆動信号線群ＦＰ，ＢＰに出力する
印加電圧をゼロに保持する。この結果、液晶表示パネル
の各セルの両端に印加される駆動電圧もゼロに保持され
る。このように、表示用クロック信号の供給が停止して
いる期間内は、液晶表示パネルの各セルに印加される駆
動電圧がゼロに保持されるため、各セルに直流電圧が印
加され続けることがなくなり各セルの劣化が有効に回避
される。
【００１５】図２は、図１の液晶駆動回路１３の構成の
一例を、１本の駆動信号線（ＦＰ又はＢＰ）について簡
略化して示す回路図である。図２中、入力信号ＥＮはＣ
ＰＵ１１から液晶駆動回路制御部１２を経て供給される
１ビットのオン／オフ指令でる。また、入力信号ＤＡＴ
Ａは、液晶駆動回路制御部１２から供給される１ビット
の導通開始指令である。入力信号ＣＫとＣＫＥＮは、前
述したように表示用クロック信号供給回路１６から供給
される表示用クロック信号と表示用クロック有効／無効
信号である。
一例を、１本の駆動信号線（ＦＰ又はＢＰ）について簡
略化して示す回路図である。図２中、入力信号ＥＮはＣ
ＰＵ１１から液晶駆動回路制御部１２を経て供給される
１ビットのオン／オフ指令でる。また、入力信号ＤＡＴ
Ａは、液晶駆動回路制御部１２から供給される１ビット
の導通開始指令である。入力信号ＣＫとＣＫＥＮは、前
述したように表示用クロック信号供給回路１６から供給
される表示用クロック信号と表示用クロック有効／無効
信号である。
【００１６】表示用クロック有効／無効信号ＣＫＥＮと
導通開始指令ＥＮのいずれもが“１”の場合には、通常
の表示のための液晶駆動動作が行われる。すなわち、表
示データＤＡＴＡが“１”であるか“０”であるかに応
じて４個のスイッチＱ０〜Ｑ３のうちの異なる１対が交
互に導通し、駆動信号線（ＦＰ／ＢＰ）上にクロック周
期で異なる波形の駆動電圧が供給される。すなわち、表
示データＤＡＴＡが“１”であれば、表示用クロック信
号ＣＫに同期してスイッチＱ０とＱ３の対が交互に導通
し、駆動信号線（ＦＰ／ＢＰ）上に、接地電圧と最高電
圧Ｖ３が交互に供給される。また、表示データＤＡＴＡ
が“０”であれば、表示用クロック信号ＣＫに同期して
スイッチＱ１とＱ２の対が交互に導通し、駆動信号線
（ＦＰ／ＢＰ）上に２番目に高い電圧Ｖ２と３番目に高
い電圧Ｖ１が交互に供給される。
導通開始指令ＥＮのいずれもが“１”の場合には、通常
の表示のための液晶駆動動作が行われる。すなわち、表
示データＤＡＴＡが“１”であるか“０”であるかに応
じて４個のスイッチＱ０〜Ｑ３のうちの異なる１対が交
互に導通し、駆動信号線（ＦＰ／ＢＰ）上にクロック周
期で異なる波形の駆動電圧が供給される。すなわち、表
示データＤＡＴＡが“１”であれば、表示用クロック信
号ＣＫに同期してスイッチＱ０とＱ３の対が交互に導通
し、駆動信号線（ＦＰ／ＢＰ）上に、接地電圧と最高電
圧Ｖ３が交互に供給される。また、表示データＤＡＴＡ
が“０”であれば、表示用クロック信号ＣＫに同期して
スイッチＱ１とＱ２の対が交互に導通し、駆動信号線
（ＦＰ／ＢＰ）上に２番目に高い電圧Ｖ２と３番目に高
い電圧Ｖ１が交互に供給される。
【００１７】この後、表示用クロック信号の供給が停止
されて表示用クロック有効／無効信号ＣＫＥＮが“０”
になると、表示データＤＡＴＡとクロック信号ＣＫが
“１”であるか“０”であるかに係わらず、スイッチＱ
１，Ｑ２，Ｑ３が非導通状態に保たれると共にスイッチ
Ｑ０が導通状態に保たれ、この結果、駆動信号線（ＦＰ
／ＢＰ）は接地電圧に保持される。この接地電位への保
持は、図２と同一の回路によって全ての駆動信号線（Ｆ
Ｐ／ＢＰ）について行われるので、液晶表示パネルの各
セルに印加される駆動電圧も当然ゼロになる。この後、
導通開始指令ＥＮも“０”になると、スイッチＱ０も非
導通状態となり、駆動信号線（ＦＰ／ＢＰ）はこの液晶
駆動回路から切り離される。
されて表示用クロック有効／無効信号ＣＫＥＮが“０”
になると、表示データＤＡＴＡとクロック信号ＣＫが
“１”であるか“０”であるかに係わらず、スイッチＱ
１，Ｑ２，Ｑ３が非導通状態に保たれると共にスイッチ
Ｑ０が導通状態に保たれ、この結果、駆動信号線（ＦＰ
／ＢＰ）は接地電圧に保持される。この接地電位への保
持は、図２と同一の回路によって全ての駆動信号線（Ｆ
Ｐ／ＢＰ）について行われるので、液晶表示パネルの各
セルに印加される駆動電圧も当然ゼロになる。この後、
導通開始指令ＥＮも“０”になると、スイッチＱ０も非
導通状態となり、駆動信号線（ＦＰ／ＢＰ）はこの液晶
駆動回路から切り離される。
【００１８】以上、表示用クロック信号の供給の停止に
伴い、全ての駆動信号線（ＦＰ／ＢＰ）をゼロ電圧に保
つ構成を例示した。しかしながら、液晶表示パネルの各
セルには駆動信号線間の差電圧が印加されるので、表示
用クロック信号の停止時には全ての駆動信号線に駆動電
圧Ｖ１，Ｖ２又はＶ３のうちの一つを供給することによ
り全ての駆動信号線を等電圧に保持する構成としてもよ
い。
伴い、全ての駆動信号線（ＦＰ／ＢＰ）をゼロ電圧に保
つ構成を例示した。しかしながら、液晶表示パネルの各
セルには駆動信号線間の差電圧が印加されるので、表示
用クロック信号の停止時には全ての駆動信号線に駆動電
圧Ｖ１，Ｖ２又はＶ３のうちの一つを供給することによ
り全ての駆動信号線を等電圧に保持する構成としてもよ
い。
【００１９】
【発明の効果】以上詳細に説明したように、本発明の液
晶表示装置によれば、表示用クロック信号の供給が開始
されても所定期間が経過するまでは液晶駆動回路の動作
が開始されない構成であるから、供給開始直後の不安定
な表示用クロック信号によって表示画面が乱れたり、液
晶表示パネルの各セルが劣化したりするという従来技術
の問題点が有効に解決される。
晶表示装置によれば、表示用クロック信号の供給が開始
されても所定期間が経過するまでは液晶駆動回路の動作
が開始されない構成であるから、供給開始直後の不安定
な表示用クロック信号によって表示画面が乱れたり、液
晶表示パネルの各セルが劣化したりするという従来技術
の問題点が有効に解決される。
【００２０】また、本発明の液晶表示装置によれば、表
示用クロック信号の供給が停止されると直ちに、液晶駆
動回路は液晶表示パネルの各セルの両端に印加する駆動
電圧をゼロに保持する構成であるから、表示用クロック
信号の停止時点の駆動電圧が液晶パネルの各セルに印加
され続けて各セルの劣化を生じさせるという従来技術の
問題点が有効に解決される。
示用クロック信号の供給が停止されると直ちに、液晶駆
動回路は液晶表示パネルの各セルの両端に印加する駆動
電圧をゼロに保持する構成であるから、表示用クロック
信号の停止時点の駆動電圧が液晶パネルの各セルに印加
され続けて各セルの劣化を生じさせるという従来技術の
問題点が有効に解決される。
【図１】本発明の一実施例の液晶表示装置の構成を示す
ブロック図である。
ブロック図である。
【図２】図１の液晶駆動回路の構成の一例を一つの駆動
信号線について示す回路図である。
信号線について示す回路図である。
１１ ＣＰＵ １２ 液晶駆動回路制御部 １３ 液晶駆動回路 １４ 液晶表示パネル １６ 表示用クロック信号供給回路 １６ｃ Ｎビットカウンタ FP，BP 駆動信号線群
Claims (1)
- 【請求項１】ＣＰＵクロック信号の供給回路とは別個に
設置された表示用クロック信号供給回路と、この表示用
クロック信号供給回路から供給される表示用クロック信
号に同期して液晶表示パネルの各セルの両端に印加する
駆動電圧を変化させる液晶駆動回路とを備えた液晶表示
装置において、 前記表示用クロック信号供給回路は、表示用クロック信
号の供給開始後所定期間が経過すると第１の状態に変化
することにより表示用クロック信号が有効であることを
示すと共に動作の停止後直ちに第２の状態に変化するこ
とにより表示用クロック信号が無効であることを示す表
示用クロック有効／無効信号を作成し前記液晶駆動回路
に供給する手段を備え、 前記液晶駆動回路は、前記表示用クロック信号供給回路
から供給される表示用クロック有効／無効信号が有効を
示す状態にあれば前記表示用クロック信号に同期して前
記液晶表示パネルの各セルの両端に印加する駆動電圧を
変化させる動作可能状態に移行すると共に、前記表示制
御信号が無効を示す状態にあれば前記液晶表示パネルの
各セルの両端に印加する駆動電圧差をゼロに保持する手
段を備えたことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30182992A JPH06130919A (ja) | 1992-10-14 | 1992-10-14 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30182992A JPH06130919A (ja) | 1992-10-14 | 1992-10-14 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06130919A true JPH06130919A (ja) | 1994-05-13 |
Family
ID=17901665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30182992A Pending JPH06130919A (ja) | 1992-10-14 | 1992-10-14 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06130919A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621233B2 (en) | 2001-06-25 | 2003-09-16 | Oki Electric Industry Co., Ltd. | Power circuit for driving liquid crystal display panel |
| WO2005017870A1 (ja) * | 2003-08-14 | 2005-02-24 | Fujitsu Limited | 表示制御装置および表示制御方法 |
| US7193598B2 (en) | 2003-06-03 | 2007-03-20 | Chunghwa Picture Tubes, Ltd. | Noise suppressing method for switching on/off flat panel display |
| JP2010204667A (ja) * | 2009-03-04 | 2010-09-16 | Silicon Works Co Ltd | データ駆動部のモニタリング手段が具備されたディスプレイ駆動システム |
-
1992
- 1992-10-14 JP JP30182992A patent/JPH06130919A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621233B2 (en) | 2001-06-25 | 2003-09-16 | Oki Electric Industry Co., Ltd. | Power circuit for driving liquid crystal display panel |
| US7193598B2 (en) | 2003-06-03 | 2007-03-20 | Chunghwa Picture Tubes, Ltd. | Noise suppressing method for switching on/off flat panel display |
| WO2005017870A1 (ja) * | 2003-08-14 | 2005-02-24 | Fujitsu Limited | 表示制御装置および表示制御方法 |
| JP2010204667A (ja) * | 2009-03-04 | 2010-09-16 | Silicon Works Co Ltd | データ駆動部のモニタリング手段が具備されたディスプレイ駆動システム |
| US8493373B2 (en) | 2009-03-04 | 2013-07-23 | Silicon Works Co., Ltd. | Display driving system with monitoring unit for data driver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5861861A (en) | Microcontroller chip with integrated LCD control module and switched capacitor driver circuit | |
| JP3139496B2 (ja) | フラット表示装置制御方法 | |
| KR19980071137A (ko) | 액정표시장치 | |
| US6339413B1 (en) | Microcontroller with internal clock for liquid crystal display | |
| US5874931A (en) | Microcontroller with dual port ram for LCD display and sharing of slave ports | |
| JPH07101335B2 (ja) | 表示装置の駆動回路 | |
| JP3593448B2 (ja) | 液晶表示装置及びデータ信号線ドライバ | |
| JPH08254969A (ja) | 液晶表示装置 | |
| KR100304444B1 (ko) | Ram에 저장된 데이터를 갱신하여 액정 디스플레이를 제어하기 위한 방법 및 장치 | |
| US5870409A (en) | Method and apparatus for testing a relatively slow speed component of an intergrated circuit having mixed slow speed and high speed components | |
| JPH06130919A (ja) | 液晶表示装置 | |
| JP3519870B2 (ja) | 液晶表示装置 | |
| JPH03202812A (ja) | 液晶表示装置 | |
| JPS6242313B2 (ja) | ||
| JP3269501B2 (ja) | 表示装置の表示オン制御方法及び駆動装置 | |
| CN114038365B (zh) | 显示面板的检测方法、装置、设备及存储介质 | |
| JP3436680B2 (ja) | 表示装置の駆動回路 | |
| KR100448938B1 (ko) | 박막 트랜지스터 액정 표시 장치의 구동 장치 | |
| JP2005531027A (ja) | 部分モードで動作可能なディスプレイデバイスのための回路装置 | |
| JPH06175605A (ja) | 表示装置の電力供給方式 | |
| JPH10148809A (ja) | 液晶表示装置およびコモンドライバ | |
| KR20000026538A (ko) | 듀얼 스캔 방식에서 소비 전력을 감소시키는 회로 | |
| JPH04252317A (ja) | Ｃｐｕ使用機器の電源回路 |