JPH06123374A - 電磁弁マニホールド - Google Patents
電磁弁マニホールドInfo
- Publication number
- JPH06123374A JPH06123374A JP28175391A JP28175391A JPH06123374A JP H06123374 A JPH06123374 A JP H06123374A JP 28175391 A JP28175391 A JP 28175391A JP 28175391 A JP28175391 A JP 28175391A JP H06123374 A JPH06123374 A JP H06123374A
- Authority
- JP
- Japan
- Prior art keywords
- solenoid valve
- manifold
- signal
- conversion
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Valve Housings (AREA)
- Magnetically Actuated Valves (AREA)
Abstract
(57)【要約】
【目的】電磁弁と制御する信号を直列信号から並列信号
に変換する変換回路を含む変換ユニットを電磁弁マニホ
ールドに組み込む。 【構成】電磁弁４０を付勢・滅勢する直列の制御信号を
並列の制御信号に変換して夫々の電磁弁４０に送給する
変換回路２２ａ乃至２２ｅを変換ユニット４６に組み込
み、前記変換ユニット４６は電磁弁４０またはマニホー
ルド４２に連設され、マニホールド４２または隣接する
変換ユニット４６と結合すべくブロック形状とした。
に変換する変換回路を含む変換ユニットを電磁弁マニホ
ールドに組み込む。 【構成】電磁弁４０を付勢・滅勢する直列の制御信号を
並列の制御信号に変換して夫々の電磁弁４０に送給する
変換回路２２ａ乃至２２ｅを変換ユニット４６に組み込
み、前記変換ユニット４６は電磁弁４０またはマニホー
ルド４２に連設され、マニホールド４２または隣接する
変換ユニット４６と結合すべくブロック形状とした。
Description
【０００１】
【産業上の利用分野】本発明は電磁弁マニホールドに関
し、一層詳細には、マニホールド内の電磁弁の付勢・滅
勢のための駆動信号の伝送を直列データによって行うよ
う構成した電磁弁マニホールドに関する。
し、一層詳細には、マニホールド内の電磁弁の付勢・滅
勢のための駆動信号の伝送を直列データによって行うよ
う構成した電磁弁マニホールドに関する。
【０００２】
【従来の技術】従来から流体制御系において、装置や機
械に多数の電磁弁を使用する時、可及的に配管作業の簡
易化を図り、しかも、取付スペースの狭小化を達成する
ためにマニホールドを構成して一つのブロックにまと
め、これに電磁弁を連設することが行われている。所
謂、電磁弁マニホールドがそれである。
械に多数の電磁弁を使用する時、可及的に配管作業の簡
易化を図り、しかも、取付スペースの狭小化を達成する
ためにマニホールドを構成して一つのブロックにまと
め、これに電磁弁を連設することが行われている。所
謂、電磁弁マニホールドがそれである。
【０００３】
【解決すべき課題】この場合、各電磁弁を構成するソレ
ノイドコイルへ通電するための配線は、通常、夫々の電
磁弁に対し２本から４本の電線を用いて行われている。
従って、マニホールドに連設される電磁弁の数が多くな
るにつれて配線スペースや配線コストが大きくなり、有
効な空間の活用が促進されないばかりか保守点検が煩雑
になる等の欠点がある。さらに、マニホールドによって
ベース上に装着される電磁弁の設定数が制約されてしま
うために、その増減の変更を容易に行うことができない
等の不都合が指摘されている。
ノイドコイルへ通電するための配線は、通常、夫々の電
磁弁に対し２本から４本の電線を用いて行われている。
従って、マニホールドに連設される電磁弁の数が多くな
るにつれて配線スペースや配線コストが大きくなり、有
効な空間の活用が促進されないばかりか保守点検が煩雑
になる等の欠点がある。さらに、マニホールドによって
ベース上に装着される電磁弁の設定数が制約されてしま
うために、その増減の変更を容易に行うことができない
等の不都合が指摘されている。
【０００４】従って、本発明の目的は電磁弁群を構成す
る夫々の電磁弁の制御を行うための制御用各種配線の本
数が少なく且つマニホールドに対する電磁弁の連設数の
増減も極めて簡単に行うことが可能な電磁弁マニホール
ドを提供することにある。
る夫々の電磁弁の制御を行うための制御用各種配線の本
数が少なく且つマニホールドに対する電磁弁の連設数の
増減も極めて簡単に行うことが可能な電磁弁マニホール
ドを提供することにある。
【０００５】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明は、マニホールドに複数個の電磁弁を連設
した電磁弁マニホールドにおいて、前記電磁弁を付勢・
滅勢する直列の制御信号を並列の制御信号に変換して夫
々の電磁弁に送給する変換回路を変換ユニットに組み込
み、前記変換ユニットは電磁弁またはマニホールドに連
設され、夫々の電磁弁の制御データ信号、駆動電源、制
御データ信号を保持するラッチ信号を取り込む端子を有
し、しかもマニホールドまたは隣接する変換ユニットと
結合すべくブロック形状であることを特徴とする。
めに、本発明は、マニホールドに複数個の電磁弁を連設
した電磁弁マニホールドにおいて、前記電磁弁を付勢・
滅勢する直列の制御信号を並列の制御信号に変換して夫
々の電磁弁に送給する変換回路を変換ユニットに組み込
み、前記変換ユニットは電磁弁またはマニホールドに連
設され、夫々の電磁弁の制御データ信号、駆動電源、制
御データ信号を保持するラッチ信号を取り込む端子を有
し、しかもマニホールドまたは隣接する変換ユニットと
結合すべくブロック形状であることを特徴とする。
【０００６】
【作用】変換ユニットの端子が直接端子を介して駆動電
源、制御データ等を取り込み、且つ該変換ユニット自体
がマニホールドまたは隣接するマニホールドと連結され
るべくブロック形状であるために、電磁弁の連設等が誤
配線なく簡便に行われる。
源、制御データ等を取り込み、且つ該変換ユニット自体
がマニホールドまたは隣接するマニホールドと連結され
るべくブロック形状であるために、電磁弁の連設等が誤
配線なく簡便に行われる。
【０００７】
【実施例】次に本発明に係る電磁弁マニホールドについ
て好適な実施例を挙げ、添付の図面を参照しながら以下
詳細に説明する。
て好適な実施例を挙げ、添付の図面を参照しながら以下
詳細に説明する。
【０００８】図１において、参照符号１０はコントロー
ル回路を示し、このコントロール回路１０の入力側には
データ入力用のバス線１２と電源ライン１４とが接続さ
れている。コントロール回路１０はその内部にデータ変
換部１６と制御部１８と電源部２０とを含む。マニホー
ルドのベース上に５個連設される電磁弁の駆動制御を図
るための変換回路２２ａ、２２ｂ、２２ｃ、２２ｄおよ
び２２ｅは前記コントロール回路１０より分離構成さ
れ、夫々の電磁弁に対応して組み込まれるよう構成され
ている。
ル回路を示し、このコントロール回路１０の入力側には
データ入力用のバス線１２と電源ライン１４とが接続さ
れている。コントロール回路１０はその内部にデータ変
換部１６と制御部１８と電源部２０とを含む。マニホー
ルドのベース上に５個連設される電磁弁の駆動制御を図
るための変換回路２２ａ、２２ｂ、２２ｃ、２２ｄおよ
び２２ｅは前記コントロール回路１０より分離構成さ
れ、夫々の電磁弁に対応して組み込まれるよう構成され
ている。
【０００９】基本的には前記変換回路２２ａ乃至２２ｅ
は同一の回路構成からなり、各変換回路には夫々の電磁
弁のソレノイドコイルを付勢乃至滅勢するための二つの
電磁弁駆動出力端子を設けている。すなわち、変換回路
２２ａはその出力端子としてＯＵＴ１、ＯＵＴ２を有
し、また、回路２２ｂは出力端子ＯＵＴ３、ＯＵＴ４を
有し、変換回路２２ｃはＯＵＴ５、ＯＵＴ６を有し、変
換回路２２ｄはＯＵＴ７、ＯＵＴ８を有し、さらに、変
換回路２２ｅはＯＵＴ９、ＯＵＴ１０を有する。
は同一の回路構成からなり、各変換回路には夫々の電磁
弁のソレノイドコイルを付勢乃至滅勢するための二つの
電磁弁駆動出力端子を設けている。すなわち、変換回路
２２ａはその出力端子としてＯＵＴ１、ＯＵＴ２を有
し、また、回路２２ｂは出力端子ＯＵＴ３、ＯＵＴ４を
有し、変換回路２２ｃはＯＵＴ５、ＯＵＴ６を有し、変
換回路２２ｄはＯＵＴ７、ＯＵＴ８を有し、さらに、変
換回路２２ｅはＯＵＴ９、ＯＵＴ１０を有する。
【００１０】そこでコントロール回路１０を構成するデ
ータ変換部１６はバス線１２から送給されて来る電磁弁
制御信号をパラレル信号からシリアル信号に、また、シ
リアル信号はシリアル信号として出力端子ＤＴから前記
変換回路２２ａ乃至２２ｅに送給する機能を果たす。一
方、制御部１８は、基本的には、前記変換回路２２ａ乃
至２２ｅの動作を制御する２種類の信号、すなわち、ク
ロック信号とラッチ信号とを出力する。クロック信号は
出力端子ＣＫＴから出力し、またラッチ信号は出力端子
ＬＵＴから出力される。なお、コントロール回路１０は
さらに夫々の変換回路２２ａ乃至２２ｅに接続される電
磁弁に所定の電源を供給するための電源線２４ａ、２４
ｂおよび２４ｃを有する。
ータ変換部１６はバス線１２から送給されて来る電磁弁
制御信号をパラレル信号からシリアル信号に、また、シ
リアル信号はシリアル信号として出力端子ＤＴから前記
変換回路２２ａ乃至２２ｅに送給する機能を果たす。一
方、制御部１８は、基本的には、前記変換回路２２ａ乃
至２２ｅの動作を制御する２種類の信号、すなわち、ク
ロック信号とラッチ信号とを出力する。クロック信号は
出力端子ＣＫＴから出力し、またラッチ信号は出力端子
ＬＵＴから出力される。なお、コントロール回路１０は
さらに夫々の変換回路２２ａ乃至２２ｅに接続される電
磁弁に所定の電源を供給するための電源線２４ａ、２４
ｂおよび２４ｃを有する。
【００１１】一方、夫々の変換回路２２ａ乃至２２ｅは
データ入力端子ＤＩとデータ出力端子ＤＯとを有し、夫
々の変換回路２２ａ乃至２２ｅはデータの伝送に関して
は直列に接続されるために、変換回路２２ａのデータ入
力端子ＤＩは変換回路２２ｂのデータ出力端子ＤＯと、
また、この変換回路２２ｂのデータ入力端子ＤＩは変換
回路２２ｃのデータ出力端子ＤＯと接続される。次い
で、データ変換回路２２ｃのデータ入力端子ＤＩは変換
回路２２ｄのデータ出力端子ＤＯと接続し、また、この
変換回路２２ｄのデータ入力端子ＤＩは変換回路２２ｅ
のデータ出力端子ＤＯと接続されている。この場合、前
記変換回路２２ｅのデータ入力端子ＤＩはコントロール
回路１０のデータ出力端子ＤＴと接続されている。な
お、夫々の変換回路２２ａ乃至２２ｅの間および変換回
路２２ｅのデータ入力端子ＤＩとコントロール回路１０
の出力端子ＤＴとの間には夫々データ信号線２６ａ乃至
２６ｅが介装される。
データ入力端子ＤＩとデータ出力端子ＤＯとを有し、夫
々の変換回路２２ａ乃至２２ｅはデータの伝送に関して
は直列に接続されるために、変換回路２２ａのデータ入
力端子ＤＩは変換回路２２ｂのデータ出力端子ＤＯと、
また、この変換回路２２ｂのデータ入力端子ＤＩは変換
回路２２ｃのデータ出力端子ＤＯと接続される。次い
で、データ変換回路２２ｃのデータ入力端子ＤＩは変換
回路２２ｄのデータ出力端子ＤＯと接続し、また、この
変換回路２２ｄのデータ入力端子ＤＩは変換回路２２ｅ
のデータ出力端子ＤＯと接続されている。この場合、前
記変換回路２２ｅのデータ入力端子ＤＩはコントロール
回路１０のデータ出力端子ＤＴと接続されている。な
お、夫々の変換回路２２ａ乃至２２ｅの間および変換回
路２２ｅのデータ入力端子ＤＩとコントロール回路１０
の出力端子ＤＴとの間には夫々データ信号線２６ａ乃至
２６ｅが介装される。
【００１２】次に、前記変換回路２２ａ乃至２２ｅの夫
々は制御部１８からのクロック信号とラッチ信号とを受
けるための端子ＣＫと端子ＬＵとを有する。これらの端
子ＣＫおよび端子ＬＵは制御部１８の出力端子ＣＫＴと
出力端子ＬＵＴから延在する線２８および３０に接続す
る。
々は制御部１８からのクロック信号とラッチ信号とを受
けるための端子ＣＫと端子ＬＵとを有する。これらの端
子ＣＫおよび端子ＬＵは制御部１８の出力端子ＣＫＴと
出力端子ＬＵＴから延在する線２８および３０に接続す
る。
【００１３】前記のように、変換回路２２ａ乃至２２ｅ
は夫々同一の回路構成をとるものであり、従って、図２
にこれらの変換回路を代表して変換回路２２e の電気的
内部構成を示す。
は夫々同一の回路構成をとるものであり、従って、図２
にこれらの変換回路を代表して変換回路２２e の電気的
内部構成を示す。
【００１４】図から容易に諒解されるように、変換回路
２２ｅは２ビットからなるシフトレジスタ３２とこのシ
フトレジスタ３２の第１ビット、第２ビットの出力信号
を導出する並列の出力端子Ｑ１、Ｑ２を有し、これらの
出力端子Ｑ１、Ｑ２に夫々接続されるラッチ回路３４
ａ、３４ｂを含む。前記ラッチ回路３４ａ、３４ｂの出
力側はドライバ３６ａ、３６ｂに接続されている。従っ
て、変換回路２２ｅのデータ入力端子ＤＩはシフトレジ
スタ３２の直列データ信号入力端子ＳＩと接続し、ま
た、クロック信号線２８からのクロック信号を導入する
ためのＣＫ端子はシフトレジスタ３２のＣＫ端子と接続
している。一方、変換回路２２ｅのラッチ端子ＬＵはラ
ッチ回路３４ａ、３４ｂの夫々のＣＫ端子に接続し、ま
た、シフトレジスタ３２の端子Ｑ２は分岐してデータ出
力端子ＤＯと接続されている。
２２ｅは２ビットからなるシフトレジスタ３２とこのシ
フトレジスタ３２の第１ビット、第２ビットの出力信号
を導出する並列の出力端子Ｑ１、Ｑ２を有し、これらの
出力端子Ｑ１、Ｑ２に夫々接続されるラッチ回路３４
ａ、３４ｂを含む。前記ラッチ回路３４ａ、３４ｂの出
力側はドライバ３６ａ、３６ｂに接続されている。従っ
て、変換回路２２ｅのデータ入力端子ＤＩはシフトレジ
スタ３２の直列データ信号入力端子ＳＩと接続し、ま
た、クロック信号線２８からのクロック信号を導入する
ためのＣＫ端子はシフトレジスタ３２のＣＫ端子と接続
している。一方、変換回路２２ｅのラッチ端子ＬＵはラ
ッチ回路３４ａ、３４ｂの夫々のＣＫ端子に接続し、ま
た、シフトレジスタ３２の端子Ｑ２は分岐してデータ出
力端子ＤＯと接続されている。
【００１５】そこで、以上のような変換器２２ａ乃至２
２ｅを組み込む電磁弁マニホールドについて図３を参照
して説明する。
２ｅを組み込む電磁弁マニホールドについて図３を参照
して説明する。
【００１６】図３において、参照符号４０は電磁弁を示
し、また、参照符号４２はマニホールドを示し、さら
に、参照符号４４は中継ブロックを示すとともに参照符
号４６は変換ユニットを示す。変換ユニット４６は、実
質的には、図示するように直方体状のブロック体で構成
され、その内部に夫々前記変換回路２２ａ乃至２２ｅを
含む。夫々の変換ユニット４６は直列データ信号線２
６、クロック信号線２８、ラッチ信号線３０および電源
線２４ａ乃至２４ｃと接続するための６組の端子を有す
る雄コネクタ４８と４９を有し、雄コネクタ４８は端子
４８ａ乃至４８ｆを含み、一方、他方の雄コネクタ４９
は端子４９ａ乃至４９ｆを有する。さらに、これらの雄
コネクタ４８、４９の上部には前記電磁弁４０のソレノ
イドコイルに接続して制御信号並びに電力を送給する三
つの端子５０ａ、５０ｂおよび５０ｃからなる雄コネク
タ５０が配設される。ところで、中継ブロック４４は、
図３から容易に諒解されるように、マニホールド４２に
形成された直方体上の凹部に嵌合するものであって、夫
々の中継ブロック４４は前記変換ユニット４６の雄コネ
クタ４８、４９を受容するための雌コネクタ５２、５３
を有する。実際、雌コネクタ５３は雄コネクタ４８の端
子４８ａ乃至４８ｆを受容する端子５３ａ乃至５３ｆを
有し、一方、雌コネクタ５２は雄コネクタ４９の端子４
９ａ乃至４９ｆを受容する端子５２ａ乃至５２ｆを含
む。雌コネクタ５２、５３は互いに中継ブロック４４内
において、図示しない導線により接続されている。さら
にまた、マニホールド４２の正面上部には三つの端子５
４ａ、５４ｂおよび５４ｃを有する雌コネクタ５４が装
着されるとともに前記マニホールド４２の上面には同様
にして三つの端子５６ａ、５６ｂおよび５６ｃを有する
雌コネクタ５６が装着されている。さらにまた、電磁弁
４０には三つの端子５８ａ、５８ｂおよび５８ｃからな
る雄コネクタ５８が配設されている。
し、また、参照符号４２はマニホールドを示し、さら
に、参照符号４４は中継ブロックを示すとともに参照符
号４６は変換ユニットを示す。変換ユニット４６は、実
質的には、図示するように直方体状のブロック体で構成
され、その内部に夫々前記変換回路２２ａ乃至２２ｅを
含む。夫々の変換ユニット４６は直列データ信号線２
６、クロック信号線２８、ラッチ信号線３０および電源
線２４ａ乃至２４ｃと接続するための６組の端子を有す
る雄コネクタ４８と４９を有し、雄コネクタ４８は端子
４８ａ乃至４８ｆを含み、一方、他方の雄コネクタ４９
は端子４９ａ乃至４９ｆを有する。さらに、これらの雄
コネクタ４８、４９の上部には前記電磁弁４０のソレノ
イドコイルに接続して制御信号並びに電力を送給する三
つの端子５０ａ、５０ｂおよび５０ｃからなる雄コネク
タ５０が配設される。ところで、中継ブロック４４は、
図３から容易に諒解されるように、マニホールド４２に
形成された直方体上の凹部に嵌合するものであって、夫
々の中継ブロック４４は前記変換ユニット４６の雄コネ
クタ４８、４９を受容するための雌コネクタ５２、５３
を有する。実際、雌コネクタ５３は雄コネクタ４８の端
子４８ａ乃至４８ｆを受容する端子５３ａ乃至５３ｆを
有し、一方、雌コネクタ５２は雄コネクタ４９の端子４
９ａ乃至４９ｆを受容する端子５２ａ乃至５２ｆを含
む。雌コネクタ５２、５３は互いに中継ブロック４４内
において、図示しない導線により接続されている。さら
にまた、マニホールド４２の正面上部には三つの端子５
４ａ、５４ｂおよび５４ｃを有する雌コネクタ５４が装
着されるとともに前記マニホールド４２の上面には同様
にして三つの端子５６ａ、５６ｂおよび５６ｃを有する
雌コネクタ５６が装着されている。さらにまた、電磁弁
４０には三つの端子５８ａ、５８ｂおよび５８ｃからな
る雄コネクタ５８が配設されている。
【００１７】以上のような構成において、変換ユニット
４６の雄コネクタ４８を中継ブロック４４の雌コネクタ
５３に嵌入し、一方、変換ユニット４６の雄コネクタ４
９は中継ブロック４４の雌コネクタ５２に嵌入する。こ
れによって変換ユニット４６の雄コネクタ５０はマニホ
ールド４２の雌コネクタ５４に嵌入することができる。
４６の雄コネクタ４８を中継ブロック４４の雌コネクタ
５３に嵌入し、一方、変換ユニット４６の雄コネクタ４
９は中継ブロック４４の雌コネクタ５２に嵌入する。こ
れによって変換ユニット４６の雄コネクタ５０はマニホ
ールド４２の雌コネクタ５４に嵌入することができる。
【００１８】以上のようにして夫々のマニホールド４２
に当該変換ユニット４６を装着しておけば、図１に示す
コントロール回路１０が延在する直列のデータ信号線２
６、クロック信号線２８、ラッチ信号線３０、電源線２
４ａ乃至２４ｃが互いに接続されることになる。さらに
また、電磁弁４０の雄コネクタ５８をマニホールド４２
の雌コネクタ５６に接続すれば、変換回路２２ａ乃至２
２ｅの夫々の出力並びに電源がコネクタ５０、５４、５
６、および５８を介して個々の電磁弁４０に送給される
ようになる。
に当該変換ユニット４６を装着しておけば、図１に示す
コントロール回路１０が延在する直列のデータ信号線２
６、クロック信号線２８、ラッチ信号線３０、電源線２
４ａ乃至２４ｃが互いに接続されることになる。さらに
また、電磁弁４０の雄コネクタ５８をマニホールド４２
の雌コネクタ５６に接続すれば、変換回路２２ａ乃至２
２ｅの夫々の出力並びに電源がコネクタ５０、５４、５
６、および５８を介して個々の電磁弁４０に送給される
ようになる。
【００１９】このように構成される変換ユニット、中継
ブロック、マニホールドおよび電磁弁の電気的の接続関
係を図４に示す。
ブロック、マニホールドおよび電磁弁の電気的の接続関
係を図４に示す。
【００２０】なお、図中、参照符号４０ａ、４０ｂは電
磁弁４０を構成するソレノイドを示す。
磁弁４０を構成するソレノイドを示す。
【００２１】本発明に係る電磁弁マニホールドは基本的
には以上のように構成されるものであって、次にその作
用並びに効果について説明する。
には以上のように構成されるものであって、次にその作
用並びに効果について説明する。
【００２２】先ず、データバス線１２から電磁弁の制御
信号がコントロール回路１０に送給され、一方、電源ラ
イン１４からは電源部２０に対して所定の電力が供給さ
れる。電源部２０では電源線２４ａ乃至２４ｃを介して
変換回路と電磁弁にそれを送給する。この場合、例え
ば、電源線２４ａからは直流５Ｖの電源を、また、電源
線２４ｃからは直流２４Ｖの電源を、一方、電源線２４
ｂは接地用として活用すればよい。実際、この電源は組
立構成することによって互いに接続されるコネクタ５
０、５４、５６および５８を介して個々の電磁弁４０に
送給されることになる。一方、データ変換部１６はデー
タバス線１２からの前記電磁弁制御信号を受けてそれが
パラレル信号であるならばシリアル信号に変換する。す
なわち、前記コントロール回路１０は変換された電磁弁
を制御するための直列データ信号を端子ＤＴよりデータ
信号線２６ｅを介して変換回路２２ｅのデータ入力端子
ＤＩに導出する。また、これと同時に前記信号に同期し
て変換回路内におけるシフトレジスタ３２をシフトさせ
るためのクロック信号が制御部１８のクロック信号出力
端子ＣＫＴより送出される。前記直列データ信号はシフ
トレジスタ３２のデータ信号入力端子ＳＩに導入される
毎にＱ１端子からＱ２端子へシフトし、さらに次のクロ
ック信号によってＱ２端子から出力される信号は隣接す
る上段のシフトレジスタの入力端子ＳＩに導入される。
このようにして直列データ信号は前記クロック信号が送
り出される毎に右側へシフトして行き、クロック信号が
１０回送り出された後は１番目の直列データは変換回路
２２ａの出力端子ＯＵＴ１に対応するシフトレジスタ３
２の並列出力端子Ｑ２から出力され、一方、２番目の直
列出力は変換回路２２ａの出力端子ＯＵＴ２に対応する
シフトレジスタ３２の並列出力端子Ｑ１から出力され、
以下同様に夫々の直列データ信号は個々のシフトレジス
タから出力される。すなわち、１０番目の直列データ信
号は変換回路２２ｅの出力端子ＯＵＴ１０に対応するシ
フトレジスタ３２の並列出力端子Ｑ１から出力される。
そこで、コントロール回路１０の制御部１８を介してラ
ッチ信号が出力端子ＬＵＴより出力されると、夫々の変
換回路２２ａ乃至２２ｅのシフトレジスタ３２のＱ１端
子、Ｑ２端子から出される並列出力信号はラッチ回路３
４ａ、３４ｂにより夫々ラッチされ、ドライバ３６ａ、
３６ｂを介して電磁弁駆動出力端子ＯＵＴ１乃至ＯＵＴ
１０より出力される。このようにして直列データ信号は
制御部１８からのラッチ信号が出される毎に並列的な出
力として電磁弁駆動出力端子ＯＵＴ１乃至ＯＵＴ１０よ
り出力され、夫々の電磁弁４０を構成するソレノイドを
付勢し弁の開閉を行うことができる。
信号がコントロール回路１０に送給され、一方、電源ラ
イン１４からは電源部２０に対して所定の電力が供給さ
れる。電源部２０では電源線２４ａ乃至２４ｃを介して
変換回路と電磁弁にそれを送給する。この場合、例え
ば、電源線２４ａからは直流５Ｖの電源を、また、電源
線２４ｃからは直流２４Ｖの電源を、一方、電源線２４
ｂは接地用として活用すればよい。実際、この電源は組
立構成することによって互いに接続されるコネクタ５
０、５４、５６および５８を介して個々の電磁弁４０に
送給されることになる。一方、データ変換部１６はデー
タバス線１２からの前記電磁弁制御信号を受けてそれが
パラレル信号であるならばシリアル信号に変換する。す
なわち、前記コントロール回路１０は変換された電磁弁
を制御するための直列データ信号を端子ＤＴよりデータ
信号線２６ｅを介して変換回路２２ｅのデータ入力端子
ＤＩに導出する。また、これと同時に前記信号に同期し
て変換回路内におけるシフトレジスタ３２をシフトさせ
るためのクロック信号が制御部１８のクロック信号出力
端子ＣＫＴより送出される。前記直列データ信号はシフ
トレジスタ３２のデータ信号入力端子ＳＩに導入される
毎にＱ１端子からＱ２端子へシフトし、さらに次のクロ
ック信号によってＱ２端子から出力される信号は隣接す
る上段のシフトレジスタの入力端子ＳＩに導入される。
このようにして直列データ信号は前記クロック信号が送
り出される毎に右側へシフトして行き、クロック信号が
１０回送り出された後は１番目の直列データは変換回路
２２ａの出力端子ＯＵＴ１に対応するシフトレジスタ３
２の並列出力端子Ｑ２から出力され、一方、２番目の直
列出力は変換回路２２ａの出力端子ＯＵＴ２に対応する
シフトレジスタ３２の並列出力端子Ｑ１から出力され、
以下同様に夫々の直列データ信号は個々のシフトレジス
タから出力される。すなわち、１０番目の直列データ信
号は変換回路２２ｅの出力端子ＯＵＴ１０に対応するシ
フトレジスタ３２の並列出力端子Ｑ１から出力される。
そこで、コントロール回路１０の制御部１８を介してラ
ッチ信号が出力端子ＬＵＴより出力されると、夫々の変
換回路２２ａ乃至２２ｅのシフトレジスタ３２のＱ１端
子、Ｑ２端子から出される並列出力信号はラッチ回路３
４ａ、３４ｂにより夫々ラッチされ、ドライバ３６ａ、
３６ｂを介して電磁弁駆動出力端子ＯＵＴ１乃至ＯＵＴ
１０より出力される。このようにして直列データ信号は
制御部１８からのラッチ信号が出される毎に並列的な出
力として電磁弁駆動出力端子ＯＵＴ１乃至ＯＵＴ１０よ
り出力され、夫々の電磁弁４０を構成するソレノイドを
付勢し弁の開閉を行うことができる。
【００２３】
【発明の効果】本発明によれば、以上のように夫々の電
磁弁に対応して変換回路を設けておき、しかも、この変
換回路とコントロール回路とをブロック化されたユニッ
トによって電気的に接合するよう構成し、コントロール
回路からは直列データ信号を夫々の変換回路に送給し、
一方、制御部からはクロック信号とラッチ信号とを送給
する。従って、これらによって電磁弁の制御出力信号の
伝送が容易に行うことが可能となるばかりか、電磁弁群
に対する配線本数の低減が達成され、この結果、配線ス
ペースを縮小することができるとともに配線に係るコス
トの低減が大幅に達成され、さらにまた、保守管理を容
易とすることが可能となる等の利点を生ずる。加えて、
マニホールドの連設数の制約もなくなるために装置全体
として種々のニーズに対応することができる電磁弁マニ
ホールドを得ることが可能となる。
磁弁に対応して変換回路を設けておき、しかも、この変
換回路とコントロール回路とをブロック化されたユニッ
トによって電気的に接合するよう構成し、コントロール
回路からは直列データ信号を夫々の変換回路に送給し、
一方、制御部からはクロック信号とラッチ信号とを送給
する。従って、これらによって電磁弁の制御出力信号の
伝送が容易に行うことが可能となるばかりか、電磁弁群
に対する配線本数の低減が達成され、この結果、配線ス
ペースを縮小することができるとともに配線に係るコス
トの低減が大幅に達成され、さらにまた、保守管理を容
易とすることが可能となる等の利点を生ずる。加えて、
マニホールドの連設数の制約もなくなるために装置全体
として種々のニーズに対応することができる電磁弁マニ
ホールドを得ることが可能となる。
【図１】本発明に係る電磁弁ユニットのコントロール回
路と夫々の電磁弁に付設される変換回路の接続関係を示
す電気回路ブロック図である。
路と夫々の電磁弁に付設される変換回路の接続関係を示
す電気回路ブロック図である。
【図２】図１に示す変換回路の内部構成を示すブロック
回路図である。
回路図である。
【図３】電磁弁とマニホールドと中継ブロックと変換ユ
ニットの組み合わせ状態を示す概略斜視説明図である。
ニットの組み合わせ状態を示す概略斜視説明図である。
【図４】図３に示す組み合わせ関係をさらに電気的接合
関係に置き換えた場合のブロック説明図である。
関係に置き換えた場合のブロック説明図である。
１０…コントロール回路 １２…バス線 １４…電源ライン １６…データ変換部 １８…制御部 ２０…電源部 ２２ａ〜２２ｅ…変換回路 ２４ａ〜２４ｃ…電源線 ２６…直列データ信号線 ２８…クロック信号線 ３０…ラッチ信号線 ３２…シフトレジスタ ３４ａ、３４ｂ…ラッチ回路 ３６ａ、３６ｂ…ドライバ ４０…電磁弁 ４２…マニホールド ４４…中継ブロック ４６…変換ユニット ４８、４９、５０…雄コネクタ ５２、５３、５４、５６…雌コネクタ ５８…雄コネクタ
Claims (1)
- 【請求項１】マニホールドに複数個の電磁弁を連設した
電磁弁マニホールドにおいて、前記電磁弁を付勢・滅勢
する直列の制御信号を並列の制御信号に変換して夫々の
電磁弁に送給する変換回路を変換ユニットに組み込み、
前記変換ユニットは電磁弁またはマニホールドに連設さ
れ、夫々の電磁弁の制御データ信号、駆動電源、制御デ
ータ信号を保持するラッチ信号を取り込む端子を有し、
しかもマニホールドまたは隣接する変換ユニットと結合
すべくブロック形状であることを特徴とする電磁弁マニ
ホールド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3281753A JPH086834B2 (ja) | 1991-10-28 | 1991-10-28 | 電磁弁マニホールド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3281753A JPH086834B2 (ja) | 1991-10-28 | 1991-10-28 | 電磁弁マニホールド |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20864384A Division JPS6188081A (ja) | 1984-10-04 | 1984-10-04 | 電磁弁マニホ−ルド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06123374A true JPH06123374A (ja) | 1994-05-06 |
| JPH086834B2 JPH086834B2 (ja) | 1996-01-29 |
Family
ID=17643499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3281753A Expired - Lifetime JPH086834B2 (ja) | 1991-10-28 | 1991-10-28 | 電磁弁マニホールド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH086834B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536388A (ja) * | 2005-04-11 | 2008-09-04 | ノルグレン ゲーエムベーハー | 電気光学式結合装置 |
| DE102013108910A1 (de) | 2012-08-20 | 2014-02-20 | Smc Kabushiki Kaisha | Elektromagnetventilsteuervorrichtung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5872503U (ja) * | 1981-11-10 | 1983-05-17 | 黒田精工株式会社 | 電磁弁用マニホ−ルド |
| JPS58142419A (ja) * | 1982-02-17 | 1983-08-24 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラの入出力装置 |
-
1991
- 1991-10-28 JP JP3281753A patent/JPH086834B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5872503U (ja) * | 1981-11-10 | 1983-05-17 | 黒田精工株式会社 | 電磁弁用マニホ−ルド |
| JPS58142419A (ja) * | 1982-02-17 | 1983-08-24 | Omron Tateisi Electronics Co | プログラマブル・コントロ−ラの入出力装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008536388A (ja) * | 2005-04-11 | 2008-09-04 | ノルグレン ゲーエムベーハー | 電気光学式結合装置 |
| US7907846B2 (en) | 2005-04-11 | 2011-03-15 | Norgren Gmbh | Electrooptical coupling device |
| DE102013108910A1 (de) | 2012-08-20 | 2014-02-20 | Smc Kabushiki Kaisha | Elektromagnetventilsteuervorrichtung |
| JP2014037873A (ja) * | 2012-08-20 | 2014-02-27 | Smc Corp | 電磁弁制御装置 |
| US9004108B2 (en) | 2012-08-20 | 2015-04-14 | Smc Kabushiki Kaisha | Solenoid valve control device |
| DE102013108910B4 (de) * | 2012-08-20 | 2021-04-29 | Smc Kabushiki Kaisha | Elektromagnetventilsteuervorrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH086834B2 (ja) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5458048A (en) | Electro-pneumatic control device | |
| CN101408209B (zh) | 气动装置用控制系统 | |
| US5719933A (en) | Wiring arrangement for a communication interconnection system | |
| US4862158A (en) | Extension arrangement and station connecting method for a ring communication system | |
| KR19980067312A (ko) | 엘씨디(lcd) 패널의 구동전압 공급회로 | |
| US4854346A (en) | Control apparatus for manifold type electromagnetic valve device | |
| JPH06123374A (ja) | 電磁弁マニホールド | |
| JPH0313664Y2 (ja) | ||
| JPH0259347B2 (ja) | ||
| US20010027813A1 (en) | Solenoid-operated valve manifold | |
| JPH06123375A (ja) | 電磁弁マニホールド | |
| JPH0313663Y2 (ja) | ||
| JPH0313666Y2 (ja) | ||
| JPH0477189B2 (ja) | ||
| JPH0313665Y2 (ja) | ||
| CN202018808U (zh) | 一种led信号接口配置电路 | |
| EP0385200A2 (en) | Programmable controller with detachable display unit | |
| CN104901516B (zh) | 一种功率模块信号连接装置及其实现方法 | |
| US6073191A (en) | I/O unit and distribution board for numerical control apparatus | |
| JPH05225129A (ja) | 装着可能な構造グループ支持体用のバスシステム | |
| JPH1131290A (ja) | センサターミナル | |
| JPH0772594B2 (ja) | 電磁弁マニホールド | |
| US6076123A (en) | System of peripheral assemblies which may be arranged in a decentralized manner | |
| JP3322785B2 (ja) | 制御機器用中継器 | |
| JPS60242087A (ja) | プリンタの印字ヘツド駆動回路 |