JPH06113236A - インタレース型ビデオ入力の変換の方法および装置 - Google Patents

インタレース型ビデオ入力の変換の方法および装置

Info

Publication number
JPH06113236A
JPH06113236A JP5042311A JP4231193A JPH06113236A JP H06113236 A JPH06113236 A JP H06113236A JP 5042311 A JP5042311 A JP 5042311A JP 4231193 A JP4231193 A JP 4231193A JP H06113236 A JPH06113236 A JP H06113236A
Authority
JP
Japan
Prior art keywords
output
double
display device
pixel clock
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5042311A
Other languages
English (en)
Inventor
James H Vogeley
ジェイムズ・エイチ・ヴォジェリー
Garth S Jones
ガース・エス・ジョーンズ
Kenneth Kosin
ケネス・コジン
Stephen S Trani
スティーヴン・エス・トラーニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
N View Corp
Original Assignee
N View Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by N View Corp filed Critical N View Corp
Publication of JPH06113236A publication Critical patent/JPH06113236A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/28—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical producing multiple scanning, i.e. using more than one spot at the same time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229—De-interlacing

Abstract

(57)【要約】 【目的】 インタレース型入力ビデオを、シーケンシャ
ル入力ディスプレイ装置と互換性のあるシーケンシャル
出力に変換する方法および装置を提供する。 【構成】 ビデオ入力は、デジタル化・デコードされ、
ピクセルごとに輝度情報またはクロミナンス情報が個別
にラインバッファメモリに書込まれる。入力ビデオから
得られるライン周波数基準値によって、ピクセル情報の
メモリ書込みおよび読出しのタイミングを決定するピク
セルクロックの基準値が決まる。メモリの書込みおよび
読出しは、ピクセルクロックの二倍の速度で行われる。
デコーダ10は、メモリ16に保存する輝度・クロミナンス
情報のデジタル化も行い、この情報は、メモリ16からの
読出しと同時に適切なＤＡ変換器18によってアナログデ
ータに復元され、シーケンシャル入力装置の操作を対象
とした赤、緑、青のビデオ出力情報を与える適切なフォ
ーマットに変換され、ディスプレイ12に入力される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、インタレース型のラス
タスキャンビデオ入力を、非インタレース型のシーケン
シャル（逐次）出力に変換して、陰極線管（ＣＲＴ）、
３電子銃プロジェクタ、液晶ディスプレイ（ＬＣＤ）な
どのシーケンシャル入力型ディスプレイ装置を駆動する
方法および装置に関連したものである。
【０００２】
【従来の技術】従来のテレビジョン信号は、ＮＴＳＣ、
ＰＡＬ、ＳＥＣＡＭいずれかのフォーマットで伝送され
るのが一般的であった。いずれのフォーマットも、多数
のピクセルエレメント（画素）ラインを陰極線管（ＣＲ
Ｔ）内で電子ビームによって励起し、蛍光を発生させる
ことによって、電子ビームが画像を「描く」ラスタスキ
ャン方式を使用している。
【０００３】
【発明が解決しようとする課題】既存の類似技術におけ
る様々な問題を論じるために、フレームレートとフィー
ルドレートをそれぞれ３０Ｈｚ、６０ＨｚとしたＮＴＳ
Ｃ白黒テレビジョンビデオを例に取って説明する。
【０００４】上記のビデオでは、テレビジョン画像の送
信または保存に必要な信号帯域幅を縮小するために、
「インタレース」という技法を使ってスキャンを行う。
インタレースとは、フィールドすなわち連続したライン
を電子ビームが描くとき、最初のフィールドでは偶数番
号のラインを逐次描画し、次のフィールドでは奇数番号
のラインを描く画像スキャン方式を指す言葉である。フ
ィールドは、通常６０Ｈｚのフィールドレート（１フレ
ーム当たり２フィールドで構成する３０Ｈｚのフレーム
レート）で与えられ、個々の蛍光体が励起されて光を発
生すると、蛍光体の「残像」により、人間の目では各フ
ィールドの違いが見分けられず、３０Ｈｚのフレームレ
ートでもちらつきのない画面として「知覚」する。
【０００５】図１に、一般的なビデオラスタスキャン入
力と動作内容を示す。図１の（Ａ）〜（Ｃ）には、描か
れるラインおよびピクセルを、それぞれ垂直・水平軸上
の番号で示す。図１（Ａ）に示す第１フィールドＴ１で
は、奇数番号のラインがスキャンされ、この画像（左上
から右下への斜めの線）を入力する場合は、ライン１と
３のピクセル１と３がそれぞれ励起される。図１（Ｂ）
に示す第２フィールドＴ２では、偶数番号のラインがス
キャンされ、ライン２と４のピクセル２と４が励起され
る。その結果、蛍光体の残像により、テレビジョン画面
には、図１（Ｃ）に示すような「平均化された」画像と
なって表示され、希望する斜めの線が得られる。
【０００６】コンピュータの画像出力としては、非イン
ターレース型のシリアル出力により、３電子銃プロジェ
クタ、液晶ディスプレイ（ＬＣＤ）、陰極線管（ＣＲ
Ｔ）などの画像信号周波数が５０〜８０Ｈｚのディスプ
レイ装置が駆動される。このような非インタレース型装
置もしくはシーケンシャル入力装置を駆動する場合、テ
レビジョンビデオ入力をコンピュータが出力するビデオ
入力と組み合わせて使用できることが望まれるようにな
っている。ヨーロッパでは、このような入力装置を順次
スキャン装置と呼んでおり、これには、シーケンシャル
（逐次）アドレス操作を対象としたマトリックス装置
（ＬＣＤ表示パネルなど）が含まれる。データ入力が１
ラインおきでないと、画質が大幅に低下することは明ら
かである。
【０００７】従来のビデオ入力によって非インタレース
型の装置を直接駆動するため、これまでもいくつかの試
みがなされてきた。最も一般的なのは、表示するフレー
ムを構成する２つのフィールドのうち、どちらかを除外
する方法である。図２の（Ａ）〜（Ｃ）を参照された
い。図２（Ｂ）に示す第２フィールドＴ２にはデータが
入力されておらず、表示されるビデオデータは奇数ライ
ン（１、３、５... ）だけをスキャンして作成する。偶
数番号のラインとピクセルの情報が欠落しているため、
表示される斜めの線は、図２（Ｃ）に示すように比較的
弱く、薄くなってしまう。
【０００８】図１〜図８は、「白黒」画面における個々
のピクセルを示している。ピクセルが２つのフィールド
のどちらで励起されるかは、斜線の方向によって示す。
１つのピクセルに２種類の斜線が入っている場合は、フ
レームを構成する２フィールドの両方で、そのピクセル
が点灯もしくは励起されることを示す。白黒画面の場
合、励起されたピクセルは黒か白、あるいはその中間の
階調の１つであるグレー階調になる。ここでは、出願人
の発明内容を簡単に理解してもらうために白黒画面を採
用しているが、カラー画面の場合でも同じ問題と利点が
ある。ただし、カラーの場合は、１ドットで表す各ピク
セルが実際には３つのサブピクセルで構成され、それぞ
れ赤、緑、青３原色の出力強度を示す。
【０００９】非インタレース型装置を駆動するためにイ
ンタレース型ラスタスキャンビデオをシーケンシャル型
ビデオに変換する問題を解決するもう一つの試みは、デ
ュアルポートのフレームバッファメモリシステムを使用
する方法である。デュアルポートシステムは、データの
読出しと同時にデータを入力・保存できるという特徴が
あり、このため「デュアルポート」メモリと呼ばれてい
る。ただし、このメモリの場合は、大量の保存スペース
が必要になる。多くの出力装置では、１フィールドが幅
６４０ピクセル×高さ４８０ラインで構成されており、
カラーの場合は各ピクセルが３つのサブピクセルで構成
される。メモリにはＴ１とＴ２のフィールドが同時に読
み込まれ、偶数番号と奇数番号の両方のラインが保存さ
れる。データの読出しは、ライン１、ライン２、ライン
３、ライン４というように逐次に行われる。このため、
メモリは大量かつ高価になる。
【００１０】高解像度のディスプレイ装置で表示した場
合は、動いている画像を表示する場合に問題がある。人
間がちらつきを知覚できるのは、約３０Ｈｚのフレーム
レートが限度であるとされている。ある画像のエッジ部
分が動いている場合、偶数と奇数両方のインタレースフ
ィールドを保存するような装置では、先行するエッジ部
のピクセルが３０Ｈｚの速度で変化する。このように、
動画の先行エッジ部が３０Ｈｚで変化したりちらついた
りすると非常に見にくくなり、動画移動の頻度が（人間
が知覚できる）３０Ｈｚであるため、高解像度の出力装
置では特に不快である。この現象は、「ダイナミックジ
ャギー」と専門家が呼んでいるもので、高解像度ディス
プレイでビデオを表示する場合の大きな問題になってい
る。
【００１１】上記より、インタレース型のラスタスキャ
ンビデオを非インタレース型のフォーマットに変換して
ディスプレイ装置を駆動し、同時にちらつきを少なくし
て解像度を維持できるような安価で効果的な方法が必要
とされる。
【００１２】本発明の目的は、インタレース型のラスタ
スキャンビデオ入力を、非インタレース型のラスタスキ
ャンビデオ出力に変換して、陰極線管（ＣＲＴ）、３電
子銃プロジェクタ、液晶ディスプレイ（ＬＣＤ）などの
シーケンシャル入力ディスプレイ装置を駆動する方法お
よび装置を提供することである。
【００１３】もう一つの目的は、インタレース型のビデ
オを非インタレース型のビデオに変換する装置に、イン
タレースビデオ入力における２フィールドのデータを両
方とも保持する機能を持たせることである。
【００１４】さらにもう一つの目的は、インタレース型
のビデオを非インタレース型のビデオに変換する装置が
安価で製造が容易なものとすることである。
【００１５】またもう一つの目的は、インタレース型の
ビデオを非インタレース型フォーマットに変換すると同
時に、ちらつきを少なくして解像度を維持できるような
安価で効果的な方法を提供することである。
【００１６】
【課題を解決するための手段】上記の付随的な目的は、
ピクセルクロック周波数の２倍の速度で駆動されるデュ
アルポートラインバッファを本発明に基づいて使用する
ことによって達成される。奇数ラインがメモリに読み込
まれると同時に、各ラインが２回ずつ読み出され、通常
はライン１のピクセルだけが励起されるところを、ライ
ン１とライン２両方のピクセルが励起される。偶数番号
のピクセルが励起されると、これに関連した奇数ライン
のピクセルも励起される。一つの入力ラインごとに２ラ
インずつ読み出すことにより、全てのラインについて適
切なシーケンシャルビデオ出力が得られ、シーケンシャ
ル入力装置が駆動できるようになる。
【００１７】本発明の望ましい実施例においては、輝度
情報またはクロミナンス情報が各ピクセルについて個別
にラインバッファメモリに書き込まれるように、ビデオ
入力をデコードすることである。入力ビデオから得られ
るライン起源の周波数基準値によって、ピクセル情報の
メモリ書込みおよび読出しのタイミングを決定するピク
セルクロックの基準値が決まる。ピクセル情報のメモリ
への書込みおよび読出しは、ピクセルクロックの２倍の
速度が行われる。デコーダは、メモリに保存する輝度お
よびクロミナンスの情報のデジタル化も行い、この情報
は、メモリからの読出しと同時に適切なＤＡ変換器によ
ってアナログデータに復元され、シーケンシャル入力装
置の操作を対象とした赤、緑、青のビデオ出力情報を与
える適切なフォーマットに変換される。
【００１８】
【実施例】図９は、本装置の一般的な実施例の動作をブ
ロック図で表したものである。インタレース型ラスタス
キャンビデオは、デコーダ10に入力される。好ましい実
施例においては、デコーダ10からライン起源の周波数基
準値の出力、輝度およびクロミナンスのデジタル出力、
水平同期化および垂直同期化の出力が得られる。垂直同
期化出力は、そのままシーケンシャル入力ディスプレイ
装置12の垂直同期化入力として使用される。ライン起源
の周波数基準値はクロック手段に入力され、二倍の出力
ピクセルクロックパルス（ピクセルクロック速度の２
倍）および二倍のスキャン再スタートパルスを出力し、
これらの出力はラインバッファデュアルポートメモリ16
に送られる。ピクセルクロックパルスとスキャン再スタ
ートパルスがラインバッファメモリ16に入力されると、
輝度およびクロミナンスのデジタル値がメモリの対応す
るアドレスに保存される。ラインバッファメモリは、保
存と読出しが同時に行えるデュアルポート型メモリであ
る。メモリ16は、デコーダから送られたデータの１ライ
ン分を全部保存できる必要があるが、２ライン分以上保
存できる能力は任意である。ただし、有利なことに、シ
ーケンシャル入力ディスプレイ装置12に対するシーケン
シャル読出しについては、ラインバッファメモリは、１
フィールドまたは１フレーム全体を保存する必要はな
い。
【００１９】メモリ16の読出しは、クロック14から出力
するピクセルクロックの２倍の速度で行われる。この読
出しは、ラインバッファメモリにデータを入力する周波
数の２倍の速度で行われるため、ライン１の情報はライ
ン２にも読み出される。同様に、ライン３の情報はライ
ン４にも読み出される。読み出された輝度およびクロミ
ナンスのデジタル値は、コンバータ18に送られ、デジタ
ル情報がアナログ情報に復元される。復元された輝度お
よびクロミナンスのアナログ情報は、赤・緑・青の励起
信号などの画像データ出力に変換され、この信号がディ
スプレイ12に入力される。メモリ16からは情報が２ライ
ン分ずつ出力されるため、ディスプレイ12に入力される
画像データには、デュアルライン情報が存在し、二倍
（倍速）の水平同期化信号もディスプレイ12に入力され
て、メモリに読み込まれた１ラインごとに２ラインがデ
ィスプレイされる。
【００２０】上記より、ディスプレイに対する実際の応
用方法は、図３を見れば良く理解することができる。図
３の（Ａ）〜（Ｃ）は、図１の（Ａ）および（Ｂ）のビ
デオ入力をデコーダ10で処理し、ディスプレイ12に表示
した時のピクセル出力を示したものである。図１（Ａ）
の第１フィールドＴ１では、ライン１でピクセル１、ラ
イン３でピクセル３が励起される。メモリ16に入力する
ピクセルクロック信号は、クロック14の信号の二倍であ
るため、次のラインが入力される前に、メモリ16は保存
された各ラインを２回読み出す。換言すれば、ライン１
（図１（Ａ））がデコーダ10によってデジタル化されメ
モリ16に読み込まれると、図３（Ａ）に示すように第１
フィールドＴ１にはライン１およびライン２として２回
読み出される。奇数ライン１、３、５、７... が全てデ
コードされ、メモリ16に保存され、ディスプレイに２回
ずつ読み出されると、偶数番号のラインが逐次（シーケ
ンシャル）にメモリに保存され、読み出される。従っ
て、図１（Ｂ）に示すＴ２（第２フィールド）の偶数ラ
インでは、ライン２でピクセル２、ライン４でピクセル
４が励起される。この情報は、ディスプレイにも読み出
され、保存される。ただし、図１（Ｂ）に示すライン２
の情報はフィールドの始まりでディスプレイに読み出さ
れるため、ライン１とライン２の両方に記録される（デ
ィスプレイは、与えられた一連の情報だけを捕らえ、第
１ラインか第２ラインかという区別はつけないからであ
る）。このため、フィールドＴ１とフィールドＴ２を続
けて見ると、人間の目には、図３（Ｃ）に示すような平
均化されたフィールドとして知覚される。白黒画面の場
合、図３（Ａ）のようにライン１およびライン２でピク
セル１が励起され、図３（Ｂ）のようにライン１および
ライン２でピクセル１が励起されないと、図３（Ｃ）の
ように平均化されて、ライン１およびライン２のピクセ
ル１は白と黒の中間にあるグレー階調になる。これによ
り、輝度の解像度が多少低下するが、解像度が多少損な
われることによって、既存技術の問題である「ダイナミ
ックジャギー」の克服が大きく助長される。
【００２１】図３（Ｃ）のピクセルデータをディスプレ
イ12に表示したものは、図１（Ｃ）の入力ビデオを４つ
の発色ブロックから８つの発色ブロックにし、各ピクセ
ルの輝度を半分にしたものになる。これら８つのピクセ
ルの輝度は、Ｔ１またはＴ２で励起されたピクセルの半
分として知覚される。図３（Ｃ）に示す斜めの線が色の
変化や白黒画像の動きの先行するエッジ部分に当たる場
合、この線の輝度は、それ以外の動いている画像の輝度
の約半分になる。残りの画像は、Ｔ１およびＴ２に示す
励起ピクセルの左にあるピクセルは常に励起されている
からである。言い換えると、白黒画像の場合、Ｔ１とＴ
２の両方で黒に励起されたピクセルは、平均化した画像
も黒になる。Ｔ１で黒、Ｔ２で白のピクセルは、平均化
した画像（図３（Ｃ））ではグレーになる。このため、
動いている画像の先端および後端でコントラストが低下
することによって、煩わしい「ダイナミックジャギー」
が劇的に軽減する。ディスプレイ12に対するビデオ画像
データは、入力ビデオのピクセルクロック周波数の２倍
であるため、ディスプレイ周波数はＴ１フレームのビデ
オ入力レートが３０Ｈｚの場合は６０Ｈｚになる。その
結果、画像のちらつき周波数も６０Ｈｚと非常に高くな
り、人間の目では知覚できなくなる。人間が知覚できる
ちらつきの限界は、ビデオ入力が３０Ｈｚまでだからで
ある。これら２つの利点を組み合わせると、従来のイン
タレース型ラスタスキャンビデオ入力で駆動しても、シ
ーケンシャル入力ディスプレイ装置に表示されたビデオ
画像は劇的に改善される。
【００２２】本発明のもう一つの実施例によれば、既存
技術における「ダイナミックジャギー」の問題を発生せ
ずに、先端と後端の解像度をさらに改善することができ
る。ピクセル２の情報を図１（Ｂ）のようにライン２だ
けでなく、図３（Ｂ）のようにライン１とライン２の両
方に書き込む理由は、シーケンシャル入力ディスプレイ
装置のタイミングが垂直同期化信号によって決定される
ためで、データそのものはライン２のデータでも、ライ
ン１の始まりで入力されるからである。
【００２３】シーケンシャル入力ディスプレイ装置12で
は、第２フィールド（Ｔ２）の画像データが Ｔ１の画
像データと比べて１ライン遅れると、解像度が改善され
る。図４は、１ラインの画像データ遅延（信号）20を入
力した結果を斜線を使って示したものである。１ライン
の画像データの遅延とは、偶数ラインで１ラインずつ画
像データをずらすことで、これにより、Ｔ２のピクセル
２の場合、ライン１からライン２まで書き込まれる（図
３（Ｂ）参照）のではなく、ライン２からライン３に書
き込まれる（図４（Ｂ）参照）ようになる。これは、第
２フィールドでしか発生しないため、平均化されたフィ
ールドは、図４（Ｃ）のように階段状のパターンにな
る。このため、既存技術の「ダイナミックジャギー」を
回避できるような低いコントラスト輝度と高い表示周波
数を保持したまま、図３（Ｃ）よりも先端の解像度が高
い画像が得られる。
【００２４】図５（Ａ）〜（Ｃ）は幅２ピクセル、図１
（Ａ）〜（Ｃ）は幅１ピクセルで、それぞれ既存技術に
よって斜めの線を描いたものである。いずれも、インタ
レース型のラスタスキャンビデオ入力の一般的な例であ
る。
【００２５】図６（Ａ）〜（Ｃ）は、図５の（Ａ）〜
（Ｃ）のビデオ入力を使った図９の実施例の動作を示し
たものである。ここでも、フィールドＴ１では、ライン
１のピクセル１およびピクセル２が励起されると、ライ
ン２のピクセル１およびピクセル２も励起される。Ｔ２
では、ライン２で励起されたピクセル２およびピクセル
３がメモリ16から読み出され、ライン１に書き込まれた
後、ライン２にも書き込まれる。これにより、平均化さ
れた画像のピクセル１およびピクセル３は、図６に示す
ように、フレームＴ１のライン１およびライン２のピク
セル１の黒と、フレームＴ２の同じピクセルの白のほぼ
中間に当たるグレー階調になる。ただし、ライン１およ
びライン２のピクセル２はＴ１とＴ２の両方で励起され
るため、２つのフィールドを平均化した最終フレーム
（図６（Ｃ））では黒になる。
【００２６】図７は、図６（Ａ）〜（Ｃ）に示す３×３
の表示フォーマットの代わりに、先頭８ライン×先頭８
ピクセルを使ってシーケンシャル入力ディスプレイ装置
の動作を示したものである。左上から右下への斜線で示
したところは、第１フィールドすなわちＴ１で励起され
るピクセル、右上から左下への斜線で示したところは、
第２フィールドで励起されるピクセルを示す。両方の斜
線が重なるピクセルは、両方のフィールドで励起される
ピクセルであるから、２つのフィールドを平均化する
と、完全な励起レベルになる。カラービデオの場合、こ
のピクセルすなわち３つのサブピクセル（真のカラーの
場合）が特定の輝度レベルで両フィールドで励起される
と、その輝度レベルがそのまま平均化されたレベルにな
る。ライン１およびライン２の右端のブロックは、すぐ
左隣りにあるブロックの半分の輝度になる。このため、
前述したように、既存技術における先端および後端の
「ダイナミックジャギー」の問題が克服される。図７
は、もちろん、ディスプレイ12への画像データをずらさ
ないで表示したものである。図８は、図５（Ａ）〜
（Ｃ）に示されたビデオ入力画像をずらしたときの効果
を示したものである。図６（Ａ）では、ライン１でピク
セル１およびピクセル２を読み出し、ライン２でも同じ
ことが繰り返される。これにより、左上から右下への斜
線で示す４ピクセルのブロックが形成される。図７（図
６（Ａ））では、図５（Ｂ）のライン２のピクセル２お
よびピクセル３で示す２番目のブロックが、ラインをず
らさずにライン１およびライン２に読み出される。
【００２７】図８では、このブロックがずらして読み出
されている。つまり、画像データが１ライン分遅れるた
め、この画像データがディスプレイ12に到達した時に
は、最上ラインが既に読み込まれている。その結果、こ
の画像データからは、ライン２およびライン３のピクセ
ル２およびピクセル３で構成するブロックが形成され
る。同じようにして、情報が逐次に読み込まれ、図に示
すような斜めの線が描かれる。この線の先行エッジ部分
は、図５の入力ビデオの先行エッジと全く同じ解像度を
持つ均一な階段状のピクセルになる。ところが、図７で
は、「階段」の右端のブロックは通常の輝度の半分で、
すぐ左隣りのブロックは完全な（１００％の）輝度にな
る。このため、図８に示すずらした画像は、動いている
ビデオを損なう「ダイナミックジャギー」を排除する全
ての利点を備えながら、図７のようにずらさないで読み
出した場合よりも解像度が高くなる。
【００２８】図１０は、図９に示す１ラインの画像デー
タ遅延20を除いて、上記の本発明の好ましい実施例を示
す。ここでは、同期化信号遅延50によって、同じ効果が
得られている。これは、後に詳述するように、ディスプ
レイに送られる第１フィールドのデータに適用される。
【００２９】出願人は、図示したブロック図の他に、図
に示す各機器についてチップセット製品の仕様も提供し
ている。これらの仕様は、Signetics (Phillips Semico
nductor)社から供給される製品を特定するものである。
例外は、デュアルポートメモリ30で、これはNEC Electr
onics Inc.社から提供されるマイクロμ PD42101にな
る。
【００３０】図１０では、複数のビデオ入力（この場合
は３つ）を使用しているが、ビデオフォーマットは入力
ごとに全く違っていてもよい。これらのビデオ信号はＡ
Ｄコンバータ32に送られ、このＡＤコンバータはビデオ
セレクト34によって制御される。ビデオセレクト34は、
手動またはコンピュータによって制御され、ＡＤコンバ
ータが正しくフォーマット変換できるように、ＮＴＳ
Ｃ、ＰＡＬ、ＳＥＣＡＭのいずれかに応じて、入力ビデ
オロジックを識別する。好ましい実施例においては、Ａ
Ｄコンバータの出力は、輝度・同期化デコーダ36および
ＳＥＣＡＭクロミナンスデコーダ38に送られる。クロミ
ナンスレベルがＳＥＣＡＭフォーマットの場合、ＳＥＣ
ＡＭデコーダは、クロミナンスをデジタル値で出力す
る。デコーダ36および38の出力は、デュアルポートメモ
リ30に送られる。32、34、36、38の各機器は、図９に示
す汎用デコーダ10に類似するものを考えることができ
る。
【００３１】デコーダ36から得られたライン起源の周波
数基準値は、クロックジェネレータ40を内蔵する電圧制
御発振器に送られる。クロックジェネレータは、デジタ
ルワンショット42およびデュアルポートメモリ30にピク
セルクロック信号を送る。ここから、ピクセルクロック
の二倍の信号がデジタルワンショット44に送られる。デ
ジタルワンショット42は、デコーダ36の水平同期化出力
にも応答し、正しく調整されたスキャンリセット出力信
号をデュアルポートメモリ30に送る。デジタルワンショ
ット44は、クロックジェネレータ40からの二倍ピクセル
クロック入力信号に応答するほか、デュアルポートメモ
リ30からの二倍水平同期出力信号にも応答する。これら
２つの信号を入力した結果、デジタルワンショット44
は、二倍スキャンリセット出力信号をデュアルポートメ
モリ30に送る。図１０に示すクロックジェネレータ40、
デジタルワンショット42、デジタルワンショット44は、
図９に示すより汎用のクロック14に類似したものであ
る。デュアルポートメモリ30の動作は、メモリ16と同じ
で、データのクロック入力・出力は、前述した通りであ
る。二倍クロミナンス出力信号と二倍輝度出力信号は、
クロックジェネレータ40からの二倍ピクセルクロック入
力信号に同期しているＤＡコンバータ46に送られる。こ
のＤＡコンバータ46は、Ｙ，Ｕ，Ｖのクロミナンスレベ
ルを出力し、これはフォーマットコンバータ48によって
処理される。処理および調整後、フォーマットコンバー
タ48は、必要なＲＧＢ信号をシーケンシャル入力ディス
プレイ装置12に送る。ＤＡコンバータ46およびフォーマ
ットコンバータ48としては、図９のコンバータ18に類似
したものを考えることができる。
【００３２】シーケンシャル入力ディスプレイ装置12
は、入力信号や同期化信号のタイミング条件などがわず
かに異なる各種のシーケンシャル入力ディスプレイ装置
を代表するものである。図１０の装置には、図９の点線
で示す画像データの遅延技法も応用できるが、図１０で
は違う遅延方法を使用している。通常のデュアルポート
メモリでは１ラインの遅延を採用しているため、同期化
遅延50は、第１フィールド（Ｔ１）の垂直同期化信号だ
けを遅延して、第２フィールド（Ｔ２）は遅延しない。
結果は、図３（Ａ）〜（Ｃ）および図７のようなずれの
ない動作になる。第１ラインと第２ラインに異なる遅延
をもたらすように同期化遅延を励起すると、図４（Ａ）
〜（Ｃ）および図８のようなずれのある動作になる。ス
イッチ52は、画像出力の望ましい「ずらされた」表示フ
ォーマットを「強制的に」選択するかどうかをオペレー
タが制御できる手動またはコンピュータ制御のスイッチ
である。
【００３３】上記より、本発明に関連した通常の技術に
より、本発明を様々に変形・改造した方法を評価するこ
とができる。例えば、複数の回路や変形回路を使用する
ことにより、デュアルポートメモリから読み出された画
像データをずらすかどうかを制御することができる。ワ
ンショット、クロックジェネレータ、ＡＤコンバータ、
ＤＡコンバータなどの機器については、従来の技術で十
分である。図１〜図８のダイアグラムは、白黒およびグ
レースケールを対象としているが、これは図解の便宜を
計るために示したにすぎず、適切なシーケンシャル入力
のカラーディスプレイ装置を使えば、カラービデオ入力
の表示にも当然応用できる。
【００３４】図９および図１０は本装置自体のブロック
図を示したものであるが、本発明をカラーディスプレイ
で実現した場合を対象としている。
【００３５】本発明は、現在最も実用的かつ好ましい実
施例について説明したが、ここに開示した実施例にとど
まらず、添付の特許請求の範囲の精神および範囲に含ま
れる様々な改造および均等な調整をも網羅するものであ
る。
【００３６】
【発明の効果】上に詳述したように、本発明によれば、
インタレース型のラスタスキャンビデオを非インタレー
ス型のフォーマットに変換してディスプレイ装置を駆動
し、同時にちらつきを少なくして解像度を維持できるよ
うな安価で効果的な方法が提供できる。本発明は、イン
タレース型のラスタスキャンビデオ入力を、非インタレ
ース型のラスタスキャンビデオ出力に変換して、陰極線
管（ＣＲＴ）、３電子銃プロジェクタ、液晶ディスプレ
イ（ＬＣＤ）などのシーケンシャル入力のディスプレイ
装置を駆動する方法および装置として広く利用できる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、従来のインタレース型ラス
タスキャンビデオ入力を示す。
【図２】（Ａ）〜（Ｃ）は、既存技術によってインタレ
ース出力を非インタレース出力に変換する場合に、ピク
セルがどのように励起されるかを示す。
【図３】（Ａ）〜（Ｃ）は、図１の（Ａ）〜（Ｃ）のビ
デオ入力を本発明によって変換した場合のピクセル出力
を示す。
【図４】（Ａ）〜（Ｃ）は、本発明を望ましい実施例の
ピクセル出力を示す。
【図５】（Ａ）〜（Ｃ）は、インタレース型テレビジョ
ンラスタスキャンから得た望ましいビデオ入力を示す。
【図６】（Ａ）〜（Ｃ）は、図５ののビデオ入力を本発
明の一つの実施例によって表示した例を示す。
【図７】図６の（Ａ）〜（Ｃ）のピクセル出力を圧縮表
示したものである。
【図８】図５の（Ａ）〜（Ｃ）のビデオ入力を使って、
本発明の好ましい実施例のピクセル出力を示す。
【図９】本発明の一つの実施例をブロック図で表したも
のである。
【図１０】本発明を好ましい実施例のさらに詳細なブロ
ック図である。
【符号の説明】
１０ デコーダ １２ ディスプレイ １４ クロック １６ メモリ １８ コンバータ ２０ １ライン遅延回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガース・エス・ジョーンズ アメリカ合衆国、23452 ヴァージニア、 ヴァージニア・ビーチ、ロイヤル・オー ク・クローズ 940 (72)発明者 ケネス・コジン アメリカ合衆国、23666 ヴァージニア、 ハンプトン、マーセラ・ロード ４ (72)発明者 スティーヴン・エス・トラーニ アメリカ合衆国、23451 ヴァージニア、 ヴァージニア・ビーチ、トゥウェンティー フォース・ストリート 315

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 インタレース型ビデオ入力を非インタレ
    ース入力のディスプレイ装置に用いるための出力に変換
    する装置であって、 上記ビデオ入力に応答して上記ディスプレイ装置に垂直
    同期化信号出力を提供し、輝度およびクロミナンスのデ
    ジタル信号出力、水平同期化信号出力、ライン周波数基
    準値を提供するデコーダ手段と、 上記ライン周波数基準値と、上記デコーダ手段から出力
    した水平同期化信号出力と、二倍水平同期化信号出力と
    に応答し、ピクセルクロック出力と、二倍ピクセルクロ
    ック出力と、スキャン再スタート出力信号と、二倍スキ
    ャン再スタート出力信号とを提供するクロック手段と、 上記ピクセルクロック出力および上記スキャン再スター
    ト出力に応答して、上記デコーダ手段から出力した上記
    輝度およびクロミナンスのデジタル信号出力と水平同期
    化信号出力とを含むデータを１ライン分一時的に保存
    し、上記の保存されたデジタル化輝度とクロミナンスお
    よび水平同期の信号出力を二度読み出すためのデュアル
    ポートメモリ手段と、ここで、上記保存は、上記スキャ
    ン再スタート出力信号に同期しており、上記読出しは、
    上記二倍スキャン再スタート出力と、上記ディスプレイ
    装置に供給される上記二倍水平同期信号出力と、上記ク
    ロック手段へのフィードバックに同期しており、 上記二倍ピクセルクロック出力および上記二倍輝度およ
    びクロミナンス出力信号に応答して、赤、緑、青のビデ
    オ出力を上記ディスプレイ装置入力に提供するためのコ
    ンバータ手段と、 からなる上記インタレース型ビデオ入力を非インタレー
    ス入力のディスプレイ装置に用いるため出力に変換する
    装置。
  2. 【請求項２】 インタレース型ビデオ入力を非インタレ
    ース入力のディスプレイ装置に用いるための出力に変換
    する装置であって、 上記ビデオ入力をデジタル化ビデオ出力に変換するコン
    バータ手段と、 上記デジタル化ビデオ出力に応答して、垂直同期化信号
    出力を上記ディスプレイ装置に提供し、輝度およびクロ
    ミナンスのデジタル信号出力、水平同期化信号出力、ラ
    イン周波数基準値を提供するデコーダ手段と、 上記ライン周波数基準値に応答してピクセルクロック出
    力および二倍ピクセルクロック出力を提供するクロック
    手段と、 上記デコーダ手段からの水平同期化信号の出力に応答
    し、上記ピクセルクロック出力に応答して、上記水平同
    期化信号を調整し、スキャン再スタート信号出力を提供
    する水平同期化信号手段と、 二倍水平同期化信号出力に応答し、該二倍ピクセルクロ
    ック出力に応答して、該二倍水平同期化信号を調整し、
    二倍スキャン再スタート信号出力を提供する二倍水平同
    期化信号手段と、 上記ピクセルクロック出力に応答して、上記デコーダ手
    段から出力した上記デジタル化輝度とクロミナンスおよ
    び水平同期化信号の出力を含むデータを１ライン分ずつ
    一時的に保存し、上記の保存された輝度、クロミナンス
    および水平同期化信号のデジタル出力を二度読み出すた
    めのデュアルポートメモリ手段と、ここで、上記保存
    は、上記スキャン再スタート信号出力に同期化され、上
    記読み出しは、上記二倍スキャン再スタート信号出力お
    よび上記ディスプレイ装置に供給される二倍水平同期化
    信号出力に同期化されており、 上記二倍ピクセルクロック出力および上記二倍輝度・ク
    ロミナンス出力信号に応答して、赤、緑、青のビデオ出
    力を上記ディスプレイ装置に入力するコンバータ手段
    と、 からなるインタレース型ビデオ入力を非インタレース入
    力のディスプレイ装置に用いるため出力に変換する装
    置。
  3. 【請求項３】 インタレース型ビデオ入力を非インタレ
    ース入力のディスプレイ装置に用いるための出力に変換
    する方法であって、 （１）上記ビデオ入力に応答して、垂直同期化信号出力
    を上記ディスプレイ装置に提供し、輝度およびクロミナ
    ンスのデジタル信号出力、水平同期化信号出力、ライン
    周波数基準値を提供するステップと、 （２）上記ライン周波数基準値と、上記水平同期化信号
    出力と、二倍水平同期化信号出力とに応答して、（ａ）
    ピクセルクロック出力と、（ｂ）二倍ピクセルクロック
    出力と、（ｃ）スキャン再スタート出力と、（ｄ）二倍
    スキャン再スタート出力とを提供するステップと、 （３）上記ピクセルクロック出力および上記スキャン再
    スタート出力に応答して、上記輝度・クロミナンスのデ
    ジタル信号出力および水平同期化信号出力を含むデータ
    を１ライン分ずつ保存するステップと、ここで、該保存
    ステップは、上記スキャン再スタート出力に同期化され
    ており、 （４）上記１ライン分の保存データを、輝度およびクロ
    ミナンスのデジタル値として２回読み出し、二倍水平同
    期化信号を出力するステップと、ここで、上記読出し
    は、上記二倍スキャン再スタート出力に同期化され、上
    記二倍水平同期化信号出力は、上記ディスプレイ装置に
    提供されており、 （５）上記二倍ピクセルクロック出力および上記二倍輝
    度・クロミナンス出力信号に応答して、赤、緑、青のビ
    デオ出力を上記ディスプレイ装置に入力するステップ
    と、 からなるインタレース型ビデオ入力を非インタレース入
    力のディスプレイ装置に用いるための出力に変換する方
    法。
  4. 【請求項４】 インタレース型ビデオ入力を非インタレ
    ース入力のディスプレイ装置に用いるための出力に変換
    する方法であって、 （１）上記ビデオ入力をデジタル化ビデオ出力に変換す
    るステップと、 （２）上記デジタル化ビデオ出力をデコードし、垂直同
    期化信号出力を上記ディスプレイ装置に提供し、輝度お
    よびクロミナンスのデジタル信号出力と、水平同期化信
    号出力と、ライン周波数基準値とを提供するステップ
    と、 （３）上記ライン周波数基準値に応答して、ピクセルク
    ロック出力および二倍ピクセルクロック出力を提供する
    ステップと、 （４）上記水平同期化信号出力および上記ピクセルクロ
    ック出力に応答して上記水平同期化信号出力を調整し、
    スキャン再スタート信号出力を提供するステップと、 （５）上記二倍水平同期化信号出力および上記二倍ピク
    セルクロック出力に応答して上記二倍水平同期化信号を
    調整し、二倍スキャン再スタート信号出力を提供するス
    テップと、 （６）上記ピクセルクロック出力に応答して、上記輝度
    およびクロミナンスのデジタル信号および水平同期化信
    号の出力を含むデータを１ライン分ずつ一時的に保存す
    るステップと、ここで、該一時的保存ステップは、上記
    スキャン再スタート出力信号に同期化されており、 （７）上記１ライン分の保存データを、輝度およびクロ
    ミナンスのデジタル値として２回読み出し、水平同期化
    信号出力を提供するステップと、ここで、上記読出し
    は、上記二倍スキャン再スタート出力、上記ディスプレ
    イ装置に出力される上記二倍水平同期化信号と同期化さ
    れており、 （８）上記二倍ピクセルクロック出力および上記二倍輝
    度・クロミナンス出力信号に応答して、赤、緑、青のビ
    デオ出力を上記ディスプレイ装置に入力するステップ
    と、 からなるインタレース型ビデオ入力を非インタレース入
    力のディスプレイ装置に用いるための出力に変換する方
    法。
JP5042311A 1992-02-05 1993-02-05 インタレース型ビデオ入力の変換の方法および装置 Pending JPH06113236A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/830,409 US5257103A (en) 1992-02-05 1992-02-05 Method and apparatus for deinterlacing video inputs
US07/830,409 1992-02-05

Publications (1)

Publication Number Publication Date
JPH06113236A true JPH06113236A (ja) 1994-04-22

Family

ID=25256949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5042311A Pending JPH06113236A (ja) 1992-02-05 1993-02-05 インタレース型ビデオ入力の変換の方法および装置

Country Status (4)

Country Link
US (1) US5257103A (ja)
EP (1) EP0566229A3 (ja)
JP (1) JPH06113236A (ja)
KR (1) KR930018941A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4032836C3 (de) * 1989-10-16 2000-06-15 Asahi Optical Co Ltd Aufnahmelichtmengensteuerung für Endoskope

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442371A (en) * 1993-09-27 1995-08-15 Honeywell Inc. Simplified image reconstruction interface
JP2637920B2 (ja) * 1994-08-11 1997-08-06 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータ・グラフィック・システム及びフレーム・バッファ使用方法
US5850207A (en) * 1995-11-22 1998-12-15 Cirrus Logic, Inc. Method and apparatus for minimizing effects of slope overload condition when using differential pulse code modulation scheme
DE69616746T2 (de) * 1996-03-20 2004-10-14 Stmicroelectronics S.R.L., Agrate Brianza Speicherbedarfverringerung in einem SQTV-Prozessor durch ADPCM-Kompression
US5844629A (en) * 1996-05-30 1998-12-01 Analog Devices, Inc. Digital-to-analog video encoder with novel equalization
US5739867A (en) * 1997-02-24 1998-04-14 Paradise Electronics, Inc. Method and apparatus for upscaling an image in both horizontal and vertical directions
US6295090B1 (en) * 1997-03-31 2001-09-25 Compaq Computer Corporation Apparatus for providing video resolution compensation when converting one video source to another video source
US20050028206A1 (en) * 1998-06-04 2005-02-03 Imagictv, Inc. Digital interactive delivery system for TV/multimedia/internet
WO1999064990A2 (en) 1998-06-12 1999-12-16 Intergraph Corporation System for reducing aliasing on a display device
WO2000000893A2 (en) * 1998-06-30 2000-01-06 Koninklijke Philips Electronics N.V. Memory arrangement based on rate conversion
WO2000004496A1 (en) 1998-07-17 2000-01-27 Intergraph Corporation Graphics processor with texture memory allocation system
WO2000004482A2 (en) 1998-07-17 2000-01-27 Intergraph Corporation Multi-processor graphics accelerator
US6459453B1 (en) 1998-07-17 2002-10-01 3Dlabs Inc. Ltd. System for displaying a television signal on a computer monitor
WO2000004436A1 (en) 1998-07-17 2000-01-27 Intergraph Corporation Graphics processing with transcendental function generator
US6157393A (en) * 1998-07-17 2000-12-05 Intergraph Corporation Apparatus and method of directing graphical data to a display device
WO2000004494A1 (en) 1998-07-17 2000-01-27 Intergraph Corporation Graphics processing system with multiple strip breakers
WO2000004495A1 (en) 1998-07-17 2000-01-27 Intergraph Corporation System for processing vertices from a graphics request stream
US6577316B2 (en) 1998-07-17 2003-06-10 3Dlabs, Inc., Ltd Wide instruction word graphics processor
US6304297B1 (en) * 1998-07-21 2001-10-16 Ati Technologies, Inc. Method and apparatus for manipulating display of update rate
US6208382B1 (en) * 1998-07-29 2001-03-27 Florida Atlantic University Color video processing system and method
US6674440B1 (en) 1999-04-05 2004-01-06 3Dlabs, Inc., Inc. Ltd. Graphics processor for stereoscopically displaying a graphical image
US6909469B2 (en) * 1999-08-11 2005-06-21 Silicon Image, Inc. Interlace motion artifact detection using vertical frequency detection and analysis
US6867814B2 (en) * 2000-04-18 2005-03-15 Silicon Image, Inc. Method, system and article of manufacture for identifying the source type and quality level of a video sequence
WO2002035182A2 (en) 2000-10-05 2002-05-02 Magellan Dis, Inc. Navigation system with run-time training instruction
US6972801B1 (en) 2000-10-20 2005-12-06 Intervideo, Inc. System and method for deinterlacing a video signal for display on progressive display devices
US20020063794A1 (en) * 2000-11-30 2002-05-30 Donald Henry Willis High definition matrix display method for standard definition TV signals
EP1356670A1 (en) * 2000-12-11 2003-10-29 Koninklijke Philips Electronics N.V. Motion compensated de-interlacing in video signal processing
JP3556624B2 (ja) * 2001-08-17 2004-08-18 株式会社東芝 映像再生装置及び映像再生方法
US7071992B2 (en) * 2002-03-04 2006-07-04 Macronix International Co., Ltd. Methods and apparatus for bridging different video formats
US6894726B2 (en) * 2002-07-05 2005-05-17 Thomson Licensing S.A. High-definition de-interlacing and frame doubling circuit and method
JP4382408B2 (ja) * 2003-07-31 2009-12-16 パイオニア株式会社 映像信号変換装置
US7469067B2 (en) * 2004-07-06 2008-12-23 Magnum Semiconductor, Inc. Sequential decoding of progressive coded JPEGs
KR101441584B1 (ko) * 2008-01-02 2014-09-23 삼성전자 주식회사 투과형 영상표시장치 및 그 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4215414A (en) * 1978-03-07 1980-07-29 Hughes Aircraft Company Pseudogaussian video output processing for digital display
GB2118346B (en) * 1982-04-01 1985-07-24 Standard Telephones Cables Ltd Scanning liquid crystal display cells
FR2524679B1 (fr) * 1982-04-01 1990-07-06 Suwa Seikosha Kk Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active
JPS60257683A (ja) * 1984-06-01 1985-12-19 Sharp Corp 液晶表示装置の駆動回路
EP0182645B1 (en) * 1984-11-16 1991-01-23 Matsushita Electric Industrial Co., Ltd. Active matrix circuit for liquid crystal displays
JPS61126595A (ja) * 1984-11-26 1986-06-14 キヤノン株式会社 アクティブマトリクス回路基板及びこれを用いた液晶表示装置とその駆動法
JPS6219890A (ja) * 1985-07-19 1987-01-28 株式会社東芝 表示制御装置
JPS61256389A (ja) * 1985-05-10 1986-11-13 松下電器産業株式会社 液晶表示装置の駆動回路
US4750813A (en) * 1986-02-28 1988-06-14 Hitachi, Ltd. Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes
US4746981A (en) * 1986-06-16 1988-05-24 Imtech International, Inc. Multiple screen digital video display
JPS6334593A (ja) * 1986-07-30 1988-02-15 ホシデン株式会社 多階調表示方法
US4901066A (en) * 1986-12-16 1990-02-13 Matsushita Electric Industrial Co., Ltd. Method of driving an optical modulation device
JPH07109798B2 (ja) * 1987-01-06 1995-11-22 シャープ株式会社 薄膜ｅｌ表示装置の駆動回路
US4976536A (en) * 1987-04-30 1990-12-11 Nview Corporation Liquid crystal display for projection systems
US4763993A (en) * 1987-04-30 1988-08-16 N-View Corporation Liquid crystal display for projection systems
JPH0627985B2 (ja) * 1987-05-06 1994-04-13 日本電気株式会社 薄膜トランジスタアレイ
GB2205191A (en) * 1987-05-29 1988-11-30 Philips Electronic Associated Active matrix display system
GB2206721A (en) * 1987-07-03 1989-01-11 Philips Electronic Associated Active matrix display device
JPS6450028A (en) * 1987-08-21 1989-02-27 Nec Corp Thin film transistor substrate
US4870399A (en) * 1987-08-24 1989-09-26 North American Philips Corporation Apparatus for addressing active displays
US4870396A (en) * 1987-08-27 1989-09-26 Hughes Aircraft Company AC activated liquid crystal display cell employing dual switching devices
US4922240A (en) * 1987-12-29 1990-05-01 North American Philips Corp. Thin film active matrix and addressing circuitry therefor
US4963860A (en) * 1988-02-01 1990-10-16 General Electric Company Integrated matrix display circuitry
JPH01310390A (ja) * 1988-06-09 1989-12-14 Oki Electric Ind Co Ltd フレーム・メモリ制御方式
JPH0220183A (ja) * 1988-07-08 1990-01-23 Mitsubishi Electric Corp 走査線変換装置
US4982275A (en) * 1988-07-21 1991-01-01 Magnascreen Corporation Modular flat-screen color television displays and modules and circuit drives therefor
JPH02142183A (ja) * 1988-11-22 1990-05-31 Nec Corp 固体撮像素子の駆動方法
JP2533393B2 (ja) * 1990-02-16 1996-09-11 シャープ株式会社 Ｎｔｓｃ―ｈｄコンバ―タ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4032836C3 (de) * 1989-10-16 2000-06-15 Asahi Optical Co Ltd Aufnahmelichtmengensteuerung für Endoskope

Also Published As

Publication number Publication date
EP0566229A3 (en) 1996-01-24
KR930018941A (ko) 1993-09-22
EP0566229A2 (en) 1993-10-20
US5257103A (en) 1993-10-26

Similar Documents

Publication Publication Date Title
JPH06113236A (ja) インタレース型ビデオ入力の変換の方法および装置
KR100346870B1 (ko) 디지탈텔레비젼시스템및고해상도비디오디스플레이생성방법
EP0708553B1 (en) Ferroelectric liquid crystal display control apparatus and method
TW200521941A (en) Display device and driving method thereof
KR101493905B1 (ko) 영상처리장치 및 영상처리방법
JPH089411A (ja) ピクセルデータの処理システムと方法
JPH04124983A (ja) 画像表示システム
US6023262A (en) Method and apparatus in a computer system to generate a downscaled video image for display on a television system
US20070229705A1 (en) Image signal processing apparatus
JPH10214075A (ja) 画像表示装置及び画像表示方法
TW525142B (en) Display panel with aspect ratio of matrix-arrayed pixels set to predetermined value, and display device using such display panel
JP2007264465A (ja) 映像信号処理回路
US7202900B2 (en) Method of producing frame pair signals from an image sensor and method for displaying same
JPH09101764A (ja) マトリクス型映像表示装置の駆動方法
JP3258773B2 (ja) 多方式対応液晶表示装置
US20020113891A1 (en) Multi-frequency video encoder for high resolution support
JP4167423B2 (ja) 映像信号処理装置及び映像信号処理方法
JP3347629B2 (ja) カラー表示パネル及び装置
JP3991413B2 (ja) 液晶表示装置およびその駆動回路
JP2781386B2 (ja) ビデオディスプレイ装置
JP3560657B2 (ja) デジタルテレビ受像機用グラフィックデータユニットおよびデジタルテレビ受像機を使用する方法
JP2929778B2 (ja) 字幕スーパー信号処理回路
JP2006184619A (ja) 映像表示装置
JP3109897B2 (ja) マトリクス表示装置
JPH0727358B2 (ja) 画像表示装置