JPH0611101B2 - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPH0611101B2 JPH0611101B2 JP59009779A JP977984A JPH0611101B2 JP H0611101 B2 JPH0611101 B2 JP H0611101B2 JP 59009779 A JP59009779 A JP 59009779A JP 977984 A JP977984 A JP 977984A JP H0611101 B2 JPH0611101 B2 JP H0611101B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- reference voltage
- pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 この発明はパルス発生回路に係り、例えば、サーボ制御
回路等のパルス幅制御に好適なパルス発生回路に関す
る。
回路等のパルス幅制御に好適なパルス発生回路に関す
る。
従来、ラジオコントロール装置のサーボ制御回路は半導
体集積回路で構成され、誤差パルスに対応して制御出力
を発生させている。このサーボ制御回路では、デッドバ
ンド設定、パルスストレッチ、最小出力パルス幅の設定
をするため、３組のワンショット回路を個別に設置し、
これらは独自の時定数を設定するために個別に抵抗及び
コンデンサを外部に接続している。このため、回路構成
の複雑さに加えて半導体集積回路の外部端子（ピン）が
多くなり、製造コストが高くなるとともに、外部接続用
の部品点数が多くなる欠点があった。
体集積回路で構成され、誤差パルスに対応して制御出力
を発生させている。このサーボ制御回路では、デッドバ
ンド設定、パルスストレッチ、最小出力パルス幅の設定
をするため、３組のワンショット回路を個別に設置し、
これらは独自の時定数を設定するために個別に抵抗及び
コンデンサを外部に接続している。このため、回路構成
の複雑さに加えて半導体集積回路の外部端子（ピン）が
多くなり、製造コストが高くなるとともに、外部接続用
の部品点数が多くなる欠点があった。
そこで、この発明は、入力パルスに対応した任意の幅の
出力パルスを得ることができるとともに、外部端子並び
に時定数設定用の部品の削減を図る等、構成の簡略化を
図ったパルス発生回路を提供することを目的とする。
出力パルスを得ることができるとともに、外部端子並び
に時定数設定用の部品の削減を図る等、構成の簡略化を
図ったパルス発生回路を提供することを目的とする。
即ち、この発明のパルス発生回路は、基準電圧源に第１
の抵抗（抵抗８）を介して接続され、前記第１の抵抗を
介して与えられる充電電流により一定の時定数を以て充
電されるコンデンサ（１２）と、エミッタが共通に接続
された第１及び第２のトランジスタ（トランジスタ１
８、２０）からなる差動対を備え、前記第１及び第２の
トランジスタのエミッタ側に第３のトランジスタ（トラ
ンジスタ２４）を接続して前記差動対に動作電流を流
し、前記第１のトランジスタのベースに設定される上限
基準電圧又は下限基準電圧と前記第２のトランジスタの
ベースに加えられる前記コンデンサの充電電圧とを比較
し、両者の大小関係に応じた出力を発生する比較器
（４）と、前記基準電圧源と基準電位点との間に第２及
び第３の抵抗（抵抗４８、５０）からなる分圧回路を接
続するとともに、前記第３の抵抗に第４のトランジスタ
（トランジスタ５４）を介して第４の抵抗（抵抗５２）
を並列に接続し、前記第１のトランジスタの導通時、第
１の電流反転回路（トランジスタ２８、３０）を通して
取り出される前記第１のトランジスタ側の出力により前
記第４のトランジスタを遮断状態にして前記分圧回路の
分圧点に前記上限基準電圧を発生させ、また、前記第２
のトランジスタの導通時、第２の電流反転回路（トラン
ジスタ３６、３８）を通して取り出される前記第２のト
ランジスタ側の出力により前記第４のトランジスタを導
通状態にして前記分圧回路の分圧点に前記下限基準電圧
を発生させ、これら前記上限基準電圧又は前記下限基準
電圧を前記第１のトランジスタのベース側に設定する基
準電圧設定回路（１４）と、外部から供給される入力パ
ルスによってスイッチングし、前記入力パルスのパルス
幅の期間だけ前記コンデンサを強制的に放電させて前記
充電電圧を低下させるスイッチング放電回路（５１）
と、前記比較器の前記第２のトランジスタ側から第２の
電流反転回路（トランジスタ３６、４０）を通して取り
出された比較出力を受けてスイッチングし、前記比較器
の出力に応じた出力パルスを発生する出力回路（トラン
ジスタ４２）とを備えたパルス発生回路であって、前記
コンデンサの前記充電電圧が前記下限基準電圧に移行さ
せる前記スイッチング放電回路による放電時間と入力パ
ルスのパルス幅との大小関係に応じて前記出力パルスの
発生が制御され、かつ、発生する出力パルスの幅が前記
入力パルスのパルス幅に応じて制御されることを特徴と
する。
の抵抗（抵抗８）を介して接続され、前記第１の抵抗を
介して与えられる充電電流により一定の時定数を以て充
電されるコンデンサ（１２）と、エミッタが共通に接続
された第１及び第２のトランジスタ（トランジスタ１
８、２０）からなる差動対を備え、前記第１及び第２の
トランジスタのエミッタ側に第３のトランジスタ（トラ
ンジスタ２４）を接続して前記差動対に動作電流を流
し、前記第１のトランジスタのベースに設定される上限
基準電圧又は下限基準電圧と前記第２のトランジスタの
ベースに加えられる前記コンデンサの充電電圧とを比較
し、両者の大小関係に応じた出力を発生する比較器
（４）と、前記基準電圧源と基準電位点との間に第２及
び第３の抵抗（抵抗４８、５０）からなる分圧回路を接
続するとともに、前記第３の抵抗に第４のトランジスタ
（トランジスタ５４）を介して第４の抵抗（抵抗５２）
を並列に接続し、前記第１のトランジスタの導通時、第
１の電流反転回路（トランジスタ２８、３０）を通して
取り出される前記第１のトランジスタ側の出力により前
記第４のトランジスタを遮断状態にして前記分圧回路の
分圧点に前記上限基準電圧を発生させ、また、前記第２
のトランジスタの導通時、第２の電流反転回路（トラン
ジスタ３６、３８）を通して取り出される前記第２のト
ランジスタ側の出力により前記第４のトランジスタを導
通状態にして前記分圧回路の分圧点に前記下限基準電圧
を発生させ、これら前記上限基準電圧又は前記下限基準
電圧を前記第１のトランジスタのベース側に設定する基
準電圧設定回路（１４）と、外部から供給される入力パ
ルスによってスイッチングし、前記入力パルスのパルス
幅の期間だけ前記コンデンサを強制的に放電させて前記
充電電圧を低下させるスイッチング放電回路（５１）
と、前記比較器の前記第２のトランジスタ側から第２の
電流反転回路（トランジスタ３６、４０）を通して取り
出された比較出力を受けてスイッチングし、前記比較器
の出力に応じた出力パルスを発生する出力回路（トラン
ジスタ４２）とを備えたパルス発生回路であって、前記
コンデンサの前記充電電圧が前記下限基準電圧に移行さ
せる前記スイッチング放電回路による放電時間と入力パ
ルスのパルス幅との大小関係に応じて前記出力パルスの
発生が制御され、かつ、発生する出力パルスの幅が前記
入力パルスのパルス幅に応じて制御されることを特徴と
する。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第１図はこの発明のパルス発生回路の実施例を示してい
る。
る。
図において、このパルス発生回路は半導体集積回路で構
成され、基準電圧源から一定の基準電圧Ｖregが加えら
れる端子２と比較器４の入力端子６との間には第１の抵
抗８が接続され、共通ラインに形成された基準電位点端
子１０と、入力端子６との間にコンデンサ１２が接続さ
れている。抵抗８及びコンデンサ１２は、外部接続さ
れ、このパルス発生回路に時定数を設定する。
成され、基準電圧源から一定の基準電圧Ｖregが加えら
れる端子２と比較器４の入力端子６との間には第１の抵
抗８が接続され、共通ラインに形成された基準電位点端
子１０と、入力端子６との間にコンデンサ１２が接続さ
れている。抵抗８及びコンデンサ１２は、外部接続さ
れ、このパルス発生回路に時定数を設定する。
比較器４は、コンデンサ１２の端子電圧と、基準電圧設
定回路１４で設定される基準電圧とを比較してパルス出
力を発生する。即ち、比較器４はトランジスタ１６、１
８、２０、２２、２４の差動増幅器によって構成され」
を「エミッタを共通にした第１及び第２のトランジスタ
１８、２０とともにトランジスタ１６、２２及び第３の
トランジスタ２４からなる差動増幅器で構成され、トラ
ンジスタ２４に形成された端子２６には定電流が付与さ
れ、比較器４の動作電流が設定されている。この実施例
では、トランジスタ１６とトランジスタ１８、トランジ
スタ２０とトランジスタ２２をダーリントン接続してい
るが、トランジスタ１６、２２を省略しても良い。
定回路１４で設定される基準電圧とを比較してパルス出
力を発生する。即ち、比較器４はトランジスタ１６、１
８、２０、２２、２４の差動増幅器によって構成され」
を「エミッタを共通にした第１及び第２のトランジスタ
１８、２０とともにトランジスタ１６、２２及び第３の
トランジスタ２４からなる差動増幅器で構成され、トラ
ンジスタ２４に形成された端子２６には定電流が付与さ
れ、比較器４の動作電流が設定されている。この実施例
では、トランジスタ１６とトランジスタ１８、トランジ
スタ２０とトランジスタ２２をダーリントン接続してい
るが、トランジスタ１６、２２を省略しても良い。
比較器４の反転出力はトランジスタ１８、２０から個別
に取出され、トランジスタ１８のコレクタから取出され
る出力はトランジスタ２８、３０で構成される第１の電
流反転回路を介してトランジスタ３２のベースに加えら
れる。トランジスタ３２は基準電圧設定回路１４の基準
電圧を切換えるスイッチング回路を構成し、トランジス
タ３２のベースに接続されている抵抗３４は、トランジ
スタ30からの電流によってトランジスタ３２に所定のス
レシュホールドレベルを設定している。
に取出され、トランジスタ１８のコレクタから取出され
る出力はトランジスタ２８、３０で構成される第１の電
流反転回路を介してトランジスタ３２のベースに加えら
れる。トランジスタ３２は基準電圧設定回路１４の基準
電圧を切換えるスイッチング回路を構成し、トランジス
タ３２のベースに接続されている抵抗３４は、トランジ
スタ30からの電流によってトランジスタ３２に所定のス
レシュホールドレベルを設定している。
また、トランジスタ３６のコレクタから取出される比較
器４の他方の反転出力は、トランジスタ３６とベースを
共通にしているトランジスタ３８からトランジスタ５４
のベース及びトランジスタ３２のコレクタに加えられて
いるとともに、トランジスタ４０からトランジスタ４２
のベースに加えられている。即ち、即ち、トランジスタ
３６、３８、４０は比較器４の反転出力を取り出すため
の第２の電流反転回路を構成している。そして、トラン
ジスタ４２及び抵抗４４は出力回路を構成し、出力端子
４６からパルス出力を取出すことができる。また、電源
端子47には駆動電圧Ｖccが印加される。
器４の他方の反転出力は、トランジスタ３６とベースを
共通にしているトランジスタ３８からトランジスタ５４
のベース及びトランジスタ３２のコレクタに加えられて
いるとともに、トランジスタ４０からトランジスタ４２
のベースに加えられている。即ち、即ち、トランジスタ
３６、３８、４０は比較器４の反転出力を取り出すため
の第２の電流反転回路を構成している。そして、トラン
ジスタ４２及び抵抗４４は出力回路を構成し、出力端子
４６からパルス出力を取出すことができる。また、電源
端子47には駆動電圧Ｖccが印加される。
基準電圧設定回路１４は、上限基準電圧ＶＨ及び下限基
準電圧ＶＬを設定するが、比較器４の比較出力に応動し
てその設定値を変更して比較器４にヒステリシス特性を
付与する。即ち、基準電圧設定回路１４は、第２及び第
３の抵抗４８、５０からなる分圧回路を設置するととも
に、抵抗５０に第４のトランジスタ５４及び第４の抵抗
５２からなる直列回路を並列に接続したものである。ス
イッチング素子としてのトランジスタ54が不導通状態に
ある場合、抵抗４８、５０によって上限基準電圧ＶＨが
設定され、トランジスタ54が導通した場合、抵抗５２の
付加によって下限基準電圧ＶＬが設定される。
準電圧ＶＬを設定するが、比較器４の比較出力に応動し
てその設定値を変更して比較器４にヒステリシス特性を
付与する。即ち、基準電圧設定回路１４は、第２及び第
３の抵抗４８、５０からなる分圧回路を設置するととも
に、抵抗５０に第４のトランジスタ５４及び第４の抵抗
５２からなる直列回路を並列に接続したものである。ス
イッチング素子としてのトランジスタ54が不導通状態に
ある場合、抵抗４８、５０によって上限基準電圧ＶＨが
設定され、トランジスタ54が導通した場合、抵抗５２の
付加によって下限基準電圧ＶＬが設定される。
また、コンデンサ１２にはスイッチング放電回路５１が
付加されており、このスイッチング放電回路５１は、入
力端子６８に加えられる入力パルスに応動してコンデン
サ１２の充電電圧を一定の放電時定数をもって除々に放
電させ、その端子電圧の変化によって比較器４の動作を
反転させる。即ち、このスイッチング放電回路５１は、
トランジスタ５６、５８、６０、６２、６４で構成さ
れ、トランジスタ５６のベースに形成された入力端子６
６には定電流が与えられる。また、トランジスタ６４の
ベースに形成された入力端子６８には、スイッチング放
電回路５１の放電時間を設定するパルスが加えられる。
トランジスタ６４はスイッチング回路を構成し、端子６
８が高電位となる区間、導通状態となり、トランジスタ
５６からの定電流を吸収する。トランジスタ５８、６
０、６２は電流反転回路を構成し、トランジスタ５６か
らの定電流に対応してトランジスタ６２の電流吸収能力
が設定されている。この実施例では、トランジスタ６２
のエミッタ面積を大きく設定し、コンデンサ１２の放電
電流値を設定している。
付加されており、このスイッチング放電回路５１は、入
力端子６８に加えられる入力パルスに応動してコンデン
サ１２の充電電圧を一定の放電時定数をもって除々に放
電させ、その端子電圧の変化によって比較器４の動作を
反転させる。即ち、このスイッチング放電回路５１は、
トランジスタ５６、５８、６０、６２、６４で構成さ
れ、トランジスタ５６のベースに形成された入力端子６
６には定電流が与えられる。また、トランジスタ６４の
ベースに形成された入力端子６８には、スイッチング放
電回路５１の放電時間を設定するパルスが加えられる。
トランジスタ６４はスイッチング回路を構成し、端子６
８が高電位となる区間、導通状態となり、トランジスタ
５６からの定電流を吸収する。トランジスタ５８、６
０、６２は電流反転回路を構成し、トランジスタ５６か
らの定電流に対応してトランジスタ６２の電流吸収能力
が設定されている。この実施例では、トランジスタ６２
のエミッタ面積を大きく設定し、コンデンサ１２の放電
電流値を設定している。
以上の構成に基づき、その動作を第２図の動作波形を参
照して説明する。
照して説明する。
第２図において、Ａはコンデンサ１２の充放電波形、Ｂ
及びＣは出力パルス、Ｄは入力端子６８に加えられる入
力パルスを示している。
及びＣは出力パルス、Ｄは入力端子６８に加えられる入
力パルスを示している。
入力パルスが与えられない場合、入力端子６８は高電位
に維持されてトランジスタ６４は導通状態にあるため、
スイッチング放電回路５１の動作は停止状態にある。ま
た、初期状態では、基準電圧設定回路１４はトランジス
タ５４の導通により、下限基準電圧ＶＬが設定されてい
る。
に維持されてトランジスタ６４は導通状態にあるため、
スイッチング放電回路５１の動作は停止状態にある。ま
た、初期状態では、基準電圧設定回路１４はトランジス
タ５４の導通により、下限基準電圧ＶＬが設定されてい
る。
そこで、入力パルスが与えられ、トランジスタ６４が不
導通状態に移行すると、トランジスタ58が動作状態とな
り、コンデンサ１２はトランジスタ６２を介して放電さ
れる。Ａにおいて、Ａ１はコンデンサ１２の放電による
端子電圧の推移を示し、この放電区間は入力パルス幅で
設定される。コンデンサ１２の端子電圧が下限基準電圧
ＶＬを超えて低下すると、比較器４のトランジスタ２０
は不導通状態となり、この出力はトランジスタ36、４
０、４２を介して出力端子４６を高レベルに移行させ
る。このとき、トランジスタ１８に電流が流れるため、
トランジスタ３２は導通状態となり、トランジスタ５４
は不導通状態となるため、トランジスタ１６のベースに
は、下限基準電圧ＶＬから矢印ａに示すように上限基準
電圧ＶＨが設定される。
導通状態に移行すると、トランジスタ58が動作状態とな
り、コンデンサ１２はトランジスタ６２を介して放電さ
れる。Ａにおいて、Ａ１はコンデンサ１２の放電による
端子電圧の推移を示し、この放電区間は入力パルス幅で
設定される。コンデンサ１２の端子電圧が下限基準電圧
ＶＬを超えて低下すると、比較器４のトランジスタ２０
は不導通状態となり、この出力はトランジスタ36、４
０、４２を介して出力端子４６を高レベルに移行させ
る。このとき、トランジスタ１８に電流が流れるため、
トランジスタ３２は導通状態となり、トランジスタ５４
は不導通状態となるため、トランジスタ１６のベースに
は、下限基準電圧ＶＬから矢印ａに示すように上限基準
電圧ＶＨが設定される。
そして、入力パルスに応動してスイッチング放電回路５
１の動作が停止されると、コンデンサ12は充電状態に移
行する。コンデンサ１２の端子電圧が上限基準電圧ＶＨ
を超えて上昇すると、比較器４のトランジスタ２０に電
流が流れ、トランジスタ１８には電流が流れなくなるた
め、比較器４の出力が反転し、出力端子４６は低電位に
移行する。この結果、第２図Ｂに示す出力パルスが発生
する。これは、サーボ制御回路において、誤差パルスに
対するパルスストレッチ出力となる。このとき、トラン
ジスタ１８の出力電流に基づき、トランジスタ３２の導
通によって、トランジスタ54が不導通状態に移行する結
果、基準電圧設定回路１４の基準電圧は、下限基準電圧
ＶＬから矢印ｂに示すように上限基準電圧ＶＨに切換え
られる。
１の動作が停止されると、コンデンサ12は充電状態に移
行する。コンデンサ１２の端子電圧が上限基準電圧ＶＨ
を超えて上昇すると、比較器４のトランジスタ２０に電
流が流れ、トランジスタ１８には電流が流れなくなるた
め、比較器４の出力が反転し、出力端子４６は低電位に
移行する。この結果、第２図Ｂに示す出力パルスが発生
する。これは、サーボ制御回路において、誤差パルスに
対するパルスストレッチ出力となる。このとき、トラン
ジスタ１８の出力電流に基づき、トランジスタ３２の導
通によって、トランジスタ54が不導通状態に移行する結
果、基準電圧設定回路１４の基準電圧は、下限基準電圧
ＶＬから矢印ｂに示すように上限基準電圧ＶＨに切換え
られる。
このようにして比較器４には、その出力に応動して基準
電圧が変更されてヒステリシス特性が付与されるととも
に、下限基準電圧ＶＬの設定で、デッドバンドが設定さ
れる。即ち、入力パルスがＤ１のようにパルス幅Ｔ１で
与えられる場合には、コンデンサ１２の端子電圧は、破
線Ａ３で示す充電特性を持ち、下限基準電圧ＶＬに到達
しないため、比較器４は出力パルスを生じない。しか
し、入力パルスがＤ２のようにパルス幅Ｔ２になると、
下限基準電圧ＶＬに交差するため、コンデンサ12の端子
電圧は、破線Ａ４で示す充電特性となり、比較器４の出
力が反転し、出力端子４６は第２図Ｃに示す最小パルス
を発生する。これは、デッドバンドを超える最小パルス
幅Ｐｗとなる。
電圧が変更されてヒステリシス特性が付与されるととも
に、下限基準電圧ＶＬの設定で、デッドバンドが設定さ
れる。即ち、入力パルスがＤ１のようにパルス幅Ｔ１で
与えられる場合には、コンデンサ１２の端子電圧は、破
線Ａ３で示す充電特性を持ち、下限基準電圧ＶＬに到達
しないため、比較器４は出力パルスを生じない。しか
し、入力パルスがＤ２のようにパルス幅Ｔ２になると、
下限基準電圧ＶＬに交差するため、コンデンサ12の端子
電圧は、破線Ａ４で示す充電特性となり、比較器４の出
力が反転し、出力端子４６は第２図Ｃに示す最小パルス
を発生する。これは、デッドバンドを超える最小パルス
幅Ｐｗとなる。
即ち、このパルス発生回路では、コンデンサ１２の充電
電圧が下限基準電圧ＶＬに移行させるスイッチング放電
回路による放電時間Ｔ２と入力パルス幅Ｔとの大小関係
に応じて出力パルスの発生が制御され、しかも、出力パ
ルスが発生する場合には、そのパルス幅は入力パルスの
パルス幅Ｔに応じて制御されるのである。このパルス発
生回路の入出力関係は次の通りである。
電圧が下限基準電圧ＶＬに移行させるスイッチング放電
回路による放電時間Ｔ２と入力パルス幅Ｔとの大小関係
に応じて出力パルスの発生が制御され、しかも、出力パ
ルスが発生する場合には、そのパルス幅は入力パルスの
パルス幅Ｔに応じて制御されるのである。このパルス発
生回路の入出力関係は次の通りである。
(a) Ｔ２＞Ｔのとき 出力パルスは発生しない。即ち、出力パルスの発生条件
が入力パルスの幅によって決定されており、コンデンサ
１２の容量、放電電流又は下限基準電圧ＶＬを任意に選
定することにより、入力パルスに対する出力パルスの発
生条件を変更することができる。
が入力パルスの幅によって決定されており、コンデンサ
１２の容量、放電電流又は下限基準電圧ＶＬを任意に選
定することにより、入力パルスに対する出力パルスの発
生条件を変更することができる。
(b) Ｔ＝Ｔ２のとき 上限基準電圧ＶＨと下限基準電圧ＶＬとの差電圧ΔＶで
定まるパルス幅を持つ出力パルスが得られる。したがっ
て、上限基準電圧ＶＨ、下限基準電圧ＶＬ、コンデンサ
１２の容量又は放電電流を任意に選定することにより、
出力パルスの最低幅を設定することができる。
定まるパルス幅を持つ出力パルスが得られる。したがっ
て、上限基準電圧ＶＨ、下限基準電圧ＶＬ、コンデンサ
１２の容量又は放電電流を任意に選定することにより、
出力パルスの最低幅を設定することができる。
(c) Ｔ２＜Ｔのとき 入力パルスに応じた出力パルスが得られる。即ち、Ｔ２
−Ｔのパルス幅と直線的な比例関係を持つパルス幅の出
力パルスが得られる。
−Ｔのパルス幅と直線的な比例関係を持つパルス幅の出
力パルスが得られる。
以上のように、このパルス発生回路は、デッドバンド、
最小パルス幅、パルスストレッチの機能を併せ持ち、従
来の３組のワンショット回路の設置に比較し、構成の簡
略化とともに、時定数回路を単一化できるため、外部接
続用端子の削減により、製造コストの低減とともに、Ｉ
Ｃパッケージの小型化が可能になる。
最小パルス幅、パルスストレッチの機能を併せ持ち、従
来の３組のワンショット回路の設置に比較し、構成の簡
略化とともに、時定数回路を単一化できるため、外部接
続用端子の削減により、製造コストの低減とともに、Ｉ
Ｃパッケージの小型化が可能になる。
なお、実施例では抵抗５２をトランジスタ５４のスイッ
チングで付加、解除を行うことにより極めて容易且つ簡
単な構成でヒステリシス特性を実現しているが、このよ
うな構成以外の回路手段でヒステリシス特性を実現して
も同等の効果が期待できる。
チングで付加、解除を行うことにより極めて容易且つ簡
単な構成でヒステリシス特性を実現しているが、このよ
うな構成以外の回路手段でヒステリシス特性を実現して
も同等の効果が期待できる。
また、実施例ではサーボ制御回路のパルス幅制御を例に
とって説明したが、この発明は各種のパルス制御回路、
基準パルス発生回路として利用することができる。
とって説明したが、この発明は各種のパルス制御回路、
基準パルス発生回路として利用することができる。
以上説明したように、この発明によれば、抵抗を介して
一定の時定数を以て充電されるコンデンサの充電電圧
と、比較器の出力によって切り換えられる上限基準電圧
又は下限基準電圧との比較を出力パルスの発生条件とし
て、コンデンサは入力パルスによって放電時間が規制さ
れるスイッチング放電回路によって強制的に放電するよ
うにしたので、コンデンサの充電電圧が下限基準電圧に
移行させるスイッチング放電回路による放電時間と入力
パルスのパルス幅との大小関係に応じて出力パルスの発
生を制御でき、かつ、その出力パルスが発生するとき、
その出力パルスの幅は入力パルスのパルス幅に応じて制
御でき、一定幅以上の出力パルスを発生させることがで
きるとともに、そのパルス幅の制御を高精度に行うこと
ができ、しかも、時定数設定用の部品をコンデンサに削
減でき、外部端子を削減して回路構成の簡略化でき、容
易にＩＣ化できる等の効果が得られる。
一定の時定数を以て充電されるコンデンサの充電電圧
と、比較器の出力によって切り換えられる上限基準電圧
又は下限基準電圧との比較を出力パルスの発生条件とし
て、コンデンサは入力パルスによって放電時間が規制さ
れるスイッチング放電回路によって強制的に放電するよ
うにしたので、コンデンサの充電電圧が下限基準電圧に
移行させるスイッチング放電回路による放電時間と入力
パルスのパルス幅との大小関係に応じて出力パルスの発
生を制御でき、かつ、その出力パルスが発生するとき、
その出力パルスの幅は入力パルスのパルス幅に応じて制
御でき、一定幅以上の出力パルスを発生させることがで
きるとともに、そのパルス幅の制御を高精度に行うこと
ができ、しかも、時定数設定用の部品をコンデンサに削
減でき、外部端子を削減して回路構成の簡略化でき、容
易にＩＣ化できる等の効果が得られる。
【図面の簡単な説明】第１図はこの発明のパルス発生回
路の実施例を示す回路図、第２図はその動作波形を示す
説明図である。 ４……比較器 ８……第１の抵抗 １２……コンデンサ １４……基準電圧設定回路 １８……第１のトランジスタ ２０……第２のトランジスタ ２４……第３のトランジスタ ２８、３０……トランジスタ（第１の電流反転回路） ３６、３８、４０……トランジスタ（第２の電流反転回
路） ４２……トランジスタ（出力回路） ４８……第２の抵抗 ５０……第３の抵抗 ５１……スイッチング放電回路 ５２……第４の抵抗 ５４……第４のトランジスタ
路の実施例を示す回路図、第２図はその動作波形を示す
説明図である。 ４……比較器 ８……第１の抵抗 １２……コンデンサ １４……基準電圧設定回路 １８……第１のトランジスタ ２０……第２のトランジスタ ２４……第３のトランジスタ ２８、３０……トランジスタ（第１の電流反転回路） ３６、３８、４０……トランジスタ（第２の電流反転回
路） ４２……トランジスタ（出力回路） ４８……第２の抵抗 ５０……第３の抵抗 ５１……スイッチング放電回路 ５２……第４の抵抗 ５４……第４のトランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 京吾 京都府京都市右京区西院溝崎町21番地 ロ ーム株式会社内 (56)参考文献 特開 昭58−164309（ＪＰ，Ａ) 実開 昭55−144437（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】基準電圧源に第１の抵抗を介して接続さ
れ、前記第１の抵抗を介して与えられる充電電流により
一定の時定数を以て充電されるコンデンサと、 エミッタが共通に接続された第１及び第２のトランジス
タからなる差動対を備え、前記第１及び第２のトランジ
スタのエミッタ側に第３のトランジスタを接続して前記
差動対に動作電流を流し、前記第１のトランジスタのベ
ースに設定される上限基準電圧又は下限基準電圧と前記
第２のトランジスタのベースに加えられる前記コンデン
サの充電電圧とを比較し、両者の大小関係に応じた出力
を発生する比較器と、 前記基準電圧源と基準電位点との間に第２及び第３の抵
抗からなる分圧回路を接続するとともに、前記第３の抵
抗に第４のトランジスタを介して第４の抵抗を並列に接
続し、前記第１のトランジスタの導通時、第１の電流反
転回路を通して取り出される前記第１のトランジスタ側
の出力により前記第４のトランジスタを遮断状態にして
前記分圧回路の分圧点に前記上限基準電圧を発生させ、
また、前記第２のトランジスタの導通時、第２の電流反
転回路を通して取り出される前記第２のトランジスタ側
の出力により前記第４のトランジスタの導通状態にして
前記分圧回路の分圧点に前記下限基準電圧を発生させ、
これら前記上限基準電圧又は前記下限基準電圧を前記第
１のトランジスタのベース側に設定する基準電圧設定回
路と、 外部から供給される入力パルスによってスイッチング
し、前記入力パルスのパルス幅の期間だけ前記コンデン
サを強制的に放電させて前記充電電圧を低下させるスイ
ッチング放電回路と、 前記比較器の前記第２のトランジスタ側から前記第２の
電流反転回路を通して取り出された比較出力を受けてス
イッチングし、前記比較器の出力に応じた出力パルスを
発生する出力回路と、 を備えたパルス発生回路であって、前記コンデンサの前
記充電電圧が前記下限基準電圧に移行させる前記スイッ
チング放電回路による放電時間と入力パルスのパルス幅
との大小関係に応じて前記出力パルスの発生が制御さ
れ、かつ、発生する出力パルスの幅が前記入力パルスの
パルス幅に応じて制御されることを特徴とするパルス発
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009779A JPH0611101B2 (ja) | 1984-01-22 | 1984-01-22 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59009779A JPH0611101B2 (ja) | 1984-01-22 | 1984-01-22 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60153217A JPS60153217A (ja) | 1985-08-12 |
| JPH0611101B2 true JPH0611101B2 (ja) | 1994-02-09 |
Family
ID=11729726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59009779A Expired - Lifetime JPH0611101B2 (ja) | 1984-01-22 | 1984-01-22 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0611101B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55144437U (ja) * | 1979-04-05 | 1980-10-16 | ||
| JPS58164309A (ja) * | 1982-03-25 | 1983-09-29 | Mitsubishi Electric Corp | パルス発生器 |
-
1984
- 1984-01-22 JP JP59009779A patent/JPH0611101B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60153217A (ja) | 1985-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4115748A (en) | MOS IC Oscillation circuit | |
| US6211709B1 (en) | Pulse generating apparatus | |
| KR0146076B1 (ko) | 반도체 소자의 기판 전압 레규레이터 장치 | |
| EP0662747B1 (en) | A DC/DC converter for outputting multiple signals | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JPH0611101B2 (ja) | パルス発生回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| KR0177175B1 (ko) | 적분기용 비교기회로 | |
| KR920004925B1 (ko) | 잡음뮤팅 및 정전압 제어회로 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| KR940008192B1 (ko) | 듀티 50%을 갖는 주파수 체배기 | |
| JPH03210815A (ja) | Ｃｍｏｓ型出力回路 | |
| JPH05315577A (ja) | 半導体集積回路装置 | |
| JPS5936508B2 (ja) | 定実効電圧調整装置 | |
| SU860310A1 (ru) | Полупроводниковое реле времени | |
| SU615601A1 (ru) | Пороговое устройство | |
| JPH0562842B2 (ja) | ||
| JPH0119472Y2 (ja) | ||
| SU1088632A1 (ru) | Генератор импульсов напр жени | |
| JPS635296Y2 (ja) | ||
| JPS597765Y2 (ja) | ミュ−テイング信号発生回路 | |
| JPS61109312A (ja) | 信号遅延回路 | |
| JPS6019313A (ja) | 高出力用集積回路の出力トランジスタ保護回路 | |
| JPH04316214A (ja) | 電流スイッチ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |