JPH06110969A - 集積回路のマスクパターン設計におけるエラー修正装置 - Google Patents

Abstract

(57)【要約】 【目的】集積回路のマスクパターン設計時にマスクパタ
ーンデータのエラー修正を行う際、修正漏れを無くし、
幾何学的ルールチェックの回数を減少させること。 【構成】マスクパターンデータに対し、エラー修正の
際、チェック結果ファイルからエラー図形座標を抜きだ
し（ステップＡ）、それらの座標と修正の有無をコンピ
ュータの画面に表示し（ステップＢ）、座標を選択する
ことにより、マスクパターンエディタで容易に修正がで
きるような、マスクパターンエディタのコマンド手続き
を発生（ステップＣ）させ、修正を行うことで、エラー
座標に従った確実な修正を行うことが出来る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路のマスクパタ
ーン設計におけるエラーの修正装置に関する。

【０００２】

【従来の技術】集積回路におけるマスクパターン設計に
おいて設計が終了したマスクパターンデータは、幾何学
ルールチェック及び、集積回路の論理回路記述とマスク
パターンデータの照合チェックが、エラーがなくなるま
で繰り返される（図２）。

【０００３】図２において、従来では、ステップ８０で
マスクパターン設計（作成，修正）を行い、幾何学的ル
ールチェック（ステップ８１）を行い、エラー個数が０
でない場合はステップ８０へエラー個数が０の場合は次
のステップ８３へ移行する（ステップ８２）。ステップ
８３で、照合チェックを行い、エラー個数が０でない場
合はステップ８０へ、エラー個数が０の場合はステップ
８５へ移行する（ステップ８４）。ステップ８５で、幾
何学的ルールチェック，照合チェックを行い、次のステ
ップ８６でエラー個数が０でない場合はステップ８０
へ、０の場合は次のステップ８７でマスクパターンデー
タの完成となる。

【０００４】ここで、幾何学的ルールチェックというの
は、マスクパターンデータの幾何学的間隔や重なり具合
が基準値通り設計されているかチェックするものであり
以下に例を用いて説明する。

【０００５】図３は幾何学的エラーを含んだマスクパタ
ーンデータの例を示す平面図であり、図３の配線図形
１，２の間隔が基準値２．５以上離さなければならない
ところを、エラー箇所３では１，２５という間隔で設計
していたため、これがエラーとなったものである。ま
た、エラー箇所４は、重なり具合のエラーの例であり、
図形５，６の重なり具合が１．５のところを１で設計し
ているためエラーとなり検出されたものである。チェッ
クされた結果は、チェック項目（基準値）、マスクパタ
ーンデータ上のエラー部分の座標、エラーの個数が基準
されたファイルと、図４に示すエラー部分を表すエラー
図形７，８のデータという形で参照できる。このエラー
図形データは、マスクパターンデータと対応しており、
図３のエラー箇所３のエラー部分が、図４のエラー図形
７の矩形にて、図３のエラー箇所４のエラー部分が図４
のエラー図形８の矩形にて表される。

【０００６】また、照合チェックというのは、マスクパ
ターンデータが対応する論理回路通り設計されているか
をチェックするものである。図５はこの照合チェックの
例を示す平面図で、（Ａ）が論理回路で（Ｂ）がエラー
接続を含んだマスクパターンデータである。論理回路上
では、ＮＥＴ１（配線素子９）は、インバータの制御用
のｎ型トランジスタのゲート部分１０に入力されている
が、マスクパターンデータ上では、（Ｂ）の図形１２の
ｎ型拡散と（Ｂ）の図形１３のポリシリコンによって構
成されるｎ型トランジスタの拡散コンタクトの図形１１
がグランド電位図形１４に接しているためコンデンサと
みなされ、ＮＥＴ１に対応するマスクパターン上のＬＮ
ＥＴ１（配線素子１５）は、コンデンサに入力している
ことになり、論理回路記述と、マスクパターンデータと
で不一致が検出される。

【０００７】以下に従来の幾何学的ルールチェックのエ
ラー修正の第１，第２の方法を図面を用いて説明する。

【０００８】第１の方法：マスクパテーンエディタ上で
マスクパターンデータ１６（図６）とチェック結果のエ
ラー図形データ１７（図６）とを重ねて表示し、チェッ
ク結果ファイルよりエラー座標を読みとり、マスクパタ
ーンエディタでその座標付近を修正が可能な大きさまで
拡大することにより修正を行っていた。

【０００９】第２の方法：マスクパターンエディタ上に
マスクパターンデータ１８（図７）とエラー図形データ
１９（図７）とを半分ずつ表示し、１つずつエラー図形
７，８を追いながら、エラー図形を拡大し、図８のよう
にマスクパターンデータ側も同じ部分を同じ比で拡大さ
せ、修正箇所を探し出し、エラー部分８′の修正を行っ
ていた。

【００１０】

【発明が解決しようとする課題】前述した従来の集積回
路のマスクパターン設計のエラー修正方法において、第
１の方法では、チェック結果ファイルより読みとった座
標をもとにマスクパターンエディタ上でエラー部分の検
出をする際、座標入力時にミスが発生するという欠点が
あり、修正履歴を残すことができないため、修正の有無
が不明となり、修正漏れが生じるという欠点があった。

【００１１】第２の方法では、マスクパターンデータに
対し、エラー図形データのそれぞれの図形が極めて小さ
いため、マスクパターンエディタでのエラー図形選択に
は、相当な倍率での拡大が必要となり、次のエラー図形
に移動するには、一度元の倍率に戻さなければ選択する
ことができず、修正の有無がわからなくなり、修正漏れ
が生じるという欠点があった。

【００１２】本発明の目的は、前記欠点を解決し、集積
回路のマスクパターン設計時にマスクパターンデータの
幾何学的ルールチェックのエラー修正を行う際に修正漏
れを無くし、エラーチェックの回数を減少させるように
した集積回路のマスクパターン設計におけるエラーの修
正装置を提供することにある。

【００１３】

【課題を解決するための手段】本発明の第１の集積回路
のマスクパターン設計におけるエラー修正装置の構成
は、チェック結果ファイルを入力してエラー部分の座
標、チェック項目、修正の有無をコンピュータの画面上
に表示させる手段と、前記表示画面からエラー図形の座
標を選択し、マスクパターンエディタ上で、選択した座
標のエラー修正が容易にできるようなマスクパターンエ
ディタのコマンド手続きを生成する手段とを備えている
ことを特徴とする。

【００１４】本発明の第２の集積回路のマスクパターン
設計におけるエラー修正装置の構成は、チェック結果フ
ァイルからエラーになった素子名と対応するマスクパタ
ーンデータ上のエラー座標を抜き出す手段と、前記エラ
ーとなった素子名を画面上に表示させる手段と、画面か
ら選択した素子名により対応するマスクパターンデータ
上の座標を用いてマスクパターンエディタ上でエラー部
付近を表示させるコマンド手続きを生成する手段とを備
えたことを特徴とする。

【００１５】

【作用】エラー図形の座標の修正の有無をコンピュータ
の画面上に表示することにより図形の選択がマスクパタ
ーンエディタと同じコンピュータの画面上で行え、併せ
て、修正の有無の確認が容易に出来る。また、画面から
の選択により、選択した座標のエラー修正が容易に行え
るようなマスクパターンエディタのコマンド手続きを生
成することにより、エラー図形の移動が確実になり、エ
ラー図形座標の入力ミスを無くすことが出来る。

【００１６】

【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例を示すフロー図である。図
１において、本発明の実施例のエラー修正方法は、チェ
ック結果ファイルからエラー図形座標を抜き出す処理ス
テップＡと、抜きだした座標と修正の有無を明示する欄
をコンピュータの画面上に表示する処理ステップＢと、
画面から座標を選択し、マスクパターンエディタのコマ
ンド手続きを生成する処理ステップＣとを含み構成され
る。

【００１７】さらに、スタート３０により、マスクパタ
ーンを設計するステップ３１，幾何学的ルールチェック
３２，エラー図形が０か否かの判断のステップ３３，コ
マンド手続き実行３４，マスクパターンエディタで修正
するステップ３５があり、最後にＥＮＤ３６がある。

【００１８】まず、マスクパターン設計が終了したマス
クパターンデータ（図３）に対し、幾何学的ルールチェ
ックを実行する。図３のマスクパターンデータについて
チェックを実行すると、エラー箇所３が図形１，２の間
隔で、エラー箇所４が図形５，６の重なりで基準値を満
たしてないためエラーとなる。

【００１９】チェックが終了するとチェック結果ファイ
ル（図９）とエラー部分を表すエラー図形データ（図
４）とが生成される。エラー図形は、基準値を満たして
ない部分を矩形で表したもので、図３のエラー箇所３が
図４のエラー図形７、図３のエラー箇所４が図４のエラ
ー図形８に対応している。チェック結果ファイルには、
チェック項目２０（図９）、エラー数２１（図９）、エ
ラー図形の座標２２（図９）の項目が記述されている。

【００２０】次に、チェック結果ファイルから座標を抜
きだしコンピュータの画面に表示する（図１０）。画面
には、抜きだした座標の欄２３（図１０）と、修正の有
無の欄２４（図１０）が隣合って表示されている。表示
された座標からエラー修正を行いたいエラー座標２５を
選択し、エラー図形データをマスクパターンデータに重
ねるためのコマンド２６（図１１）、選択された座標の
周りを拡大して表示させるためのコマンド２７（図１
１）をコマンド手続き（図１１）として生成し、マスク
パターンエディタで、生成したコマンド手続きを実行
し、エラー修正を行う。これをエラー図形全てについて
行う。この際修正の有無については、座標を選択したと
き、図１０の欄２４に「ＣＨＥＣＨ」という文字列を表
示させ、修正を行ったことを明示している。

【００２１】以上の処理を行うことで、集積回路のマス
クパターン設計における幾何学的ルールチェックのエラ
ー修正において、エラー図形の移動が確実に行え、修正
漏れを無くすことができる。

【００２２】図１２は本発明の他の実施例を示すフロー
図である。図１２において、本実施例では、集積回路の
論理回路記述とマスクパターンデータの照合チェックに
おけるマスクパターンデータ上のエラー修正への適用に
ついて述べる。

【００２３】図１２で示される方法は、チェック結果フ
ァイルからエラーとなった素子名と対応するマスクパタ
ーンデータ上のエラー座標を抜き出す処理ステップＤと
エラーとなった素子名をコンピュータの画面上に表示さ
せる処理ステップＥと画面から選択した、素子名により
対応するマスクパターンデータ上の座標を用いてマスク
パターンエディタ上でエラー部付近を表示させるコマン
ド手続きを生成する処理ステップＦとを含み、構成され
る。

【００２４】さらに、ＳＴＡＲＴ７０で始まる論理回路
記述とマスクパターンデータの照合（ステップ７１）が
あり、エラー素子が０の場合はＥＮＤ（ステップ７
５）、０でない場合は次のステップＦへ移行するステッ
プ７２がある。ステップＦの次に、マスタパターンエデ
ィタでコマンド手続き実行（ステップ７３）、マスクパ
ターンエディタで修正（ステップ７４）がある。

【００２５】まず、マスクパターン設計が終了したマス
クパターンデータと、対応する論理回路データに対し、
照合チェックを実行する。図５の場合では（Ａ）で示さ
れる論理回路上のＮＥＴ１（９）は、インバータの制御
用のｎ型トランジスタのゲート部分１０に入力ている
が、マスクパターンデータ上では、ｎ型トランジスタの
コンタクト（図５の図形１１）がグランド電位図形１４
に接しているためコンデンサとみなされ、ＮＥＴ１に対
応するマスクパターン上の ＬＮＥＴ１（１５）は、コ
ンデンサに入力していることになり、エラー接続とな
る。チェックが終了すると、チェック結果ファイル（図
１３）と、エラー座標を含む矩形図形データ（図１４）
が生成される。次にチェック結果ファイルから論理回路
側の素子名２８（図１３）と対応するマスクパターンデ
ータの座標２９（図１３）を抜きだし、コンピュータの
画面上に表示（図１５）する。表示された素子名から修
正を行いたい素子名を選択し、エラー図形データとマス
クパターンデータを重ね、選択された素子名に対応する
マスクパターンデータ上の座標を、表示させるためのコ
マンド手続き（図１５）を生成し、マスクパターンエデ
ィタでコマンド手続きを実行し、修正を行う。

【００２６】

【発明の効果】以上説明したように、本発明は、エラー
チェック結果をコンピュータ上の画面に表示し、画面か
らの選択によりエラー位置を表示するためのコマンド手
続きを生成するので、集積回路のマスクパターン設計に
おけるエラー修正で、修正漏れが無くなり、従来の方法
に較べエラーチェックの回数を１／２程度に減らすこと
ができるという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例のフロー図である。

【図２】従来のマスクパターン設計のフロー図である。

【図３】幾何学的ルールチェックを含むマスクパターン
データを示す図である。

【図４】エラー図形データを示す図である。

【図５】（Ａ），（Ｂ）は論理回路とマスクパターンデ
ータの照合におけるそれぞれ論理回路記述，エラー接続
を含むマスクパターンデータを示す図である。

【図６】従来の第１の方法でマスクパターンデータとエ
ラー図形データの重ねあわせを示す図である。

【図７】従来の第２の方法でマスクパターンデータとエ
ラー図形データを半分の画面の表示を示す図である。

【図８】エラー図形の拡大によるマスクパターン側の拡
大を示す図である。

【図９】幾何学的ルールチェック結果ファイルを示す図
である。

【図１０】表示される座標選択画面（幾何学的ルールチ
ェック）を示す図である。

【図１１】図１０のコマント手続きを示す図である。

【図１２】本発明の第２の実施例の照合チェックエラー
修正フロー図である。

【図１３】照合チェック結果ファイルを示す図である。

【図１４】表示される座標選択画面（照合チェック）を
示す図である。

【図１５】図１４のコマンド手続きを示す図である。

【符号の説明】

１，２ 幾何学的ルールチェックを行う配線の図形 ３ 幾何学的ルールチェックエラー箇所（間隔エラ
ー） ４ 幾何学的ルールチェックエラー箇所（重なりエラ
ー） ５，６ 幾何学的ルールチェックを行う図形 ７ 間隔エラーを表すエラー図形 ８ 重なりエラーを表すエラー図形 ９ 論理回路上の配線素子（ＮＥＴ１） １０ インバータの制御用ｎ型トランジスタゲート部 １１ 拡散コンタクトを表す図形 １２ ｎ型拡散を表す図形 １３ ポリシリコンを表す図形 １４ グランド電位図形 １５ 論理回路上の配線素子（ＮＥＴ１）に対応する
マスクパターン上の配線素子（ＬＮＥＴ１） １６ 画面半分に表示されたマスクパターンデータ １７ 画面半分に表示されたエラー図形データ １８ 重ね合わされたマスクパターンデータ １９ 重ね合わされたエラー図形データ ２０ チェック結果ファイル中の幾何学的ルールチェ
ック項目 ２１ チェック結果ファイル中のエラー数 ２２ チェック結果ファイル中のエラー図形座標 ２３ 表示される画面でのエラー座標の欄 ２４ 表示される画面での修正の有無の欄 ２５ 選択されたエラー座標 ２６ エラー図形をマスクパターンデータに重ねるた
めのコマンド ２７ 選択された座標の周りを拡大して表示するため
のコマンド ２８ 論理回路側素子名 ２９ エラー部のマスクパターンデータ上の座標 ３０〜３６，７０〜７５，８０〜８７ ステップ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 チェック結果ファイルを入力して、エラ
   ー部分の座標を画面上に表示させる手段と、この表示さ
   れた座標を選択し、選択した部分の修正が容易に行える
   ようなマスクパターンエディタのコマンド手続きを発生
   させる手段とを備えたことを特徴とする集積回路のマス
   クパターン設計におけるエラー修正装置。
2. 【請求項２】 チェック結果ファイルからエラーになっ
   た素子名と対応するマスクパターンデータ上のエラー座
   標を抜き出す手段と、前記エラーとなった素子名を画面
   上に表示させる手段と、画面から選択した素子名により
   対応するマスクパターンデータ上の座標を用いてマスク
   パターンエディタ上でエラー部付近を表示させるコマン
   ド手続きを生成する手段とを備えたことを特徴とする集
   積回路のマスクパターン設計におけるエラー修正装置。