JPH0610392Y2 - 表示制御回路 - Google Patents
表示制御回路Info
- Publication number
- JPH0610392Y2 JPH0610392Y2 JP1986170475U JP17047586U JPH0610392Y2 JP H0610392 Y2 JPH0610392 Y2 JP H0610392Y2 JP 1986170475 U JP1986170475 U JP 1986170475U JP 17047586 U JP17047586 U JP 17047586U JP H0610392 Y2 JPH0610392 Y2 JP H0610392Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- control circuit
- screen
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、ＣＲＴ等の表示制御回路に関し、特に表示用
メモリのアドレスを任意に選択して編集表示を行なうラ
イン・ポインタ方式の表示制御回路に関するものであ
る。
メモリのアドレスを任意に選択して編集表示を行なうラ
イン・ポインタ方式の表示制御回路に関するものであ
る。
〈従来の技術〉 第５図に従来の表示制御回路の例をブロック図として表
わす。
わす。
この図において、中央処理装置ＭＰＵ１は、主記憶メモ
リ２を有し、ＣＲＴコントローラ３から出力される一画
面分の連続アドレスとライン・ポインタ４に設定される
アドレス値とを加算器５で加算して表示アドレスを作成
し、セレクタ６でこの表示アドレスを選択してリフレッ
シュ・メモリ（表示メモリ）７を読み出す。次にリフレ
ッシュ・メモリ７から読み出されたコード情報、属性情
報等に対応する文字パターンがキャラクタ・ジェネレー
タ８から出力され、バラレル・シリアル変換器９でシリ
アル・データに変換され、表示装置１０に表示される。
尚、１１はＭＰＵ１がリフレッシュ・メモリ７に対し
て、読み出し、書き込みを行なう際の双方向データ・バ
ッファである。
リ２を有し、ＣＲＴコントローラ３から出力される一画
面分の連続アドレスとライン・ポインタ４に設定される
アドレス値とを加算器５で加算して表示アドレスを作成
し、セレクタ６でこの表示アドレスを選択してリフレッ
シュ・メモリ（表示メモリ）７を読み出す。次にリフレ
ッシュ・メモリ７から読み出されたコード情報、属性情
報等に対応する文字パターンがキャラクタ・ジェネレー
タ８から出力され、バラレル・シリアル変換器９でシリ
アル・データに変換され、表示装置１０に表示される。
尚、１１はＭＰＵ１がリフレッシュ・メモリ７に対し
て、読み出し、書き込みを行なう際の双方向データ・バ
ッファである。
ここで、ＭＰＵ１によって新たにライン・ポインタ４に
値を設定することにより、リフレッシュ・メモリ７にお
いて文字画面を行単位あるいは文字単位での内容を編集
でき、表示画面のスクロール、行単位または文字単位で
の挿入、削除を行なうことができる。
値を設定することにより、リフレッシュ・メモリ７にお
いて文字画面を行単位あるいは文字単位での内容を編集
でき、表示画面のスクロール、行単位または文字単位で
の挿入、削除を行なうことができる。
しかしながら、ＭＰＵ１が表示装置１０に表示されてい
る画面情報を知る場合には、ライン・ポインタ４に設定
されている値を参照し、その値を使って読み出すべきリ
フレッシュ・メモリ７のアドレスを演算して、アクセス
を行なわなければならない。このため、例えば、ＭＰＵ
１がハード・コピー処理をする場合等、１画面全体の情
報を必要とする時はアドレス演算処理に時間がかかると
いう問題があった。
る画面情報を知る場合には、ライン・ポインタ４に設定
されている値を参照し、その値を使って読み出すべきリ
フレッシュ・メモリ７のアドレスを演算して、アクセス
を行なわなければならない。このため、例えば、ＭＰＵ
１がハード・コピー処理をする場合等、１画面全体の情
報を必要とする時はアドレス演算処理に時間がかかると
いう問題があった。
〈考案が解決しようとする問題点〉 本考案が解決しようとする問題は、ＭＰＵが表示装置に
表示されている画面情報に対して速やかにアクセスする
ことができるようすることであり、画面情報に対して高
速に種々の処理を行なうことができる表示制御回路を得
ることを目的とする。
表示されている画面情報に対して速やかにアクセスする
ことができるようすることであり、画面情報に対して高
速に種々の処理を行なうことができる表示制御回路を得
ることを目的とする。
〈問題を解決するための手段〉 上記した問題を解決するための本考案は、ＣＲＴの一画
面分の連続アドレスを出力するＣＲＴコントローラと、
編集表示を行なう際に表示設定値が与えられるライン・
ポインタと、全体を制御する中央処理装置と、文字パタ
ーン，属性情報を格納する表示用メモリとを有してＣＲ
Ｔ表示動作を制御する表示制御回路において、前記表示
用メモリに一画面分の表示情報を格納する領域を設け、
予め前記領域に格納される表示データのアドレスに対応
させておいた前記中央部処理装置からのアクセス・アド
レスと前記ＣＲＴコントローラからの連続アドレスと前
記ＣＲＴコントローラと前記ライン・ポインタの出力よ
りなる表示アドレスを切り換えるセレクタと、前記セレ
クタから出力される前記表示アドレス出力のタイミング
に応じて前記表示情報をラッチし前記セレクタから出力
される前記連続アドレスに従って前記領域にラッチした
前記表示情報を渡すラッチ回路とを有する表示制御回路
である。
面分の連続アドレスを出力するＣＲＴコントローラと、
編集表示を行なう際に表示設定値が与えられるライン・
ポインタと、全体を制御する中央処理装置と、文字パタ
ーン，属性情報を格納する表示用メモリとを有してＣＲ
Ｔ表示動作を制御する表示制御回路において、前記表示
用メモリに一画面分の表示情報を格納する領域を設け、
予め前記領域に格納される表示データのアドレスに対応
させておいた前記中央部処理装置からのアクセス・アド
レスと前記ＣＲＴコントローラからの連続アドレスと前
記ＣＲＴコントローラと前記ライン・ポインタの出力よ
りなる表示アドレスを切り換えるセレクタと、前記セレ
クタから出力される前記表示アドレス出力のタイミング
に応じて前記表示情報をラッチし前記セレクタから出力
される前記連続アドレスに従って前記領域にラッチした
前記表示情報を渡すラッチ回路とを有する表示制御回路
である。
〈作用〉 本考案の表示制御回路は、表示動作時に、表示用メモリ
から読み出された表示データをラッチし、この表示デー
タをＣＲＴコントローラから出力される連続アドレスに
従って表示用メモリに設けた一画面分の領域に格納す
る。中央処理装置が画面情報を知る場合には、この領域
に格納された表示情報を順次読み出す。
から読み出された表示データをラッチし、この表示デー
タをＣＲＴコントローラから出力される連続アドレスに
従って表示用メモリに設けた一画面分の領域に格納す
る。中央処理装置が画面情報を知る場合には、この領域
に格納された表示情報を順次読み出す。
〈実施例〉 第１図は本考案を実施した表示制御回路の構成ブロック
図である。
図である。
この図において、第５図に示した従来の表示制御回路と
同じ符号のものは同じ機能を有するものである。
同じ符号のものは同じ機能を有するものである。
本考案回路の特徴は、ＭＰＵ１からのリフレッシュ・メ
モリ７に対するアクセス・アドレス、ＣＲＴコントロー
ラ３からの連続アドレス、加算器５からの表示アドレス
を切り換えるセレクタ１２と、表示データを一時格納す
るラッチ回路１３を設けた点である。
モリ７に対するアクセス・アドレス、ＣＲＴコントロー
ラ３からの連続アドレス、加算器５からの表示アドレス
を切り換えるセレクタ１２と、表示データを一時格納す
るラッチ回路１３を設けた点である。
次に、このような本考案回路の動作を第２図を用いて説
明する。
明する。
第２図に示すように、表示用メモリであるリフレッシュ
・メモリ７に予め一画面分の表示情報を格納することが
できる領域Ａを設定する。
・メモリ７に予め一画面分の表示情報を格納することが
できる領域Ａを設定する。
はじめに、ＣＲＴコントローラ３から出力される一画面
分の連続アドレスにライン・ポインタ４の設定値が加算
された表示アドレスがセレクタ１２で選択され、この表
示アドレスに従ってリフレッシュ・メモリ７から表示デ
ータ，，が読み出され、表示動作が行なわれる。
分の連続アドレスにライン・ポインタ４の設定値が加算
された表示アドレスがセレクタ１２で選択され、この表
示アドレスに従ってリフレッシュ・メモリ７から表示デ
ータ，，が読み出され、表示動作が行なわれる。
一方、この表示データ，，は、ラッチ回路１３に
順次ラッチされる。そして、次のタイミングでＣＲＴコ
ントローラ３からの連続アドレスがセレクタ１２で切り
換えられ、このアドレスに従って表示データ，，
は、リフレッシュ・メモリ７の領域Ａに格納される。
順次ラッチされる。そして、次のタイミングでＣＲＴコ
ントローラ３からの連続アドレスがセレクタ１２で切り
換えられ、このアドレスに従って表示データ，，
は、リフレッシュ・メモリ７の領域Ａに格納される。
次に、一画面全体をハード・コピーする場合等、ＭＰＵ
１が表示画面全体のデータを必要とする場合、ＭＰＵ１
は、リフレッシュ・メモリ７に対するアクセス・アドレ
スを発し、セレクタ１２はこのＭＰＵ１のアクセス・ア
ドレスを選択する。
１が表示画面全体のデータを必要とする場合、ＭＰＵ１
は、リフレッシュ・メモリ７に対するアクセス・アドレ
スを発し、セレクタ１２はこのＭＰＵ１のアクセス・ア
ドレスを選択する。
このＭＰＵ１のアクセス・アドレスはリフレッシュ・メ
モリ７に与えられ、しかもこのアクセス・アドレスは領
域Ａに格納されている表示データのアドレスに対応させ
ておくため、ＭＰＵ１は順次この領域Ａにおける表示デ
ータを読み出すことができる。
モリ７に与えられ、しかもこのアクセス・アドレスは領
域Ａに格納されている表示データのアドレスに対応させ
ておくため、ＭＰＵ１は順次この領域Ａにおける表示デ
ータを読み出すことができる。
アドレス選択を行なうセレクタ１２の動作を第３図及び
第４図を用いて説明する。
第４図を用いて説明する。
第３図は第５図に示した従来の表示制御回路におけるセ
レクタ６の切り換えタインミングを表わす図である。
レクタ６の切り換えタインミングを表わす図である。
第３図において、基本クロックＣＬ（イ）の“Ｈ”，
“Ｌ”のタイミングに応じて加算器５の表示アドレスと
ＭＰＵ１からのアクセス・アドレスが選択される。
“Ｌ”のタイミングに応じて加算器５の表示アドレスと
ＭＰＵ１からのアクセス・アドレスが選択される。
即ち、基本クロックＣＬ“Ｈ”の時、加算器５からの表
示アドレス（ハ）ｘ，ｙ，ｚ，…が出力され、リフレッ
シュ・メモリ７がアクセスされる。そして、リフレッシ
ュ・メモリ７からコード情報、属性情報が出力されこの
コード情報によりキャラクタ・ジェネレータ８より文字
パターンが出力され、パラレル・シリアル変換器９でシ
リアル・データに変換されて表示装置１０で表示動作が
実行される。尚、基本クロックＣＬ“Ｌ”の時にＭＰＵ
１からのアクセス・アドレスが選択され、ＭＰＵ１のア
クセスが行なわれる。
示アドレス（ハ）ｘ，ｙ，ｚ，…が出力され、リフレッ
シュ・メモリ７がアクセスされる。そして、リフレッシ
ュ・メモリ７からコード情報、属性情報が出力されこの
コード情報によりキャラクタ・ジェネレータ８より文字
パターンが出力され、パラレル・シリアル変換器９でシ
リアル・データに変換されて表示装置１０で表示動作が
実行される。尚、基本クロックＣＬ“Ｌ”の時にＭＰＵ
１からのアクセス・アドレスが選択され、ＭＰＵ１のア
クセスが行なわれる。
第４図は本考案の表示制御回路のセレクタ１２の切り換
えタイミングを表わした図であり、基本的な切り換えタ
イミングは第３図の従来の回路と同様である。
えタイミングを表わした図であり、基本的な切り換えタ
イミングは第３図の従来の回路と同様である。
即ち、基本クロックＣＬ“Ｈ”の時、セレクタ１２で表
示アドレスｘ，ｙ，ｚ，…が選択されるが、これと同時
にこの表示アドレスに対応したりリフレッシュ・メモリ
７の表示データがラッチ回路１３にラッチされる。
示アドレスｘ，ｙ，ｚ，…が選択されるが、これと同時
にこの表示アドレスに対応したりリフレッシュ・メモリ
７の表示データがラッチ回路１３にラッチされる。
次に、基本クロックＣＬ“Ｌ”の時、ＣＲＴコントロー
ラ３から出力される連続アドレスに従って、ラッチ回路
１３にラッチされている表示データがリフレッシュ・メ
モリ７の領域Ａに格納される。
ラ３から出力される連続アドレスに従って、ラッチ回路
１３にラッチされている表示データがリフレッシュ・メ
モリ７の領域Ａに格納される。
この動作を繰り返し、最終的にリフレッシュ・メモリ７
の領域Ａには一画面分の表示データが格納される。
の領域Ａには一画面分の表示データが格納される。
この状態にあって、ＭＰＵ１が１画面分の表示データを
必要とする場合は、リフレッシュ・メモリ７からの表示
データのラッチ動作を禁止し、ＭＰＵ１はアクセス・ア
ドレスを出力し、基本クロックＣＬ“Ｌ”の時にセレク
タ１２にてこのアクセス・アドレス（ＭＰＵ）が選択さ
れ、リフレッシュ・メモリ７の領域Ａにアクセスが行な
われる。
必要とする場合は、リフレッシュ・メモリ７からの表示
データのラッチ動作を禁止し、ＭＰＵ１はアクセス・ア
ドレスを出力し、基本クロックＣＬ“Ｌ”の時にセレク
タ１２にてこのアクセス・アドレス（ＭＰＵ）が選択さ
れ、リフレッシュ・メモリ７の領域Ａにアクセスが行な
われる。
以上のようにして、ＭＰＵ１は画面表示情報を必要な時
は、ライン・ポインタ４に設定されている値を読み出し
てアドレス演算を行なうことなく、リフレッシュ・メモ
リ７の領域Ａに格納された表示データを直接読み出すこ
とによって、ハード・コピー処理等の表示画面全体の情
報を速やかに知ることができ、表示データの高速処理が
可能となる。
は、ライン・ポインタ４に設定されている値を読み出し
てアドレス演算を行なうことなく、リフレッシュ・メモ
リ７の領域Ａに格納された表示データを直接読み出すこ
とによって、ハード・コピー処理等の表示画面全体の情
報を速やかに知ることができ、表示データの高速処理が
可能となる。
〈考案の効果〉 本考案の表示制御回路は、表示動作時に、表示用メモリ
から読み出された表示データをラッチし、この表示デー
タをＣＲＴコントローラから出力される連続アドレスに
従って表示メモリに設けた一画面分の領域に格納し、中
央処理装置が画面情報を知る場合には、この領域に格納
された表示情報を順次読み出すので、ＭＰＵが表示装置
に表示されている画面情報に対して速やかにアクセスす
ることがでい、画面情報に対して高速に種々の処理を行
なうことができる。
から読み出された表示データをラッチし、この表示デー
タをＣＲＴコントローラから出力される連続アドレスに
従って表示メモリに設けた一画面分の領域に格納し、中
央処理装置が画面情報を知る場合には、この領域に格納
された表示情報を順次読み出すので、ＭＰＵが表示装置
に表示されている画面情報に対して速やかにアクセスす
ることがでい、画面情報に対して高速に種々の処理を行
なうことができる。
第１図は本考案を実施した表示制御回路の構成を表わす
ブロック図、第２図は本考案の回路の動作を説明するた
めの図、第３図は従来の表示制御回路の動作を表わすタ
イムチャート、第４図は本考案の表示制御回路の動作を
表わすタイムチャート、第５図は従来の表示制御回路の
構成を表わすブロックである。 １……中央処理装置ＭＰＵ、２……メモリ、 ３……ＣＲＴコントローラ、４……ライン・ポインタ、 ５……加算器、６，１２……セレクタ、 ７……リフレッシュ・メモリ、 ８……キャラクタ・ジェネレータ、 ９……パラレル・シリアル変換器、 １０……表示装置、１１……双方向データ・バッファ、 １３……ラッチ回路。
ブロック図、第２図は本考案の回路の動作を説明するた
めの図、第３図は従来の表示制御回路の動作を表わすタ
イムチャート、第４図は本考案の表示制御回路の動作を
表わすタイムチャート、第５図は従来の表示制御回路の
構成を表わすブロックである。 １……中央処理装置ＭＰＵ、２……メモリ、 ３……ＣＲＴコントローラ、４……ライン・ポインタ、 ５……加算器、６，１２……セレクタ、 ７……リフレッシュ・メモリ、 ８……キャラクタ・ジェネレータ、 ９……パラレル・シリアル変換器、 １０……表示装置、１１……双方向データ・バッファ、 １３……ラッチ回路。
Claims (1)
- 【請求項１】ＣＲＴの一画面分の連続アドレスを出力す
るＣＲＴコントローラと、編集表示を行なう際に表示設
定値が与えられるライン・ポインタと、全体を制御する
中央処理装置と、文字パターン，属性情報を格納する表
示用メモリとを有してＣＲＴ表示動作を制御する表示制
御回路において、前記表示用メモリに一画面分の表示情
報を格納する領域を設け、予め前記領域に格納される表
示データのアドレスに対応させておいた前記中央処理装
置からのアクセス・アドレスと前記ＣＲＴコントローラ
からの連続アドレスと前記ＣＲＴコントローラと前記ラ
イン・ポインタの出力よりなる表示アドレスを切り換え
るセレクタと、前記セレクタから出力される前記表示ア
ドレス出力のタイミングに応じて前記表示情報をラッチ
し前記セレクタから出力される前記連続アドレスに従っ
て前記領域にラッチした前記表示情報を渡すラッチ回路
とを有する表示制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986170475U JPH0610392Y2 (ja) | 1986-11-06 | 1986-11-06 | 表示制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986170475U JPH0610392Y2 (ja) | 1986-11-06 | 1986-11-06 | 表示制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6376889U JPS6376889U (ja) | 1988-05-21 |
| JPH0610392Y2 true JPH0610392Y2 (ja) | 1994-03-16 |
Family
ID=31105240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986170475U Expired - Lifetime JPH0610392Y2 (ja) | 1986-11-06 | 1986-11-06 | 表示制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0610392Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257489A (ja) * | 1984-06-01 | 1985-12-19 | 株式会社ピーエフユー | 表示制御装置 |
-
1986
- 1986-11-06 JP JP1986170475U patent/JPH0610392Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6376889U (ja) | 1988-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0610392Y2 (ja) | 表示制御回路 | |
| JP2864616B2 (ja) | 波形測定装置 | |
| JPS6228474B2 (ja) | ||
| JPS63298429A (ja) | 入力装置 | |
| JPS62113193A (ja) | 記憶回路 | |
| JPH06324083A (ja) | 波形蓄積表示装置 | |
| JPS6275497A (ja) | 音色スプリット装置 | |
| JPS5828588B2 (ja) | グラフイツクヒヨウジホウシキ | |
| JP2954587B2 (ja) | 表示画像管理装置 | |
| JPH01225990A (ja) | メモリ制御装置 | |
| JPS6180292A (ja) | 表示装置の制御方式 | |
| JPH05289796A (ja) | キー入力処理装置 | |
| JPS6159484A (ja) | セグメント制御方式 | |
| JPS62133481A (ja) | 表示装置の制御装置 | |
| JPH05100814A (ja) | 表示制御装置 | |
| JPS63124082A (ja) | 情報処理・表示装置 | |
| JPH04195355A (ja) | ダイレクトメモリアクセス装置 | |
| JPH0816273A (ja) | 波形編集方法 | |
| JPH0689089A (ja) | 文字画像データの取得方式 | |
| JPH02114292A (ja) | 表示制御装置 | |
| JPH07311567A (ja) | 画像出力方法及び装置 | |
| JPS62140463U (ja) | ||
| JPS60100183A (ja) | 画像拡大装置 | |
| JPH0540685A (ja) | アドレスデコーダ | |
| JPH02199556A (ja) | ファイル装置のダンプ方式 |