JPH06103493B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH06103493B2 JPH06103493B2 JP61202657A JP20265786A JPH06103493B2 JP H06103493 B2 JPH06103493 B2 JP H06103493B2 JP 61202657 A JP61202657 A JP 61202657A JP 20265786 A JP20265786 A JP 20265786A JP H06103493 B2 JPH06103493 B2 JP H06103493B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vector
- register
- information processing
- start element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し，任意のタイミングで書込
み読出し可能なベクトルレジスタを複数個備える情報処
理装置におけるベクトル演算の制御，特に演算開始要素
を指定する命令の動作起動制御に関する。
み読出し可能なベクトルレジスタを複数個備える情報処
理装置におけるベクトル演算の制御，特に演算開始要素
を指定する命令の動作起動制御に関する。
従来，読出し書込みが任意のタイミングで実行できるベ
クトルレジスタを複数個備えた情報処理装置において，
命令で指定した開始要素から順次ベクトル長レジスタで
指定される要素数だけ演算を行なう際，先行する命令に
よる演算結果の格納レジスタが後続命令の演算元レジス
タになっていると，後続命令による演算の演算開始要素
が第０要素（０オリジン，最初の要素を意味する）の場
合，第４図（ａ）に示すように先行する演算命令におけ
る最初の要素の演算結果がベクトルレジスタに書かれる
と同時にこの演算結果を読出して後続の命令に使用でき
るよう後続命令に対して起動をかける。
クトルレジスタを複数個備えた情報処理装置において，
命令で指定した開始要素から順次ベクトル長レジスタで
指定される要素数だけ演算を行なう際，先行する命令に
よる演算結果の格納レジスタが後続命令の演算元レジス
タになっていると，後続命令による演算の演算開始要素
が第０要素（０オリジン，最初の要素を意味する）の場
合，第４図（ａ）に示すように先行する演算命令におけ
る最初の要素の演算結果がベクトルレジスタに書かれる
と同時にこの演算結果を読出して後続の命令に使用でき
るよう後続命令に対して起動をかける。
一方，演算開始要素が第０要素でない場合，第４図
（ｂ）に示すように先行演算命令によるベクトルレジス
タの書込みが終わった時，すなわち先行演算命令が完了
した時点で後続の命令の起動をかけている。この場合，
後続命令の演算元要素に先行命令の演算結果が格納され
てから演算を実行することを保証するものである。この
ように，演算開始要素が命令で指定された不定値（命令
によって異なる）であるため，開始要素が第０要素以外
の場合は，先行命令の完了を持つ必要がある。
（ｂ）に示すように先行演算命令によるベクトルレジス
タの書込みが終わった時，すなわち先行演算命令が完了
した時点で後続の命令の起動をかけている。この場合，
後続命令の演算元要素に先行命令の演算結果が格納され
てから演算を実行することを保証するものである。この
ように，演算開始要素が命令で指定された不定値（命令
によって異なる）であるため，開始要素が第０要素以外
の場合は，先行命令の完了を持つ必要がある。
このように，上述した従来の情報処理装置では，演算開
始要素が第０要素以外の場合は，命令実行の順序性を保
証するため，演算元レジスタへ演算結果を格納する先行
命令が完全に終了するのを待って，演算を開始するよう
に制御している。
始要素が第０要素以外の場合は，命令実行の順序性を保
証するため，演算元レジスタへ演算結果を格納する先行
命令が完全に終了するのを待って，演算を開始するよう
に制御している。
ところが上述のように制御すると，先行命令によるレジ
スタの内容の書き換えが後続命令の演算に影響を及ぼさ
ない場合，つまり命令の順序性とは無関係の場合にも，
先行命令の終了を待ち合わせるため，ベクトル処理性能
の向上を妨げる一要因となってしまうという問題点があ
る。
スタの内容の書き換えが後続命令の演算に影響を及ぼさ
ない場合，つまり命令の順序性とは無関係の場合にも，
先行命令の終了を待ち合わせるため，ベクトル処理性能
の向上を妨げる一要因となってしまうという問題点があ
る。
本発明によれば、複数のベクトルレジスタと、該ベクト
ルレジスタからのデータを受けて、所定の演算を行い、
該演算結果を命令で指定した前記ベクトルレジスタに順
次書き込むベクトル演算器とを有し、命令で指定したベ
クトルレジスタの任意のベクトル要素から演算を開始す
ることができるようにした情報処理装置において、先行
命令による演算結果が書き込まれるベクトルレジスタと
後続命令による演算の際データが読み出されるベクトル
レジスタが同一の際、前記先行命令による演算結果が書
き込まれるベクトルレジスタ上の領域と、前記後続命令
による演算の際データが読み出されるベクトルレジスタ
上の読み出し開始要素とが重なるか否かを検出して前記
領域と前記読み出し開始要素との重なりが検出されない
と前記後続命令による演算の開始を指示制御する制御手
段を有することを特徴とする情報処理装置が得られる。
ルレジスタからのデータを受けて、所定の演算を行い、
該演算結果を命令で指定した前記ベクトルレジスタに順
次書き込むベクトル演算器とを有し、命令で指定したベ
クトルレジスタの任意のベクトル要素から演算を開始す
ることができるようにした情報処理装置において、先行
命令による演算結果が書き込まれるベクトルレジスタと
後続命令による演算の際データが読み出されるベクトル
レジスタが同一の際、前記先行命令による演算結果が書
き込まれるベクトルレジスタ上の領域と、前記後続命令
による演算の際データが読み出されるベクトルレジスタ
上の読み出し開始要素とが重なるか否かを検出して前記
領域と前記読み出し開始要素との重なりが検出されない
と前記後続命令による演算の開始を指示制御する制御手
段を有することを特徴とする情報処理装置が得られる。
以下本発明について実施例によって説明する。
第１図は本発明による情報処理装置の一実施例を示すブ
ロック図，第２図は本発明に用いられる制御部の一実施
例を示すブロック図である。
ロック図，第２図は本発明に用いられる制御部の一実施
例を示すブロック図である。
まず，第１図を参照して，本発明による情報処理装置は
複数のベクトルレジスタ1a〜1n,複数の演算器2a〜2n,及
び制御部３を備えており，ベクトルレジスタ1a〜1nはデ
ータ転送パス４を介して演算器2a〜2nに接続されてい
る。上記の制御部３は後述する後続命令起動可能信号を
送出する。
複数のベクトルレジスタ1a〜1n,複数の演算器2a〜2n,及
び制御部３を備えており，ベクトルレジスタ1a〜1nはデ
ータ転送パス４を介して演算器2a〜2nに接続されてい
る。上記の制御部３は後述する後続命令起動可能信号を
送出する。
第２図を参照して，制御部の構成について説明する。11
は演算起動がかけられるかどうかを判定すべき命令を保
持する命令レジスタ,12は命令レジスタ11に保持された
命令のベクトル長データを保持するベクトル長レジスタ
（VL）,13はすでに演算起動がかけられ実行中のベクト
ル命令の演算結果格納開始要素番号を格納するレジス
タ,14はレジスタ13に格納されている実行中のベクトル
命令の演算結果格納開始要素番号n1とそのベクトル命令
のベクトル長vLとの最大ベクトル長を法とする和を計算
する加算器,15は加算器14のオーバーフロー検出回路
で，このオーバーフロー検出回路15は上記のn1＋vLが最
大ベクトル長（Max VL）を超えていることを検出する手
段として用いる。16及び17は比較回路で，それぞれ（起
動をかけようとしている命令の演算データ読み出し開始
番号n2）＞（実行中の命令演算結果格納開始要素番号
n1）及びn1＋vL＜n2を検出する。18は組み合わせ回路
で，オーバーフロー検出回路15,比較回路16及び17から
の信号を受け，後続命令の起動可能条件を検出し，後続
命令起動可能信号を出力する。
は演算起動がかけられるかどうかを判定すべき命令を保
持する命令レジスタ,12は命令レジスタ11に保持された
命令のベクトル長データを保持するベクトル長レジスタ
（VL）,13はすでに演算起動がかけられ実行中のベクト
ル命令の演算結果格納開始要素番号を格納するレジス
タ,14はレジスタ13に格納されている実行中のベクトル
命令の演算結果格納開始要素番号n1とそのベクトル命令
のベクトル長vLとの最大ベクトル長を法とする和を計算
する加算器,15は加算器14のオーバーフロー検出回路
で，このオーバーフロー検出回路15は上記のn1＋vLが最
大ベクトル長（Max VL）を超えていることを検出する手
段として用いる。16及び17は比較回路で，それぞれ（起
動をかけようとしている命令の演算データ読み出し開始
番号n2）＞（実行中の命令演算結果格納開始要素番号
n1）及びn1＋vL＜n2を検出する。18は組み合わせ回路
で，オーバーフロー検出回路15,比較回路16及び17から
の信号を受け，後続命令の起動可能条件を検出し，後続
命令起動可能信号を出力する。
ここで，演算結果格納開始要素n1，ベクトル長vLのベク
トル命令が先行して実行されており，その後，続いて演
算データ読み出し開始要素番号n2の命令を実行する場合
について説明する。
トル命令が先行して実行されており，その後，続いて演
算データ読み出し開始要素番号n2の命令を実行する場合
について説明する。
まず，演算結果格納開始要素番号n1，ベクトル長vLのベ
クトル命令が命令保持レジスタ11に格納されて，演算の
起動がかけられ，演算が開始される。そして，次のタイ
ミングで上記の演算結果格納開始要素番号n1はレジスタ
13に移送，格納される。同時に演算データ読み出し開始
要素番号n2のベクトル命令が命令保持レジスタ11に格納
される。そして，演算データ読み出し開始要素番号n2の
ベクトル命令（後続ベクトル命令）の演算起動が可能か
どうかのチェックを行う。
クトル命令が命令保持レジスタ11に格納されて，演算の
起動がかけられ，演算が開始される。そして，次のタイ
ミングで上記の演算結果格納開始要素番号n1はレジスタ
13に移送，格納される。同時に演算データ読み出し開始
要素番号n2のベクトル命令が命令保持レジスタ11に格納
される。そして，演算データ読み出し開始要素番号n2の
ベクトル命令（後続ベクトル命令）の演算起動が可能か
どうかのチェックを行う。
比較回路16では格納開始番号n1と演算データ読み出し開
始番号n2との大小が比較され，オーバーフロー検出回路
15ではn1＋vL（ベクトル長）が最大ベクトル長（Max V
L）を超えているかどうかを検出する。また，比較回路1
7ではn1＋vL（ベクトル長）と演算データ読み出し開始
番号n2との大小が比較される。上述のオーバーフロー検
出回路15の検出結果，比較回路16及び17の比較結果は組
み合わせ回路18に入力される。
始番号n2との大小が比較され，オーバーフロー検出回路
15ではn1＋vL（ベクトル長）が最大ベクトル長（Max V
L）を超えているかどうかを検出する。また，比較回路1
7ではn1＋vL（ベクトル長）と演算データ読み出し開始
番号n2との大小が比較される。上述のオーバーフロー検
出回路15の検出結果，比較回路16及び17の比較結果は組
み合わせ回路18に入力される。
組み合せ回路18では第３図（ａ），（ｂ）及び（ｃ）に
示す条件が満されるかどうかを調べる。つまり、第３図
（ａ）に示すように比較回路16の出力がn2＞n1，比較回
路17の出力がn1＋vL＜n2であれば先行命令による演算結
果が書き込まれる領域と後続命令による演算のためのデ
ータが読み出される読み出し開始要素とが重ならないと
して組み合せ回路18は後続命令起動信号を送出する。同
時に，第３図（ｂ）に示すように比較回路16の出力がn2
＜n1，オーバーフロー検出回路15の出力がn1＋vL≦Max
VLであれば，組み合せ回路18は後述命令起動可能信号を
送出する。
示す条件が満されるかどうかを調べる。つまり、第３図
（ａ）に示すように比較回路16の出力がn2＞n1，比較回
路17の出力がn1＋vL＜n2であれば先行命令による演算結
果が書き込まれる領域と後続命令による演算のためのデ
ータが読み出される読み出し開始要素とが重ならないと
して組み合せ回路18は後続命令起動信号を送出する。同
時に，第３図（ｂ）に示すように比較回路16の出力がn2
＜n1，オーバーフロー検出回路15の出力がn1＋vL≦Max
VLであれば，組み合せ回路18は後述命令起動可能信号を
送出する。
一方，第３図（ｃ）に示すように，比較回路16の出力が
n2＜n1，オーバーフロー検出回路15の出力がn1＋vL＞Ma
xVLである場合，前述のようにオーバーフロー検出回路1
5からの出力はn1＋vL＞MaxVLであるから，加算器14の出
力はn1＋vLをMaxVLで割った余りが出力される。即ち，
〔n1＋VL〕modMaxVLが出力される。従って，組み合せ回
路18は比較回路17の出力が 〔n1＋vL〕modMaxVL＜n2であれば，後続命令起動可能信
号を送出する。
n2＜n1，オーバーフロー検出回路15の出力がn1＋vL＞Ma
xVLである場合，前述のようにオーバーフロー検出回路1
5からの出力はn1＋vL＞MaxVLであるから，加算器14の出
力はn1＋vLをMaxVLで割った余りが出力される。即ち，
〔n1＋VL〕modMaxVLが出力される。従って，組み合せ回
路18は比較回路17の出力が 〔n1＋vL〕modMaxVL＜n2であれば，後続命令起動可能信
号を送出する。
この後続命令起動可能信号によって演算データ読み出し
開始要素番号n2の命令に対して命令起動がかけられる。
開始要素番号n2の命令に対して命令起動がかけられる。
以上説明したように，本発明では，先行命令が演算結果
を格納するベクトルレジスタを後続命令がデータ読み出
しレジスタとして使用する場合，先行命令が演算結果を
書き込むベクトルレジスタ上の領域と後続命令が演算の
ためのデータを読み出すベクトルレジスタ上の読み出し
開始要素とが重ならないことを検出する手段を設け，上
記の領域と読み出し開始要素が重ならないケースでは，
後続の命令を直ちに起動できるようにしたから，ベクト
ル命令起動時の無駄な待ち合せを減少させ，効率よいベ
クトル性能を実現できるという効果がある。
を格納するベクトルレジスタを後続命令がデータ読み出
しレジスタとして使用する場合，先行命令が演算結果を
書き込むベクトルレジスタ上の領域と後続命令が演算の
ためのデータを読み出すベクトルレジスタ上の読み出し
開始要素とが重ならないことを検出する手段を設け，上
記の領域と読み出し開始要素が重ならないケースでは，
後続の命令を直ちに起動できるようにしたから，ベクト
ル命令起動時の無駄な待ち合せを減少させ，効率よいベ
クトル性能を実現できるという効果がある。
第１図は本発明による情報処理装置の要部を示すブロッ
ク図，第２図は第１図に示す制御部の一実施例を示すブ
ロック図，第３図（ａ），（ｂ）及び（ｃ）はそれぞれ
制御部が後続命令起動可能信号を送出するケースを説明
するための図，第４図（ａ）及び（ｂ）は従来の先行命
令及び後続命令の起動について説明するための図であ
る。 1a,1b,…,1n…ベクトルレジスタ， 2a,…,2n…演算器,3…制御部,11…命令保持レジスタ,12
…ベクトル長保持レジスター,13…演算結果格納開始要
素番号保持レジスター,14…加算器,15…オーバーフロー
検出回路,16,17…比較器,18…組み合わせ回路。
ク図，第２図は第１図に示す制御部の一実施例を示すブ
ロック図，第３図（ａ），（ｂ）及び（ｃ）はそれぞれ
制御部が後続命令起動可能信号を送出するケースを説明
するための図，第４図（ａ）及び（ｂ）は従来の先行命
令及び後続命令の起動について説明するための図であ
る。 1a,1b,…,1n…ベクトルレジスタ， 2a,…,2n…演算器,3…制御部,11…命令保持レジスタ,12
…ベクトル長保持レジスター,13…演算結果格納開始要
素番号保持レジスター,14…加算器,15…オーバーフロー
検出回路,16,17…比較器,18…組み合わせ回路。
Claims (1)
- 【請求項１】複数のベクトルレジスタと、該ベクトルレ
ジスタからのデータを受けて、所定の演算を行い、該演
算結果を命令で指定した前記ベクトルレジスタに順次書
き込むベクトル演算器とを有し、命令で指定したベクト
ルレジスタの任意のベクトル要素から演算を開始するこ
とができるようにした情報処理装置において、先行命令
による演算結果が書き込まれるベクトルレジスタと後続
命令による演算の際データが読み出されるベクトルレジ
スタが同一の際、前記先行命令による演算結果が書き込
まれるベクトルレジスタ上の領域と、前記後続命令によ
る演算の際データが読み出されるベクトルレジスタ上の
読み出し開始要素とが重なるか否かを検出して前記領域
と前記読み出し開始要素との重なりが検出されないと前
記後続命令による演算の開始を指示制御する制御手段を
有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202657A JPH06103493B2 (ja) | 1986-08-30 | 1986-08-30 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61202657A JPH06103493B2 (ja) | 1986-08-30 | 1986-08-30 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6359664A JPS6359664A (ja) | 1988-03-15 |
| JPH06103493B2 true JPH06103493B2 (ja) | 1994-12-14 |
Family
ID=16460978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61202657A Expired - Lifetime JPH06103493B2 (ja) | 1986-08-30 | 1986-08-30 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103493B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57206982A (en) * | 1981-06-15 | 1982-12-18 | Fujitsu Ltd | Instruction controlling system |
-
1986
- 1986-08-30 JP JP61202657A patent/JPH06103493B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6359664A (ja) | 1988-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2539199B2 (ja) | デジタルプロセッサ制御装置 | |
| JPH05250305A (ja) | データ転送制御方式 | |
| US5928348A (en) | Method of processing interrupt requests and information processing apparatus using the method | |
| JPH06103493B2 (ja) | 情報処理装置 | |
| JPH11232211A (ja) | Ｄｍａ制御装置及びｄｍａ制御方法 | |
| JPS61237150A (ja) | 入出力演算のデータ処理方式 | |
| JPH07219766A (ja) | 演算処理装置 | |
| JPH02742B2 (ja) | ||
| JPS6120893B2 (ja) | ||
| JP2906799B2 (ja) | 情報処理装置 | |
| JP2814683B2 (ja) | 命令処理装置 | |
| JPS6226730B2 (ja) | ||
| JPH03257665A (ja) | 情報処理装置 | |
| JPS63174173A (ja) | 情報処理装置 | |
| JPH01136251A (ja) | 自己診断方式 | |
| JPH0561660B2 (ja) | ||
| JPS61143850A (ja) | 処理装置 | |
| JPS63127369A (ja) | 情報処理装置 | |
| JPH07182266A (ja) | インターフェース装置 | |
| JPH0228724A (ja) | 分岐命令制御方式 | |
| JPH05250161A (ja) | マイクロコンピュータ装置 | |
| JPH0646411B2 (ja) | 終了ト−クン出力回路 | |
| JPH11126200A (ja) | ベクトル処理装置 | |
| JPS63214856A (ja) | デ−タ処理装置のデ−タ保護制御方式 | |
| JPS61187044A (ja) | 情報処理装置 |