JPH06101483B2 - 電荷転送装置の製造方法 - Google Patents
電荷転送装置の製造方法Info
- Publication number
- JPH06101483B2 JPH06101483B2 JP60268429A JP26842985A JPH06101483B2 JP H06101483 B2 JPH06101483 B2 JP H06101483B2 JP 60268429 A JP60268429 A JP 60268429A JP 26842985 A JP26842985 A JP 26842985A JP H06101483 B2 JPH06101483 B2 JP H06101483B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- resist
- polycrystalline silicon
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は電荷転送装置の製造方法に関し、特に二相駆
動電荷転送装置をセルフアラインで製造する方法に関す
るものである。
動電荷転送装置をセルフアラインで製造する方法に関す
るものである。
［従来の技術］ 第3A図〜第3D図は、従来の二相駆動電荷転送装置の製造
方法の主要工程段階における状態を示す断面図である。
この二相駆動電荷転送装置は、ポテンシャル井戸の形を
イオン注入により制御し、ポリシリコンオーバラップ電
極構造を用いたものである。この製造方法について説明
すると、まず、ｐ形シリコン基板１の表面にゲート酸化
膜２を形成し、この後写真製版技術によりゲート絶縁膜
２の表面の所定部に互いに間隔を隔てて複数個のレジス
ト膜パターン3aを形成する。続いてレジスト膜パターン
3aをマスクとして硼素イオンをｐ形シリコン基板１にイ
オン注入してこの基板の表面にp+形イオン注入層４を形
成する（第3A図）。次に、レジスト膜パターン3aを除去
し、この後ゲート酸化膜２の表面に第１ポリシリコン膜
５を形成する。続いて第１ポリシリコン膜５の表面の所
定部に写真製版技術により互いに間隔を隔てて複数個の
レジスト膜パターン6aを形成する（第3B図）。次に、レ
ジスト膜パターン6aをマスクとして第１ポリシリコン膜
５を選択エッチングして第１転送電極5aを形成し、この
後第１転送電極5aを熱酸化してこの第１転送電極の表面
にシリコン酸化膜７を形成する。続いて露出したゲート
酸化膜２の表面およびシリコン酸化膜７の表面に第２ポ
リシリコン膜８を形成し、この後第２ポリシリコン膜８
の表面の所定部に写真製版技術により互いに間隔を隔て
て複数個のレジスト膜パターン9aを形成する（第3C
図）。次に、レジスト膜パターン9aをマスクとして第２
ポリシリコン膜８を選択エッチングして第２転送電極8a
を形成する（第3D図）。このように、p+形イオン注入層
４を形成し、p+形イオン注入層４と、このp+形イオン注
入層の上に形成する第１転送電極5aおよび第２転送電極
8aとの重ね合わせを逐次写真製版技術で行なうことによ
って二相駆動電荷転送装置が完成される。
方法の主要工程段階における状態を示す断面図である。
この二相駆動電荷転送装置は、ポテンシャル井戸の形を
イオン注入により制御し、ポリシリコンオーバラップ電
極構造を用いたものである。この製造方法について説明
すると、まず、ｐ形シリコン基板１の表面にゲート酸化
膜２を形成し、この後写真製版技術によりゲート絶縁膜
２の表面の所定部に互いに間隔を隔てて複数個のレジス
ト膜パターン3aを形成する。続いてレジスト膜パターン
3aをマスクとして硼素イオンをｐ形シリコン基板１にイ
オン注入してこの基板の表面にp+形イオン注入層４を形
成する（第3A図）。次に、レジスト膜パターン3aを除去
し、この後ゲート酸化膜２の表面に第１ポリシリコン膜
５を形成する。続いて第１ポリシリコン膜５の表面の所
定部に写真製版技術により互いに間隔を隔てて複数個の
レジスト膜パターン6aを形成する（第3B図）。次に、レ
ジスト膜パターン6aをマスクとして第１ポリシリコン膜
５を選択エッチングして第１転送電極5aを形成し、この
後第１転送電極5aを熱酸化してこの第１転送電極の表面
にシリコン酸化膜７を形成する。続いて露出したゲート
酸化膜２の表面およびシリコン酸化膜７の表面に第２ポ
リシリコン膜８を形成し、この後第２ポリシリコン膜８
の表面の所定部に写真製版技術により互いに間隔を隔て
て複数個のレジスト膜パターン9aを形成する（第3C
図）。次に、レジスト膜パターン9aをマスクとして第２
ポリシリコン膜８を選択エッチングして第２転送電極8a
を形成する（第3D図）。このように、p+形イオン注入層
４を形成し、p+形イオン注入層４と、このp+形イオン注
入層の上に形成する第１転送電極5aおよび第２転送電極
8aとの重ね合わせを逐次写真製版技術で行なうことによ
って二相駆動電荷転送装置が完成される。
次に、第4A図，第4B図に基づいてこの二相駆動電荷転送
装置の動作について説明する。第3D図のように構成され
た二相駆動電荷転送装置に第4B図に示すようなドロップ
・クロック・パルスφ１およびφ２を印加すると、時刻
t1，t2およびt3において電荷転送装置の表面ポテンシャ
ルは第4A図に示すようになり、信号電荷Qsigは右方向へ
転送される。この動作を繰返すことによって入力された
信号電荷Qsigは左から右へ順次転送され、フローティン
グディフュージョンアンプ（FDA）などの出力用プリア
ンプを経て外部に読出される。
装置の動作について説明する。第3D図のように構成され
た二相駆動電荷転送装置に第4B図に示すようなドロップ
・クロック・パルスφ１およびφ２を印加すると、時刻
t1，t2およびt3において電荷転送装置の表面ポテンシャ
ルは第4A図に示すようになり、信号電荷Qsigは右方向へ
転送される。この動作を繰返すことによって入力された
信号電荷Qsigは左から右へ順次転送され、フローティン
グディフュージョンアンプ（FDA）などの出力用プリア
ンプを経て外部に読出される。
［発明が解決しようとする問題点］ 上述したように、従来の二相駆動電荷転送装置の製造
は、p+形イオン注入層４を形成し、p+形イオン注入層４
と、このp+形イオン注入層４上に形成する第１転送電極
5aおよび第２転送電極8aとの重ね合わせを逐次写真製版
技術で行なうため、その重ね合わせ精度を厳しく管理す
ることが要求され、また、高密度に集積した段数の多い
電荷転送装置を形成するためには上記重ね合わせ精度の
管理がさらに困難となるなどの問題点があった。
は、p+形イオン注入層４を形成し、p+形イオン注入層４
と、このp+形イオン注入層４上に形成する第１転送電極
5aおよび第２転送電極8aとの重ね合わせを逐次写真製版
技術で行なうため、その重ね合わせ精度を厳しく管理す
ることが要求され、また、高密度に集積した段数の多い
電荷転送装置を形成するためには上記重ね合わせ精度の
管理がさらに困難となるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、高密度に集積した電荷転送装置を精度高くか
つ高歩留りで容易に製造できる方法を得ることを目的と
する。
たもので、高密度に集積した電荷転送装置を精度高くか
つ高歩留りで容易に製造できる方法を得ることを目的と
する。
［問題点を解決するための手段］ この発明に従った電荷転送装置の製造方法によれば、ま
ず、シリコン基板の表面上にゲート絶縁膜が形成され
る。そのゲート絶縁膜の表面上には第１の多結晶シリコ
ン膜が形成される。第１の多結晶シリコン膜の表面上に
は窒化膜が形成される。所定のパターンに従って窒化膜
の一部表面を露出させるように窒化膜の表面上に第１の
レジスト膜が形成される。第１のレジスト膜をマスクと
してその露出された表面を有する窒化膜を選択的に除去
することにより、第１の多結晶シリコン膜の一部表面が
露出される。露出した第１の多結晶シリコン膜の表面の
所定の一部と第１のレジスト膜の表面との上に第２のレ
ジスト膜が形成される。第１と第２のレジスト膜をマス
クとしてその露出した第１の多結晶シリコン膜の表面か
ら不純物をイオン注入してシリコン基板の表面に第１の
イオン注入層が形成される。第１と第２のレジスト膜を
除去した後、残りの窒化膜をマスクとしてその露出した
第１の多結晶シリコン膜の表面を選択酸化して第１の酸
化膜が形成される。第１の酸化膜をマスクとして残りの
窒化膜と残りの窒化膜下の第１の多結晶シリコン膜とを
選択的に除去することにより、ゲート絶縁膜の一部表面
が露出され、第１の酸化膜下に第１の転送電極が形成さ
れる。露出したゲート絶縁膜の表面の所定の一部と第１
の酸化膜の表面との上に第３のレジスト膜が形成され
る。第１の酸化膜と第３のレジスト膜をマスクとして露
出したゲート絶縁膜の表面から不純物をイオン注入して
シリコン基板の表面に第２のイオン注入層が形成され
る。第３のレジスト膜を除去した後、第１の転送電極の
側壁を酸化して第２の酸化膜が形成される。第１の転送
電極の間を充填するように露出したゲート絶縁膜の表面
と第１と第２の酸化膜の表面との上に第２の多結晶シリ
コン膜が形成される。第２の多結晶シリコン膜の表面上
に第４のレジスト膜を形成した後、第１の酸化膜の表面
とほぼ同一表面を形成するように、第４のレジスト膜と
第２の多結晶シリコン膜とを除去することにより、第１
と第２の酸化膜で覆われた第１の転送電極の間に第２の
転送電極が形成される。
ず、シリコン基板の表面上にゲート絶縁膜が形成され
る。そのゲート絶縁膜の表面上には第１の多結晶シリコ
ン膜が形成される。第１の多結晶シリコン膜の表面上に
は窒化膜が形成される。所定のパターンに従って窒化膜
の一部表面を露出させるように窒化膜の表面上に第１の
レジスト膜が形成される。第１のレジスト膜をマスクと
してその露出された表面を有する窒化膜を選択的に除去
することにより、第１の多結晶シリコン膜の一部表面が
露出される。露出した第１の多結晶シリコン膜の表面の
所定の一部と第１のレジスト膜の表面との上に第２のレ
ジスト膜が形成される。第１と第２のレジスト膜をマス
クとしてその露出した第１の多結晶シリコン膜の表面か
ら不純物をイオン注入してシリコン基板の表面に第１の
イオン注入層が形成される。第１と第２のレジスト膜を
除去した後、残りの窒化膜をマスクとしてその露出した
第１の多結晶シリコン膜の表面を選択酸化して第１の酸
化膜が形成される。第１の酸化膜をマスクとして残りの
窒化膜と残りの窒化膜下の第１の多結晶シリコン膜とを
選択的に除去することにより、ゲート絶縁膜の一部表面
が露出され、第１の酸化膜下に第１の転送電極が形成さ
れる。露出したゲート絶縁膜の表面の所定の一部と第１
の酸化膜の表面との上に第３のレジスト膜が形成され
る。第１の酸化膜と第３のレジスト膜をマスクとして露
出したゲート絶縁膜の表面から不純物をイオン注入して
シリコン基板の表面に第２のイオン注入層が形成され
る。第３のレジスト膜を除去した後、第１の転送電極の
側壁を酸化して第２の酸化膜が形成される。第１の転送
電極の間を充填するように露出したゲート絶縁膜の表面
と第１と第２の酸化膜の表面との上に第２の多結晶シリ
コン膜が形成される。第２の多結晶シリコン膜の表面上
に第４のレジスト膜を形成した後、第１の酸化膜の表面
とほぼ同一表面を形成するように、第４のレジスト膜と
第２の多結晶シリコン膜とを除去することにより、第１
と第２の酸化膜で覆われた第１の転送電極の間に第２の
転送電極が形成される。
［作用］ この発明においては、シリコン基板の表面に形成される
第１と第２のイオン注入層は、ゲート絶縁膜の表面上に
形成される第１と第２の転送電極に対して自己整合的に
形成され得る。また、レジスト膜をマスクとして用いる
ことなく、第２の多結晶シリコン膜と第４のレジスト膜
のエッチバックによって第２の転送電極が第１の転送電
極とオーバラップすることなく形成され得る。
第１と第２のイオン注入層は、ゲート絶縁膜の表面上に
形成される第１と第２の転送電極に対して自己整合的に
形成され得る。また、レジスト膜をマスクとして用いる
ことなく、第２の多結晶シリコン膜と第４のレジスト膜
のエッチバックによって第２の転送電極が第１の転送電
極とオーバラップすることなく形成され得る。
［実施例］ 以下、この発明の実施例を図について説明する。
第1A図〜第1G図は、この発明の実施例である二相駆動電
荷転送装置の製造方法の主要工程段階における状態を示
す断面図である。この製造方法について説明すると、ま
ず、20Ω・cmのｐ形シリコン基板１の表面に500Åのゲ
ート酸化膜２を形成し、この後ゲート酸化膜２の表面に
3500Åの第１ポリシリコン膜５を、この第１ポリシリコ
ン膜の表面に3000Åのシリコン窒化膜10を逐次CVD技術
によって形成する。続いてシリコン窒化膜10の表面の所
定部に写真製版技術により互いに間隔を隔てて複数個の
レジスト膜パターン3aを形成する（第1A図）。次に、レ
ジスト膜パターン3aをマスクとしてシリコン窒化膜10を
選択ドライエッチングしてシリコン窒化膜10aを形成
し、この後露出した第１ポリシリコン膜５の表面の所定
の一部およびレジスト膜パターン3aの表面の一部にわた
って写真製版技術によりレジスト膜パターン15aを形成
する。続いてレジスト膜パターン3a,15aをマスクとして
露出した第１ポリシリコン膜５の表面から150KeVの加速
電圧でボロンイオンをイオン注入してｐ形シリコン基板
１の表面に不純物濃度が１×1012cm-2のp+形イオン注入
層40を形成する（第1B図）。次に、レジスト膜パターン
3a,15aを除去し、シリコン窒化膜10aをマスクとして第
１ポリシリコン膜５を選択酸化しこの第１ポリシリコン
膜の表面にシリコン酸化膜70を形成する（第1C図）。次
に、シリコン酸化膜70をマスクとしてシリコン窒化膜10
aを選択的に除去し、さらにこのシリコン窒化膜下の第
１ポリシリコン膜５を異方性エッチングによって除去し
て第１転送電極50aを形成する。この後露出したゲート
酸化膜２の表面の所定の一部およびシリコン酸化膜70の
表面の一部にわたってレジスト膜パターン16aを形成
し、続いてシリコン酸化膜70,レジスト膜パターン16aを
マスクとして露出したゲート酸化膜２の表面から50Ke V
の加速電圧でボロンイオンをイオン注入してｐ形シリコ
ン基板１の表面に不純物濃度が１×1012cm-2のp+形イオ
ン注入層110を形成する（第1D図）。次に、レジスト膜
パターン16aを除去し、この後露出した第１転送電極50a
の側壁を酸化してシリコン酸化膜70aを形成する（第1E
図）。次に、露出したゲート酸化膜２の表面およびシリ
コン酸化膜70aの表面に第２ポリシリコン膜８を形成
し、この後第２ポリシリコン膜８の表面にエッチバック
用の表面が平らなレジスト膜12を形成する（第1F図）。
次に、レジスト膜12,第２ポリシリコン膜８をエッチバ
ックすることによってシリコン酸化膜70aで覆われた第
１転送電極50a間に第２転送電極80aを形成する。このと
き第２転送電極80aの表面は平坦化され第２転送電極80a
の一部がシリコン酸化膜70aにオーバラップすることは
ない。このようにして二相駆動電荷転送装置が完成され
る。
荷転送装置の製造方法の主要工程段階における状態を示
す断面図である。この製造方法について説明すると、ま
ず、20Ω・cmのｐ形シリコン基板１の表面に500Åのゲ
ート酸化膜２を形成し、この後ゲート酸化膜２の表面に
3500Åの第１ポリシリコン膜５を、この第１ポリシリコ
ン膜の表面に3000Åのシリコン窒化膜10を逐次CVD技術
によって形成する。続いてシリコン窒化膜10の表面の所
定部に写真製版技術により互いに間隔を隔てて複数個の
レジスト膜パターン3aを形成する（第1A図）。次に、レ
ジスト膜パターン3aをマスクとしてシリコン窒化膜10を
選択ドライエッチングしてシリコン窒化膜10aを形成
し、この後露出した第１ポリシリコン膜５の表面の所定
の一部およびレジスト膜パターン3aの表面の一部にわた
って写真製版技術によりレジスト膜パターン15aを形成
する。続いてレジスト膜パターン3a,15aをマスクとして
露出した第１ポリシリコン膜５の表面から150KeVの加速
電圧でボロンイオンをイオン注入してｐ形シリコン基板
１の表面に不純物濃度が１×1012cm-2のp+形イオン注入
層40を形成する（第1B図）。次に、レジスト膜パターン
3a,15aを除去し、シリコン窒化膜10aをマスクとして第
１ポリシリコン膜５を選択酸化しこの第１ポリシリコン
膜の表面にシリコン酸化膜70を形成する（第1C図）。次
に、シリコン酸化膜70をマスクとしてシリコン窒化膜10
aを選択的に除去し、さらにこのシリコン窒化膜下の第
１ポリシリコン膜５を異方性エッチングによって除去し
て第１転送電極50aを形成する。この後露出したゲート
酸化膜２の表面の所定の一部およびシリコン酸化膜70の
表面の一部にわたってレジスト膜パターン16aを形成
し、続いてシリコン酸化膜70,レジスト膜パターン16aを
マスクとして露出したゲート酸化膜２の表面から50Ke V
の加速電圧でボロンイオンをイオン注入してｐ形シリコ
ン基板１の表面に不純物濃度が１×1012cm-2のp+形イオ
ン注入層110を形成する（第1D図）。次に、レジスト膜
パターン16aを除去し、この後露出した第１転送電極50a
の側壁を酸化してシリコン酸化膜70aを形成する（第1E
図）。次に、露出したゲート酸化膜２の表面およびシリ
コン酸化膜70aの表面に第２ポリシリコン膜８を形成
し、この後第２ポリシリコン膜８の表面にエッチバック
用の表面が平らなレジスト膜12を形成する（第1F図）。
次に、レジスト膜12,第２ポリシリコン膜８をエッチバ
ックすることによってシリコン酸化膜70aで覆われた第
１転送電極50a間に第２転送電極80aを形成する。このと
き第２転送電極80aの表面は平坦化され第２転送電極80a
の一部がシリコン酸化膜70aにオーバラップすることは
ない。このようにして二相駆動電荷転送装置が完成され
る。
以上のように、この実施例の二相駆動電荷転送装置の製
造方法は、二相駆動用のポテンシャルバリアを設けるた
めに形成されるp+形イオン注入層40,110が第１転送電極
50a,80aとセルフアラインに形成されること、およびレ
ジスト膜12,第２ポリシリコン膜８のエッチバックによ
って第２転送電極80aの表面を平坦化することを特徴と
している。
造方法は、二相駆動用のポテンシャルバリアを設けるた
めに形成されるp+形イオン注入層40,110が第１転送電極
50a,80aとセルフアラインに形成されること、およびレ
ジスト膜12,第２ポリシリコン膜８のエッチバックによ
って第２転送電極80aの表面を平坦化することを特徴と
している。
次にこの二相駆動電荷転送装置の動作については、従来
の二相駆動電荷転送装置の動作と全く同様である。
の二相駆動電荷転送装置の動作と全く同様である。
なお、上記実施例では、二相駆動用のポテンシャルバリ
アを設けるためにｐ形シリコン基板１の表面にp+形イオ
ン注入層40,110を形成する場合について示したが、第２
図に示すようにｐ形シリコン基板１の表面にｎ形イオン
注入層13,14を形成するようにしてもよい。
アを設けるためにｐ形シリコン基板１の表面にp+形イオ
ン注入層40,110を形成する場合について示したが、第２
図に示すようにｐ形シリコン基板１の表面にｎ形イオン
注入層13,14を形成するようにしてもよい。
また、上記実施例では、レジスト膜12,第２ポリシリコ
ン膜８をエッチバックして第２転送電極80aの表面の平
坦化を行なったが、第２転送電極は従来のオーバラップ
構造であってもよい。
ン膜８をエッチバックして第２転送電極80aの表面の平
坦化を行なったが、第２転送電極は従来のオーバラップ
構造であってもよい。
［発明の効果］ 以上のようにこの発明によれば、シリコン基板の表面に
形成される第１と第２のイオン注入層が、ゲート絶縁膜
の表面上に形成される第１と第２の転送電極に対して自
己整合的に形成され得る。また、第２の多結晶シリコン
膜と第４のレジスト膜のエッチバックによって第２の転
送電極が第１の転送電極に対してオーバラップすること
なく形成され得る。したがって、微細化された集積度の
高い二相駆動電荷転送装置を高い精度でかつ高い歩留り
で容易に製造することが可能になる。
形成される第１と第２のイオン注入層が、ゲート絶縁膜
の表面上に形成される第１と第２の転送電極に対して自
己整合的に形成され得る。また、第２の多結晶シリコン
膜と第４のレジスト膜のエッチバックによって第２の転
送電極が第１の転送電極に対してオーバラップすること
なく形成され得る。したがって、微細化された集積度の
高い二相駆動電荷転送装置を高い精度でかつ高い歩留り
で容易に製造することが可能になる。
第1A図〜第1G図は、この発明の実施例である二相駆動電
荷転送装置の製造方法の主要工程段階における状態を示
す断面図である。 第２図は、この発明の他の実施例である二相駆動電荷転
送装置の製造方法の最終工程段階における状態を示す断
面図である。 第3A図〜第3D図は、従来の二相駆動電荷転送装置の製造
方法の主要工程段階における状態を示す断面図である。 第4A図，第4B図は、従来の二相駆動電荷転送装置の動作
を説明するための図である。 図において、１はｐ形シリコン基板、２はゲート酸化
膜、3a,15a,16aはレジスト膜パターン、12はレジスト
膜、５は第１ポリシリコン膜、50aは第１転送電極、８
は第２ポリシリコン膜、80aは第２転送電極、10,10aは
シリコン窒化膜、40,110はp+形イオン注入層、13,14は
ｎ形イオン注入層、70,70aはシリコン酸化膜である。 なお、各図中同一符号は同一または相当部分を示す。
荷転送装置の製造方法の主要工程段階における状態を示
す断面図である。 第２図は、この発明の他の実施例である二相駆動電荷転
送装置の製造方法の最終工程段階における状態を示す断
面図である。 第3A図〜第3D図は、従来の二相駆動電荷転送装置の製造
方法の主要工程段階における状態を示す断面図である。 第4A図，第4B図は、従来の二相駆動電荷転送装置の動作
を説明するための図である。 図において、１はｐ形シリコン基板、２はゲート酸化
膜、3a,15a,16aはレジスト膜パターン、12はレジスト
膜、５は第１ポリシリコン膜、50aは第１転送電極、８
は第２ポリシリコン膜、80aは第２転送電極、10,10aは
シリコン窒化膜、40,110はp+形イオン注入層、13,14は
ｎ形イオン注入層、70,70aはシリコン酸化膜である。 なお、各図中同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 秀和 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 上野 雅史 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 浅井 外壽 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (56)参考文献 特開 昭59−159570（ＪＰ，Ａ) 特開 昭55−93264（ＪＰ，Ａ) 特開 昭56−91430（ＪＰ，Ａ)
Claims (2)
- 【請求項１】シリコン基板の表面上にゲート絶縁膜を形
成する工程と、 前記ゲート絶縁膜の表面上に第１の多結晶シリコン膜を
形成する工程と、 前記第１の多結晶シリコン膜の表面上に窒化膜を形成す
る工程と、 所定のパターンに従って前記窒化膜の一部表面を露出さ
せるように前記窒化膜の表面上に第１のレジスト膜を形
成する工程と、 前記第１のレジスト膜をマスクとして前記露出された表
面を有する窒化膜を選択的に除去することにより、前記
第１の多結晶シリコン膜の一部表面を露出させる工程
と、 前記露出した第１の多結晶シリコン膜の表面の所定の一
部と前記第１のレジスト膜の表面との上に第２のレジス
ト膜を形成する工程と、 前記第１と第２のレジスト膜をマスクとして前記露出し
た第１の多結晶シリコン膜の表面から不純物をイオン注
入して前記シリコン基板の表面に第１のイオン注入層を
形成する工程と、 前記第１と第２のレジスト膜を除去した後、前記残りの
窒化膜をマスクとして前記露出した第１の多結晶シリコ
ン膜の表面を選択酸化して第１の酸化膜を形成する工程
と、 前記第１の酸化膜をマスクとして前記残りの窒化膜と前
記残りの窒化膜下の前記第１の多結晶シリコン膜とを選
択的に除去することにより、前記ゲート絶縁膜の一部表
面を露出させ、前記第１の酸化膜下に第１の転送電極を
形成する工程と、 前記露出したゲート絶縁膜の表面の所定の一部と前記第
１の酸化膜の表面との上に第３のレジスト膜を形成する
工程と、 前記第１の酸化膜と前記第３のレジスト膜をマスクとし
て前記露出したゲート絶縁膜の表面から不純物をイオン
注入して前記シリコン基板の表面に第２のイオン注入層
を形成する工程と、 前記第３のレジスト膜を除去した後、前記第１の転送電
極の側壁を酸化して第２の酸化膜を形成する工程と、 前記第１の転送電極の間を充填するように前記露出した
ゲート絶縁膜の表面と前記第１と第２の酸化膜の表面と
の上に第２の多結晶シリコン膜を形成する工程と、 前記第２の多結晶シリコン膜の表面上に第４のレジスト
膜を形成した後、前記第１の酸化膜の表面とほぼ同一表
面を形成するように、前記第４のレジスト膜と前記第２
の多結晶シリコン膜とを除去することにより、前記第１
と第２の酸化膜で覆われた前記第１の転送電極の間に第
２の転送電極を形成する工程と、 を備えた電荷転送装置の製造方法。 - 【請求項２】前記第１と第２のイオン注入層は、前記シ
リコン基板と同じ導電形を有しかつ前記シリコン基板の
不純物濃度よりも高い不純物濃度を有する不純物層、ま
たは前記シリコン基板と反対の導電形を有する不純物層
である、特許請求の範囲第１項に記載の電荷転送装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268429A JPH06101483B2 (ja) | 1985-11-27 | 1985-11-27 | 電荷転送装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60268429A JPH06101483B2 (ja) | 1985-11-27 | 1985-11-27 | 電荷転送装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62126672A JPS62126672A (ja) | 1987-06-08 |
| JPH06101483B2 true JPH06101483B2 (ja) | 1994-12-12 |
Family
ID=17458365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60268429A Expired - Lifetime JPH06101483B2 (ja) | 1985-11-27 | 1985-11-27 | 電荷転送装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06101483B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63244882A (ja) * | 1987-03-31 | 1988-10-12 | Rohm Co Ltd | 電荷結合素子の製造方法 |
| JP2971085B2 (ja) * | 1990-02-13 | 1999-11-02 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US5460997A (en) * | 1995-01-23 | 1995-10-24 | Eastman Kodak Company | Method of making a confined planar charge coupled device with edge aligned implants and interconnected electrodes |
| US5556801A (en) * | 1995-01-23 | 1996-09-17 | Eastman Kodak Company | Method of making a planar charge coupled device with edge aligned implants and interconnected electrodes |
| US5719075A (en) * | 1995-07-31 | 1998-02-17 | Eastman Kodak Company | Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal |
| JP4700928B2 (ja) * | 2004-05-21 | 2011-06-15 | 富士フイルム株式会社 | 固体撮像素子の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5593264A (en) * | 1979-01-10 | 1980-07-15 | Toshiba Corp | Manufacture of two-phase driving-type charge coupled device |
| JPS5691430A (en) * | 1979-12-25 | 1981-07-24 | Fujitsu Ltd | Preparation of semiconductor device |
| JPS59159570A (ja) * | 1983-03-03 | 1984-09-10 | Nec Corp | 電荷結合素子の製造方法 |
-
1985
- 1985-11-27 JP JP60268429A patent/JPH06101483B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62126672A (ja) | 1987-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4577395A (en) | Method of manufacturing semiconductor memory device having trench memory capacitor | |
| JP2606857B2 (ja) | 半導体記憶装置の製造方法 | |
| KR950012034B1 (ko) | 반도체 기억장치의 제조방법 | |
| JPH06101483B2 (ja) | 電荷転送装置の製造方法 | |
| GB2078443A (en) | Fabricating memory cells in semiconductor integrated circuits | |
| JP3018993B2 (ja) | 半導体装置の製造方法 | |
| JP2907133B2 (ja) | 半導体装置の製造方法 | |
| JP3738816B2 (ja) | 半導体装置およびその製造方法 | |
| JP2971085B2 (ja) | 半導体装置の製造方法 | |
| JPH0851146A (ja) | 半導体装置およびその製造方法 | |
| JP3371196B2 (ja) | パターン形成方法 | |
| JPS63260163A (ja) | 半導体記憶装置の製造方法 | |
| JP3235091B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3099779B2 (ja) | 半導体装置の製造方法 | |
| JPH04208572A (ja) | 半導体記憶装置の製造方法 | |
| JPH02183567A (ja) | 半導体装置の製造方法 | |
| JP3184389B2 (ja) | バイポーラ素子の埋込み層形成方法 | |
| JP2864593B2 (ja) | 半導体装置の製造方法 | |
| JP2855981B2 (ja) | 半導体装置の製造方法 | |
| JP2550302B2 (ja) | 半導体装置の製造方法 | |
| JP3259439B2 (ja) | 半導体装置の製造方法 | |
| JP2708878B2 (ja) | 半導体装置の製造方法 | |
| JPH07120754B2 (ja) | 半導体装置の製造方法 | |
| JPH08293595A (ja) | 半導体装置の製造方法 | |
| KR920003880B1 (ko) | 반도체장치 및 그의 제조방법 |