JPH06100894B2 - 液晶マトリクスパネル表示駆動装置 - Google Patents
液晶マトリクスパネル表示駆動装置Info
- Publication number
- JPH06100894B2 JPH06100894B2 JP2222470A JP22247090A JPH06100894B2 JP H06100894 B2 JPH06100894 B2 JP H06100894B2 JP 2222470 A JP2222470 A JP 2222470A JP 22247090 A JP22247090 A JP 22247090A JP H06100894 B2 JPH06100894 B2 JP H06100894B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- matrix panel
- crystal matrix
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 本発明は、液晶マトリクスパネル表示駆動装置に係わ
り、特に、コンパクトに構成でき、かつ、液晶マトリク
スパネル駆動装置の配置に対して融通性がある液晶マト
リクスパネル表示駆動装置に関する。
り、特に、コンパクトに構成でき、かつ、液晶マトリク
スパネル駆動装置の配置に対して融通性がある液晶マト
リクスパネル表示駆動装置に関する。
液晶マトリクス・パネル上に文字、数字等を表示する装
置を第１図に示す。液晶マトリクス駆動では、線順次走
査方式が採用されており、また明るさを均一にするため
に電圧平均化法という駆動法が用いられている。第１図
は、この駆動法を実現するための構成を示したものであ
る。パネル上に文字、数字を表示するためには、パター
ン信号発生回路５で発生したパターン信号SIGを直・並
列変換回路４で並列信号に変換した後にラインメモリ３
を経て駆動回路２に加え、ここで駆動電圧を発生させ
る。また、走査回路１で発生した走査信号を駆動回路２
に加えて、駆動電圧を発生させる。このような装置にお
いて、走査回路１及び直・並列変換回路４は、同一構成
とすることができる。この時の回路を第２図に示す。図
に示すように回路は、フリツプ・フロツプを多段（この
例では4a〜4e）接続した構成となつている。各フリツプ
・フロツプ4a〜4eの出力端子Ｑから走査信号及び表示信
号を得る。第３図は、直・並列回路４を含むラインメモ
リ３、駆動回路２の回路構成を示す。この時の動作を第
４図に示す。パターン信号SIGをフリツプ・フロツプ4a
のデータ入力端子Ｄに加え、またシフトクロツク信号の
CP1をクロツク端子CPに加えることによりパターン信号S
IGは、信号CP1に同期して取り込まれていく。ここで、
１ライン分のパターン信号が取り込まれた後にラインメ
モリ３のラツチ端子TRにラツチ信号LAを加えるとその時
の各フリツプ・フロツプ4a〜4eの出力S1〜S5の情報がラ
インメモリ３に記憶される。このように、ラインメモリ
３の内容は、一定時間で書き改められていく。この時、
ラインメモリ３の出力L1〜L5においてL5は時間t5の時の
パターン信号SIGの状態を示し以下L4,L3,L2,L1は、それ
ぞれ時間t4，t3，t2，t1での状態を示している。すなわ
ち、パターン信号SIGは、シフトクロツク信号CP1により
4a,4b,……の順で右シフトされていくためである。以上
述べたように従来用いていた直・並列変換回路４のシフ
ト機能は１方向のみである。ここで、駆動回路２の出力
VY1〜VY5を出力する出力端子Ｏを信号電極Y1〜Y5に接続
し、決められたパターンをパネル上に表示する場合、直
・並列変換回路４のシフト方向が１方向のために、パタ
ーン信号の入力順序が限定される。
置を第１図に示す。液晶マトリクス駆動では、線順次走
査方式が採用されており、また明るさを均一にするため
に電圧平均化法という駆動法が用いられている。第１図
は、この駆動法を実現するための構成を示したものであ
る。パネル上に文字、数字を表示するためには、パター
ン信号発生回路５で発生したパターン信号SIGを直・並
列変換回路４で並列信号に変換した後にラインメモリ３
を経て駆動回路２に加え、ここで駆動電圧を発生させ
る。また、走査回路１で発生した走査信号を駆動回路２
に加えて、駆動電圧を発生させる。このような装置にお
いて、走査回路１及び直・並列変換回路４は、同一構成
とすることができる。この時の回路を第２図に示す。図
に示すように回路は、フリツプ・フロツプを多段（この
例では4a〜4e）接続した構成となつている。各フリツプ
・フロツプ4a〜4eの出力端子Ｑから走査信号及び表示信
号を得る。第３図は、直・並列回路４を含むラインメモ
リ３、駆動回路２の回路構成を示す。この時の動作を第
４図に示す。パターン信号SIGをフリツプ・フロツプ4a
のデータ入力端子Ｄに加え、またシフトクロツク信号の
CP1をクロツク端子CPに加えることによりパターン信号S
IGは、信号CP1に同期して取り込まれていく。ここで、
１ライン分のパターン信号が取り込まれた後にラインメ
モリ３のラツチ端子TRにラツチ信号LAを加えるとその時
の各フリツプ・フロツプ4a〜4eの出力S1〜S5の情報がラ
インメモリ３に記憶される。このように、ラインメモリ
３の内容は、一定時間で書き改められていく。この時、
ラインメモリ３の出力L1〜L5においてL5は時間t5の時の
パターン信号SIGの状態を示し以下L4,L3,L2,L1は、それ
ぞれ時間t4，t3，t2，t1での状態を示している。すなわ
ち、パターン信号SIGは、シフトクロツク信号CP1により
4a,4b,……の順で右シフトされていくためである。以上
述べたように従来用いていた直・並列変換回路４のシフ
ト機能は１方向のみである。ここで、駆動回路２の出力
VY1〜VY5を出力する出力端子Ｏを信号電極Y1〜Y5に接続
し、決められたパターンをパネル上に表示する場合、直
・並列変換回路４のシフト方向が１方向のために、パタ
ーン信号の入力順序が限定される。
特開昭50−156396号公報第１図ｂ、特開昭52−94797号
公報第７図、特開昭52−115198号公報第１図ｂ、第２図
等で知られる様な走査電極及び／または信号電極の引出
し電極がパネルの両側に設けられる場合等パネルに対し
て、駆動装置の配置位置が種々になる場合に、この様な
問題が生じる。第11図に、信号電極の引出し電極がパネ
ルの両側に設けられる例を示す。第11図に於いて、２−
1,2−２は駆動回路、３−1,3−２はラインメモリ、４−
1,4−２はシフト機能が一方向の直・並列変換回路であ
る。駆動回路２−１の出力端子VY1，VY2，VY3を出力す
る出力端子はそれぞれ信号電極Y2，Y4，Y6に接続され、
駆動回路２−２の出力端子VY1，VY2，VY3を出力する出
力端子はそれぞれ信号電極Y5，Y3，Y1に接続される。こ
の様に、パターン信号の入力順序が、パネルの右から左
へのものと、パネルの左から右へのものとの２種類が有
り、パターン信号が右から左へ入力されるだけのもの
や、左から右へ入力されるだけのものは第11図の様な接
続関係のものには適用できない。したがつて、パターン
信号の入力順序が限定される。また、逆に、パターン信
号の入力順序が決まつているとき、駆動回路２の出力端
子とパネル電極との接続の順序が限定される。
公報第７図、特開昭52−115198号公報第１図ｂ、第２図
等で知られる様な走査電極及び／または信号電極の引出
し電極がパネルの両側に設けられる場合等パネルに対し
て、駆動装置の配置位置が種々になる場合に、この様な
問題が生じる。第11図に、信号電極の引出し電極がパネ
ルの両側に設けられる例を示す。第11図に於いて、２−
1,2−２は駆動回路、３−1,3−２はラインメモリ、４−
1,4−２はシフト機能が一方向の直・並列変換回路であ
る。駆動回路２−１の出力端子VY1，VY2，VY3を出力す
る出力端子はそれぞれ信号電極Y2，Y4，Y6に接続され、
駆動回路２−２の出力端子VY1，VY2，VY3を出力する出
力端子はそれぞれ信号電極Y5，Y3，Y1に接続される。こ
の様に、パターン信号の入力順序が、パネルの右から左
へのものと、パネルの左から右へのものとの２種類が有
り、パターン信号が右から左へ入力されるだけのもの
や、左から右へ入力されるだけのものは第11図の様な接
続関係のものには適用できない。したがつて、パターン
信号の入力順序が限定される。また、逆に、パターン信
号の入力順序が決まつているとき、駆動回路２の出力端
子とパネル電極との接続の順序が限定される。
仮に、第11図に於いて、総てのパターン信号の入力順序
がパネルの左から右へとなつている場合、駆動回路２−
１の出力VY3を出力する出力端子は信号電極Y2へ接続さ
れ、駆動回路２−１の出力VY2出力する出力端子は信号
電極Y4へ接続され、かつ駆動回路２−１の出力VY1を出
力する出力端子は信号電極Y6へ接続される必要があり、
接続線が交差しなければならない。つまり、駆動回路の
出力端子とパネル電極の接続の順序が限定される。
がパネルの左から右へとなつている場合、駆動回路２−
１の出力VY3を出力する出力端子は信号電極Y2へ接続さ
れ、駆動回路２−１の出力VY2出力する出力端子は信号
電極Y4へ接続され、かつ駆動回路２−１の出力VY1を出
力する出力端子は信号電極Y6へ接続される必要があり、
接続線が交差しなければならない。つまり、駆動回路の
出力端子とパネル電極の接続の順序が限定される。
また、最近は、各回路IC（集積回路）化してコンパクト
に構成することが慣用されているが、上記駆動回路を単
純にICとして構成した場合には、液晶マトリクスパネル
に対する液晶マトリクスパネル駆動装置の配置位置に従
い、その駆動回路として構成を異にする２種類のICを用
意する必要があり、実質的に同一機能の駆動回路に２種
類のICを用意することは種々の点で好ましいことではな
く、液晶マトリクスパネルのサイズに応じて種類の異な
るICを用意することも好ましいことではない。
に構成することが慣用されているが、上記駆動回路を単
純にICとして構成した場合には、液晶マトリクスパネル
に対する液晶マトリクスパネル駆動装置の配置位置に従
い、その駆動回路として構成を異にする２種類のICを用
意する必要があり、実質的に同一機能の駆動回路に２種
類のICを用意することは種々の点で好ましいことではな
く、液晶マトリクスパネルのサイズに応じて種類の異な
るICを用意することも好ましいことではない。
本発明は、上記不都合な点を解消するものであって、そ
の目的は、コンパクトに形成できるとともに、液晶マト
リクスパネルとその駆動回路との配置に融通性があり、
液晶マトリクスパネルの種々のサイズに即応できる液晶
マトリクスパネル表示駆動装置を提供することにある。
の目的は、コンパクトに形成できるとともに、液晶マト
リクスパネルとその駆動回路との配置に融通性があり、
液晶マトリクスパネルの種々のサイズに即応できる液晶
マトリクスパネル表示駆動装置を提供することにある。
上記目的の達成のために、本発明は、 （ａ）複数の１チップICを直列的に接続配置するととも
に、これら複数の１チップICの直列的に接続配置により
液晶マトリクスパネルを駆動するように構成された液晶
マトリクスパネル駆動装置を用いた液晶マトリクスパネ
ル表示駆動装置であって、 （ｂ）各ICは、 （ｃ）順次入力されるパターン信号をクロック信号に同
期して双方向に取り込むことが可能であり、上記パター
ン信号を並列信号に変換する変換回路と、 （ｄ）上記並列信号を一時的に蓄積させるラインメモリ
と、 （ｅ）上記ラインメモリの出力並列信号を上記液晶マト
リクスパネルに駆動信号として供給する駆動回路と、 （ｆ）共通のクロック信号源に接続されたクロック信号
入力端子と、 （ｇ）パターン信号を入力させるデータ信号入力端子
と、 （ｈ）上記液晶マトリクスパネルを駆動する並列駆動信
号を同時に出力する複数の出力端子と、 （ｉ）上記パターン信号の取り込み方向を切換える切換
信号入力端子とを具備し、 （ｊ）上記液晶マトリクスパネル駆動装置への上記パタ
ーン信号の取り込み方向は、上記液晶マトリクスパネル
に対する上記液晶マトリクスパネル駆動装置の配置位置
に従って供給される上記切換信号によって定められてい
る手段を備えている。
に、これら複数の１チップICの直列的に接続配置により
液晶マトリクスパネルを駆動するように構成された液晶
マトリクスパネル駆動装置を用いた液晶マトリクスパネ
ル表示駆動装置であって、 （ｂ）各ICは、 （ｃ）順次入力されるパターン信号をクロック信号に同
期して双方向に取り込むことが可能であり、上記パター
ン信号を並列信号に変換する変換回路と、 （ｄ）上記並列信号を一時的に蓄積させるラインメモリ
と、 （ｅ）上記ラインメモリの出力並列信号を上記液晶マト
リクスパネルに駆動信号として供給する駆動回路と、 （ｆ）共通のクロック信号源に接続されたクロック信号
入力端子と、 （ｇ）パターン信号を入力させるデータ信号入力端子
と、 （ｈ）上記液晶マトリクスパネルを駆動する並列駆動信
号を同時に出力する複数の出力端子と、 （ｉ）上記パターン信号の取り込み方向を切換える切換
信号入力端子とを具備し、 （ｊ）上記液晶マトリクスパネル駆動装置への上記パタ
ーン信号の取り込み方向は、上記液晶マトリクスパネル
に対する上記液晶マトリクスパネル駆動装置の配置位置
に従って供給される上記切換信号によって定められてい
る手段を備えている。
以下、本発明の実施例を図に従って説明する。
第５図に、本発明によるマトリクスパネル駆動装置の回
路構成を示す。駆動回路２及びラインメモリ３の構成
は、第３図に示す従来の駆動回路２及びラインメモリ３
の構成と同じである。また、直並列変換回路７は、双方
向シフト機能を有する複数の同一構成のフリップフロッ
プ7a乃至7eを多段接続することにより構成したものであ
る。ここで、第６図は、そのフリップフロップの１つ7a
における端子の配置と、各端子における信号の種類を示
したものである。第６図で、SR,SLは右シフト，左シフ
トの時データ入力端子であり、切換え信号入力端子Ｓへ
のシフト切換え信号SLEの極性に応じて各フリップフロ
ップ7a乃至7eが右シフトまたは左シフトに切り換えられ
る。また、シフトクロツクCP1と出力の関係を第７図に
示す。第７図で、シフト切換え信号SLEが“1"レベルで
は、右シフトを行なう。すなわち、クロツク信号CP1の
立上りで信号でDRの情報が出力端子Ｑに現れる。さらに
信号SLEが“0"レベルでは、左シフトとなる。この時、
信号DLの状態が出力端子Ｑに現れる。このように、右シ
フト、左シフトが可能なフリツプ・フロツプ7a〜7eを用
いて直・並列変換回路７を構成している。このとき、各
フリツプ・フロツプ7a〜7eの出力を前後のフリツプ・フ
ロツプの端子SR及びSLに入力させる。また、右シフトの
場合には、パターン信号をフリツプ・フロツプ7aの入力
端子SRに加え、また、左シフトの場合には、フリツプ・
フロツプ7eの入力端子SLにパターン信号を加える。この
場合、各フリップフロップ7a乃至7eの右シフトまたは左
シフトの切り換えは、上述のように信号SLEの極性を
“1"または“0"にするかにより決められるもので、その
極性はマトリクスパネルとマトリクスパネル駆動装置と
の配置位置に応じて設定され、その設定後においては、
信号SLEの極性は全く変化せず、従って、直並列変換回
路７におけるパターン信号のシフト方向は不変である。
第５図の回路のタイムチヤートを第８図、第９図に示
す。第８図は、右シフトの場合である。このため、シフ
トの切換信号SLEを“1"レベルにし、パターン信号を、
フリツプ・フロツプ7aの入力端子SRに入力する。一方、
第９図は、左シフトの場合である。このため、信号SLE
を“0"レベルにし、パターン信号をフリツプ・フロツプ
7eの入力端子SLに入力する。このように、本実施例にお
いては、双方向シフト機能を有する直並列変換回路７を
用いているので、第11図に示すように、マトリクスパネ
ルに対してマトリクスパネル駆動装置の配置位置が種々
になって、パターン信号の入力順序が逆になるようなと
きにおいても、最初に直並列変換回路７のパターン信号
のシフト方向が逆になるように信号SLEの極性を定める
ようにすれば、以後、直並列変換回路７のパターン信号
のシフト方向が常時逆になるものである。即ち、本実施
例においては、上記配置位置に応じて、駆動回路２の出
力端子とマトリクスパネルとの間の接続関係を変更する
必要がなく、まして、上記配置位置に応じて、駆動回路
２の種類を選定したりする必要はないものである。この
ことから、汎用性のあるマトリクスパネル駆動装置を構
成することができる。
路構成を示す。駆動回路２及びラインメモリ３の構成
は、第３図に示す従来の駆動回路２及びラインメモリ３
の構成と同じである。また、直並列変換回路７は、双方
向シフト機能を有する複数の同一構成のフリップフロッ
プ7a乃至7eを多段接続することにより構成したものであ
る。ここで、第６図は、そのフリップフロップの１つ7a
における端子の配置と、各端子における信号の種類を示
したものである。第６図で、SR,SLは右シフト，左シフ
トの時データ入力端子であり、切換え信号入力端子Ｓへ
のシフト切換え信号SLEの極性に応じて各フリップフロ
ップ7a乃至7eが右シフトまたは左シフトに切り換えられ
る。また、シフトクロツクCP1と出力の関係を第７図に
示す。第７図で、シフト切換え信号SLEが“1"レベルで
は、右シフトを行なう。すなわち、クロツク信号CP1の
立上りで信号でDRの情報が出力端子Ｑに現れる。さらに
信号SLEが“0"レベルでは、左シフトとなる。この時、
信号DLの状態が出力端子Ｑに現れる。このように、右シ
フト、左シフトが可能なフリツプ・フロツプ7a〜7eを用
いて直・並列変換回路７を構成している。このとき、各
フリツプ・フロツプ7a〜7eの出力を前後のフリツプ・フ
ロツプの端子SR及びSLに入力させる。また、右シフトの
場合には、パターン信号をフリツプ・フロツプ7aの入力
端子SRに加え、また、左シフトの場合には、フリツプ・
フロツプ7eの入力端子SLにパターン信号を加える。この
場合、各フリップフロップ7a乃至7eの右シフトまたは左
シフトの切り換えは、上述のように信号SLEの極性を
“1"または“0"にするかにより決められるもので、その
極性はマトリクスパネルとマトリクスパネル駆動装置と
の配置位置に応じて設定され、その設定後においては、
信号SLEの極性は全く変化せず、従って、直並列変換回
路７におけるパターン信号のシフト方向は不変である。
第５図の回路のタイムチヤートを第８図、第９図に示
す。第８図は、右シフトの場合である。このため、シフ
トの切換信号SLEを“1"レベルにし、パターン信号を、
フリツプ・フロツプ7aの入力端子SRに入力する。一方、
第９図は、左シフトの場合である。このため、信号SLE
を“0"レベルにし、パターン信号をフリツプ・フロツプ
7eの入力端子SLに入力する。このように、本実施例にお
いては、双方向シフト機能を有する直並列変換回路７を
用いているので、第11図に示すように、マトリクスパネ
ルに対してマトリクスパネル駆動装置の配置位置が種々
になって、パターン信号の入力順序が逆になるようなと
きにおいても、最初に直並列変換回路７のパターン信号
のシフト方向が逆になるように信号SLEの極性を定める
ようにすれば、以後、直並列変換回路７のパターン信号
のシフト方向が常時逆になるものである。即ち、本実施
例においては、上記配置位置に応じて、駆動回路２の出
力端子とマトリクスパネルとの間の接続関係を変更する
必要がなく、まして、上記配置位置に応じて、駆動回路
２の種類を選定したりする必要はないものである。この
ことから、汎用性のあるマトリクスパネル駆動装置を構
成することができる。
また、第５図に示したマトリクスパネル駆動装置のIC化
に際して、駆動回路２、ラインメモリ３及び直並列変換
回路７を１チップICで構成することが、低価格化及びコ
ンパクト化の面から望ましいことである。そして、この
IC化の場合に、マトリクスパネル駆動装置の全体を１つ
のICで構成するよりも、複数のICによって構成する方が
現実的である。
に際して、駆動回路２、ラインメモリ３及び直並列変換
回路７を１チップICで構成することが、低価格化及びコ
ンパクト化の面から望ましいことである。そして、この
IC化の場合に、マトリクスパネル駆動装置の全体を１つ
のICで構成するよりも、複数のICによって構成する方が
現実的である。
第10図は、液晶マトリクスパネルの信号電極を駆動する
ためのIC化されたマトリクスパネル駆動装置の構成の一
例を示すもので、マトリクスパネル駆動装置は、複数の
同一構成の１チップIC駆動装置８を直列的に接続して構
成されている。
ためのIC化されたマトリクスパネル駆動装置の構成の一
例を示すもので、マトリクスパネル駆動装置は、複数の
同一構成の１チップIC駆動装置８を直列的に接続して構
成されている。
第10図において、それぞれの１チップIC駆動装置８は、
クロック信号CP1が共通に入力されるクロック信号入力
端子CPと、シフト切換え信号SLEが共通に入力される切
換え信号入力端子Ｓと、ラッチ信号LAが入力されるラッ
チ信号入力端子TRと、右シフト方向に伝送されるパター
ン信号が入力されるデータ信号端子SRと、左シフト方向
に伝送されるパターン信号が入力されるデータ信号端子
SLと、複数の出力端子Ｏを有している。そして、最も左
側の１チップIC駆動装置８のデータ入力端子SRと、最も
右側の１チップIC駆動装置８のデータ入力端子SLを除い
て、隣合う１チップIC駆動装置８の相対するデータ信号
端子SRとデータ信号端子SLとが接続され、それぞれの１
チップIC駆動装置８の各出力端子Ｏが１つのマトリクス
パネルの１ラインに相当する各画素に順次接続されて、
それぞれの１チップIC駆動装置８は、全体として、１つ
のマトリクスパネルに対するマトリクスパネル駆動装置
を構成している。この場合、マトリクスパネル駆動装置
は、複数個の直並列変換回路７を直列的に接続した構成
を有しているもので、例えば、各直並列変換回路７にお
けるフリップフロップ7a乃至7eの段数が５で、上記直列
的に接続された直並列変換回路７の個数が10であるとす
れば、全体のフリップフロップの数は50であり、これに
よって50本の信号電極を有するマトリクスパネルの駆動
を行なうことができる。
クロック信号CP1が共通に入力されるクロック信号入力
端子CPと、シフト切換え信号SLEが共通に入力される切
換え信号入力端子Ｓと、ラッチ信号LAが入力されるラッ
チ信号入力端子TRと、右シフト方向に伝送されるパター
ン信号が入力されるデータ信号端子SRと、左シフト方向
に伝送されるパターン信号が入力されるデータ信号端子
SLと、複数の出力端子Ｏを有している。そして、最も左
側の１チップIC駆動装置８のデータ入力端子SRと、最も
右側の１チップIC駆動装置８のデータ入力端子SLを除い
て、隣合う１チップIC駆動装置８の相対するデータ信号
端子SRとデータ信号端子SLとが接続され、それぞれの１
チップIC駆動装置８の各出力端子Ｏが１つのマトリクス
パネルの１ラインに相当する各画素に順次接続されて、
それぞれの１チップIC駆動装置８は、全体として、１つ
のマトリクスパネルに対するマトリクスパネル駆動装置
を構成している。この場合、マトリクスパネル駆動装置
は、複数個の直並列変換回路７を直列的に接続した構成
を有しているもので、例えば、各直並列変換回路７にお
けるフリップフロップ7a乃至7eの段数が５で、上記直列
的に接続された直並列変換回路７の個数が10であるとす
れば、全体のフリップフロップの数は50であり、これに
よって50本の信号電極を有するマトリクスパネルの駆動
を行なうことができる。
次いで、本例によるマトリクスパネル駆動装置の動作に
ついて説明する。
ついて説明する。
マトリクスパネルに対するマトリクスパネル駆動装置の
配置関係により、マトリクスパネル駆動装置の直並列変
換回路７において、パターン信号を左方向にシフトさせ
ねばならないときには、シフト切換え信号SLEの極性を
“0"に選ぶ。このとき、各１チップIC駆動装置８におい
ては、直並列変換回路７の各フリップフロップ7a乃至7e
がパターン信号をクロック信号の印加毎に左シフトさせ
るように働くので、各１チップIC駆動装置８においても
パターン信号を左シフトさせるように働く。即ち、各１
チップIC駆動装置８においては、データ信号端子SLが信
号入力端子、データ信号端子SRが信号出力端子になり、
パターン信号を各１チップIC駆動装置８のデータ信号端
子SLに入力させると、左シフトされたパターン信号がそ
の１チップIC駆動装置８のデータ信号端子SRから導出さ
れ、左隣の１チップIC駆動装置８のデータ信号端子SLに
供給されて、結果的に、パターン信号は第10図の左側か
ら右側に順次シフトされるようになる。
配置関係により、マトリクスパネル駆動装置の直並列変
換回路７において、パターン信号を左方向にシフトさせ
ねばならないときには、シフト切換え信号SLEの極性を
“0"に選ぶ。このとき、各１チップIC駆動装置８におい
ては、直並列変換回路７の各フリップフロップ7a乃至7e
がパターン信号をクロック信号の印加毎に左シフトさせ
るように働くので、各１チップIC駆動装置８においても
パターン信号を左シフトさせるように働く。即ち、各１
チップIC駆動装置８においては、データ信号端子SLが信
号入力端子、データ信号端子SRが信号出力端子になり、
パターン信号を各１チップIC駆動装置８のデータ信号端
子SLに入力させると、左シフトされたパターン信号がそ
の１チップIC駆動装置８のデータ信号端子SRから導出さ
れ、左隣の１チップIC駆動装置８のデータ信号端子SLに
供給されて、結果的に、パターン信号は第10図の左側か
ら右側に順次シフトされるようになる。
一方、パターン信号を右方向にシフトさせねばならない
ときは、今度は、シフト切換え信号SLEの極性を“1"に
選ぶ。このときも、各１チップIC駆動装置８において
は、直並列変換回路７の各フリップフロップ7a乃至7eが
パターン信号をクロック信号の印加毎に右シフトさせる
ように働くので、各１チップIC駆動装置８においてもパ
ターン信号を右シフトさせるように働き、左シフトの場
合と同様にして、パターン信号は第10図の右側から左側
に順次シフトされるようになる。
ときは、今度は、シフト切換え信号SLEの極性を“1"に
選ぶ。このときも、各１チップIC駆動装置８において
は、直並列変換回路７の各フリップフロップ7a乃至7eが
パターン信号をクロック信号の印加毎に右シフトさせる
ように働くので、各１チップIC駆動装置８においてもパ
ターン信号を右シフトさせるように働き、左シフトの場
合と同様にして、パターン信号は第10図の右側から左側
に順次シフトされるようになる。
なお、１チップIC駆動装置８を複数個用いてマトリクス
パネル駆動装置を構成する場合には、上記構成に限られ
るものではなく、他の構成、例えば、パターン信号を全
ての１チップIC駆動装置８のデータ信号端子SR（右シフ
トの場合）またはデータ信号端子SL（左シフトの場合）
に共通に入力するような構成を採用しても良い。
パネル駆動装置を構成する場合には、上記構成に限られ
るものではなく、他の構成、例えば、パターン信号を全
ての１チップIC駆動装置８のデータ信号端子SR（右シフ
トの場合）またはデータ信号端子SL（左シフトの場合）
に共通に入力するような構成を採用しても良い。
以上のように、本発明によれば、マトリクスパネル駆動
装置を１チップICで構成しているので、マトリクスパネ
ル駆動装置全体がコンパクトで、薄型かつ軽量になり、
それに伴ってマトリクスパネル表示装置自体も小型化が
可能になるという効果がある。
装置を１チップICで構成しているので、マトリクスパネ
ル駆動装置全体がコンパクトで、薄型かつ軽量になり、
それに伴ってマトリクスパネル表示装置自体も小型化が
可能になるという効果がある。
また、本発明によれば、マトリクスパネルに対するマト
リクスパネル駆動装置の配置関係に応じて、パターン信
号の入力順序が逆になった場合においても、マトリクス
パネルの各信号電極とマトリクスパネル駆動装置の各出
力端子との接続を変更する必要がないので、融通性のあ
るマトリクスパネル駆動装置が得られるという効果があ
る。
リクスパネル駆動装置の配置関係に応じて、パターン信
号の入力順序が逆になった場合においても、マトリクス
パネルの各信号電極とマトリクスパネル駆動装置の各出
力端子との接続を変更する必要がないので、融通性のあ
るマトリクスパネル駆動装置が得られるという効果があ
る。
さらに、本発明によれば、マトリクスパネルの各信号電
極とマトリクスパネル駆動装置の各出力端子との接続を
行なう際に、それらの接続が交差することがないので、
配線の信頼性を充分に向上させることができるという効
果もある。
極とマトリクスパネル駆動装置の各出力端子との接続を
行なう際に、それらの接続が交差することがないので、
配線の信頼性を充分に向上させることができるという効
果もある。
この他に、本発明によれば、直列的に接続される１チッ
プIC駆動装置８の数を変更すれば、マトリクスパネル駆
動装置全体の出力数を簡単に増大させることができるの
で、信号電極数の少ない小型のマトリクスパネルから信
号電極数の多い大型のマトリクスパネルの全てに対応可
能になるという効果がある。
プIC駆動装置８の数を変更すれば、マトリクスパネル駆
動装置全体の出力数を簡単に増大させることができるの
で、信号電極数の少ない小型のマトリクスパネルから信
号電極数の多い大型のマトリクスパネルの全てに対応可
能になるという効果がある。
第１図及び第11図は液晶マトリクス・パネルを線順次走
査する場合の回路のブロツク図、第２図は走査回路及び
直・並列変換回路の構成図、第３図はマトリクスパネル
駆動装置の回路構成図、第４図は第３図に示した回路の
動作を示すタイムチヤート、第５図は本発明によるマト
リクスパネル駆動装置の回路構成図、第６図、第７図は
双方向性機能を有するフリツプ・フロツプの構成図と動
作説明図、第８図、第９図は第５図に示すマトリクスパ
ネル駆動装置の回路の動作を示すタイムチヤート、第10
図は本発明による１チツプ化されたマトリクスパネル駆
動装置の構成図である。 ２……駆動回路、３……ラインメモリ、７……双方向性
フリツプ・フロツプ、８……１チツプ駆動装置。
査する場合の回路のブロツク図、第２図は走査回路及び
直・並列変換回路の構成図、第３図はマトリクスパネル
駆動装置の回路構成図、第４図は第３図に示した回路の
動作を示すタイムチヤート、第５図は本発明によるマト
リクスパネル駆動装置の回路構成図、第６図、第７図は
双方向性機能を有するフリツプ・フロツプの構成図と動
作説明図、第８図、第９図は第５図に示すマトリクスパ
ネル駆動装置の回路の動作を示すタイムチヤート、第10
図は本発明による１チツプ化されたマトリクスパネル駆
動装置の構成図である。 ２……駆動回路、３……ラインメモリ、７……双方向性
フリツプ・フロツプ、８……１チツプ駆動装置。
Claims (2)
- 【請求項１】複数の１チップICを直列的に接続配置する
とともに、これら複数の１チップICの直列的に接続配置
により液晶マトリクスパネルを駆動するように構成され
た液晶マトリクスパネル駆動装置を用いた液晶マトリク
スパネル表示駆動装置であって、 各ICは、 順次入力されるパターン信号をクロック信号に同期して
双方向に取り込むことが可能であり、上記パターン信号
を並列信号に変換する変換回路と、 上記並列信号を一時的に蓄積させるラインメモリと、 上記ラインメモリの出力並列信号を上記液晶マトリクス
パネルに駆動信号として供給する駆動回路と、 共通のクロック信号源に接続されたクロック信号入力端
子と、 パターン信号を入力させるデータ信号入力端子と、 上記液晶マトリクスパネルを駆動する並列駆動信号を同
時に出力する複数の出力端子と、 上記パターン信号の取り込み方向を切換える切換信号入
力端子とを具備し、 上記液晶マトリクスパネル駆動装置への上記パターン信
号の取り込み方向は、上記液晶マトリクスパネルに対す
る上記液晶マトリクスパネル駆動装置の配置位置に従っ
て供給される上記切換信号によって定められている ことを特徴とする液晶マトリクスパネル表示駆動装置。 - 【請求項２】特許請求の範囲第１項において、 上記各ICは、上記パターン信号を出力させるデータ信号
出力端子を具備し、各ICの上記データ信号出力端子は次
続のICのデータ信号入力端子に順次接続されていること
を特徴とする液晶マトリクスパネル表示駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2222470A JPH06100894B2 (ja) | 1990-08-27 | 1990-08-27 | 液晶マトリクスパネル表示駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2222470A JPH06100894B2 (ja) | 1990-08-27 | 1990-08-27 | 液晶マトリクスパネル表示駆動装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1350578A Division JPS54107221A (en) | 1978-02-10 | 1978-02-10 | Series-parallel converter circuit for liquid crystal driving unit |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7329073A Division JP2645265B2 (ja) | 1995-12-18 | 1995-12-18 | マトリクスパネル表示駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03255494A JPH03255494A (ja) | 1991-11-14 |
| JPH06100894B2 true JPH06100894B2 (ja) | 1994-12-12 |
Family
ID=16782922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2222470A Expired - Lifetime JPH06100894B2 (ja) | 1990-08-27 | 1990-08-27 | 液晶マトリクスパネル表示駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06100894B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5018135A (ja) * | 1973-06-20 | 1975-02-26 | ||
| SE394756B (sv) * | 1975-08-07 | 1977-07-04 | Ibm Svenska Ab | T kopplingsarrangemang for indikeringspanel med lopande skrif |
| JPS5313393A (en) * | 1976-07-21 | 1978-02-06 | Sharp Corp | Display unit |
| JPS54107221A (en) * | 1978-02-10 | 1979-08-22 | Hitachi Ltd | Series-parallel converter circuit for liquid crystal driving unit |
| JPS6451839A (en) * | 1987-08-24 | 1989-02-28 | Nippon Denso Co | Multiplex transmission equipment |
-
1990
- 1990-08-27 JP JP2222470A patent/JPH06100894B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03255494A (ja) | 1991-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5856816A (en) | Data driver for liquid crystal display | |
| US8922539B2 (en) | Display device and clock embedding method | |
| JP5414894B2 (ja) | 表示装置 | |
| JP2770631B2 (ja) | 表示装置 | |
| JP2002311913A (ja) | 液晶表示装置及び制御回路 | |
| JP2007072440A (ja) | 液晶表示装置の駆動回路及びその駆動方法 | |
| JPS6337394A (ja) | マトリクス表示装置 | |
| KR20000029112A (ko) | 광전 소자 구동 회로, 광전 소자 및 이들을 이용한 전자장치 | |
| US7158128B2 (en) | Drive unit and display module including same | |
| JP3044627B2 (ja) | 液晶パネルの駆動回路 | |
| JP2760670B2 (ja) | 表示素子の駆動用集積回路 | |
| JPH06100894B2 (ja) | 液晶マトリクスパネル表示駆動装置 | |
| JPH09160526A (ja) | マトリクス型表示パネルの駆動回路及び該駆動回路を用いた表示装置 | |
| JP2645265B2 (ja) | マトリクスパネル表示駆動装置 | |
| JPH0151839B2 (ja) | ||
| JPS6012581A (ja) | 表示装置 | |
| US7372444B2 (en) | Semiconductor integrated circuit | |
| JPH07295515A (ja) | 液晶表示装置及びデータドライバ手段 | |
| JP3556650B2 (ja) | フリップフロップ回路、シフトレジスタおよび表示装置の走査駆動回路 | |
| JP2002175055A (ja) | 平面表示装置 | |
| JP2602702B2 (ja) | マトリクス表示装置のデータドライバ | |
| CN101546510B (zh) | 显示装置 | |
| JP2527484B2 (ja) | 表示装置 | |
| JPH09319326A (ja) | 走査回路およびマトリクス型画像表示装置 | |
| KR19980060002A (ko) | 액정 표시 장치의 게이트 구동 집적 회로 |